JP7113788B2 - 位相同期回路 - Google Patents
位相同期回路 Download PDFInfo
- Publication number
- JP7113788B2 JP7113788B2 JP2019122689A JP2019122689A JP7113788B2 JP 7113788 B2 JP7113788 B2 JP 7113788B2 JP 2019122689 A JP2019122689 A JP 2019122689A JP 2019122689 A JP2019122689 A JP 2019122689A JP 7113788 B2 JP7113788 B2 JP 7113788B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- phase
- comparison
- switching
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図1は、本発明の実施の形態1に係る位相同期回路(PLL)の構成を示す回路構成図である。図1のPLLは、入力端子1と、位相比較器2と、波形整形回路3と、発振器であるVCO4と、分周器5と、出力端子6と、切替器である入力切替器7とを備える。以下の説明で明らかとなるように、図1のPLLは、入力端子1から入力される基準クロック信号frに、出力端子6から出力される出力クロック信号を同期させる回路であり、図1のPLLによれば、ジッタの影響を低減することが可能となっている。
以上のような本実施の形態1に係るPLLによれば、基準クロック信号frと、比較クロック信号とのいずれかを、位相比較器2で用いる切替クロック信号として切り替える。このような構成によれば、ジッタ等の位相変動による、出力クロック信号への影響を低減することができる。
図4は、本発明の実施の形態2に係る位相同期回路(PLL)の構成を示す回路構成図である。以下、本実施の形態に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じまたは類似する参照符号を付し、異なる構成要素について主に説明する。
以上のような本実施の形態2に係るPLLによれば、PLLの使用状況に基づいて、上式(22)及び(23)のpの値を変更できる。このため、例えば、システム起動時にはジッタが大きいが、システムが定常状態になるとジッタが殆どなくなるという場合には、システム起動時にp=1000とし、システムが定常状態になった頃にp=0とすることが可能である。このように、PLLの使用状況に応じて、上式(22)及び(23)のpの値を変更することにより、安定したクロックシステムを構築することが可能となる。
Claims (5)
- 基準クロック信号に出力クロック信号を同期させる位相同期回路であって、
高レベルのパルス幅と低レベルのパルス幅との差が、切替クロック信号と比較クロック信号との位相差に対応する矩形波信号を生成する位相比較器と、
前記位相比較器で生成された矩形波信号の波形を整形する波形整形回路と、
前記波形整形回路の整形で得られた矩形波信号に基づいて前記出力クロック信号の周波数を制御する発振器と、
前記出力クロック信号を分周することによって前記比較クロック信号を生成する分周器と、
前記基準クロック信号と、前記分周器で生成された前記比較クロック信号とのいずれかを、前記位相比較器で用いる前記切替クロック信号として常時一定周期で切り替える切替器と
を備える、位相同期回路。 - 請求項1に記載の位相同期回路であって、
前記波形整形回路は、前記矩形波信号の波形を高レベルと低レベルとの2値の成分からなる矩形波に整形する、位相同期回路。 - 基準クロック信号に出力クロック信号を同期させる位相同期回路であって、
高レベルのパルス幅と低レベルのパルス幅との差が、切替クロック信号と比較クロック信号との位相差に対応する矩形波信号を生成する位相比較器と、
前記位相比較器で生成された矩形波信号の波形を整形する波形整形回路と、
前記波形整形回路の整形で得られた矩形波信号に基づいて前記出力クロック信号の周波数を制御する発振器と、
前記出力クロック信号を分周することによって前記比較クロック信号を生成する分周器と、
前記基準クロック信号と、前記分周器で生成された前記比較クロック信号とのいずれかを、前記位相比較器で用いる前記切替クロック信号として切り替える切替器と
を備え、
前記基準クロック信号のジッタの大きさに基づいて、前記切替クロック信号が前記基準クロック信号から前記比較クロック信号を経て前記基準クロック信号に切り替えられるまでの間に、前記位相比較器が前記比較クロック信号を用いる使用回数を変更するように、前記切替器の切り替えを制御する切替制御器をさらに備える、位相同期回路。 - 基準クロック信号に出力クロック信号を同期させる位相同期回路であって、
高レベルのパルス幅と低レベルのパルス幅との差が、切替クロック信号と比較クロック信号との位相差に対応する矩形波信号を生成する位相比較器と、
前記位相比較器で生成された矩形波信号の波形を整形する波形整形回路と、
前記波形整形回路の整形で得られた矩形波信号に基づいて前記出力クロック信号の周波数を制御する発振器と、
前記出力クロック信号を分周することによって前記比較クロック信号を生成する分周器と、
前記基準クロック信号と、前記分周器で生成された前記比較クロック信号とのいずれかを、前記位相比較器で用いる前記切替クロック信号として切り替える切替器と
を備え、
前記位相比較器が前記切替クロック信号として前記基準クロック信号を用いる回数をnとし、前記回数がnである場合の前記位相差をθnとし、前記出力クロック信号の予め定められた周波数である基準周波数をf0とし、前記出力クロック信号の周波数と前記基準周波数との差をGとし、前記比較クロック信号の1波形時間をTとし、前記分周器の分周の値をNとした場合に、
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019122689A JP7113788B2 (ja) | 2019-07-01 | 2019-07-01 | 位相同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019122689A JP7113788B2 (ja) | 2019-07-01 | 2019-07-01 | 位相同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021010096A JP2021010096A (ja) | 2021-01-28 |
JP7113788B2 true JP7113788B2 (ja) | 2022-08-05 |
Family
ID=74199785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019122689A Active JP7113788B2 (ja) | 2019-07-01 | 2019-07-01 | 位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7113788B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177403A (ja) | 1999-12-17 | 2001-06-29 | Nec Corp | Pll回路 |
JP2004040227A (ja) | 2002-06-28 | 2004-02-05 | Mitsubishi Electric Corp | Pll回路およびその設計方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63228821A (ja) * | 1987-03-18 | 1988-09-22 | Fujitsu Ltd | 位相同期ル−プの保護回路 |
-
2019
- 2019-07-01 JP JP2019122689A patent/JP7113788B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001177403A (ja) | 1999-12-17 | 2001-06-29 | Nec Corp | Pll回路 |
JP2004040227A (ja) | 2002-06-28 | 2004-02-05 | Mitsubishi Electric Corp | Pll回路およびその設計方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021010096A (ja) | 2021-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6404248B1 (en) | Delay locked loop circuit for synchronizing internal supply clock with reference clock | |
US8305119B2 (en) | Clock generation circuit | |
KR100824791B1 (ko) | 클록 체배기 및 클록 체배 방법 | |
JP4298688B2 (ja) | クロック発生回路及びクロック発生方法 | |
US8106691B2 (en) | Phase adjustment circuit | |
US9490788B2 (en) | Semiconductor device | |
US10784844B2 (en) | Fractional frequency divider and frequency synthesizer | |
US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
KR101851215B1 (ko) | 분수배 주파수 합성을 위한 완전 디지털 위상-정렬 주파수 증배기 | |
JP7113788B2 (ja) | 位相同期回路 | |
JP3821825B2 (ja) | タイミング発生回路 | |
KR101628160B1 (ko) | 지연 고정 루프 회로 기반의 위상 생성기 및 위상 생성 방법 | |
JP4520380B2 (ja) | クロック生成回路 | |
EP3624344B1 (en) | Pll circuit | |
KR100604783B1 (ko) | 지연동기루프 모드를 갖는 위상동기루프 회로 | |
JP2009081557A (ja) | 位相ロックループ回路 | |
JP4750739B2 (ja) | 位相同期回路 | |
US7116746B2 (en) | Synchronous clock phase control circuit | |
KR102675129B1 (ko) | 지연 동기 루프 회로 및 이를 포함하는 집적 회로 | |
JP2007295636A (ja) | クロック生成回路 | |
KR101547298B1 (ko) | 다중위상 출력클록을 가지는 분수배 주파수 합성기 및 이를 이용한 주파수 합성방법 | |
KR100506177B1 (ko) | 디지털 지연 동기 루프 회로 | |
KR101002925B1 (ko) | 지연고정루프회로 | |
JP2006074580A (ja) | Dll回路 | |
KR20060075008A (ko) | 반도체 기억 소자에서의 지연 고정 루프 및 그의 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7113788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |