JPS63228821A - 位相同期ル−プの保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 位相同期ループの同期はずれを防止する保護回路におい
て、 位相同期ループの基準入力クロックの瞬断による同期は
ずれによる周波数変動を軽減するため、位相同期ループ
の電圧制御発振器の出力信号を、上記基準クロックの切
替えの際に基準クロックとして帰還入力することにより
、 同期はずれの程度を小さくするようにしたものである。

（産業上の利用分野〕 本発明は位相同期ループの保護回路に係り、特に搬送多
重化装置におけるビット照合部に用いられる位相同期ル
ープ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ：ＰＬＬ　
）の同期はずれを防止する保護回路に関する。

位相同期ループ（以下ＰＬＬともいう）は従来より種々
の用途に使用されているが、搬送多重化装置では主伝送
信号系の受信分離部のデスタッフのため、また装置の監
視系としてビット毎の照合を行なうビット照合部におい
て、照合のためのクロック生成のために使用される。こ
のような用途に供給されるＰＩＬは、クロック変動によ
るシステムの誤動作を防止するため、Ｐ　Ｌ　Ｌの同期
はずれを防止することが必要となる。

〔従来の技術〕

第３図は搬送多重化装置の一例のブロック図を示す。図
中、１１〜１３は分岐部で、低次群側の入力ディジタル
信号を各々３分岐し、マルチプレクサ２．３及びスイッ
チ回路４に夫々供給する。

マルチプレクサ２及び３は夫々同一構成で、上記低次群
側の３チヤンネルの入力ディジタル信号を時分割多重化
し、この多重化信号をリレースイッチ５に夫々供給する
と共に、リレースイッチ６に夫々供給する。

リレースイッチ６は゛ンルヂブレクサ２及び３のうちい
ずれか一方の出力多重化信号のみを高次群側出力信号と
して出力しており、エラーが右゛つだときに他方の出力
多重化信号を切替出力する。これは、搬送多重化装置が
公衆回線を使用してデータ伝送を行なうから公共性が高
く、現用のマルチプレクサの障害発生時にも予備のマル
チプレクサへ切替え、障害発生による悪影響を防止する
ためである。

これに対し、リレースイッチ５はマルチプレクサ２及び
３の両出力多重化信号を一定周期で交互に選択出力して
デマルチプレクサ７に供給する。

デマルチプレクサ７は入力多重化信号をチャンネル別に
分離し、これらを並列にスイッチ回路８に供給する。

９はビット照合部で、スイッチ回路８により選択出力さ
れた高次群側の信号をＰＬｍでデスタッフし、これとス
イッチ回路４により選択出力された低次群側の信号とを
、各チャンネル単位に走査し、ビット毎の照合を行なう
。ビット照合の結果、エラーが有ると判定されたときは
ビット照合部９は警報を発生し、また図示しない１１１
１１１部によりリレースイッチ６をスイッチング制御し
て、マルチプレクサ２及び３のうち現用のマルチプレク
サの出力多重化信号から、もう一方の予備のマルチプレ
クサの出力多重化信号を選択出力するよう切替える。

ビット照合部９に用いられるＰＬＬはスイッチ回路８の
出力信号を基準クロックとして供給され、これに位相同
期したクロックをビット照合のために出力する構成とさ
れていた。

〔発明が解決しようとする問題点〕

上記の搬送多重化装置において、マルチプレクサ２及び
３の両出力多重化信号は夫々両極性の信号なので、半導
体スイッチング素子を用いたスイッチ回路は使用できず
、リレースイッチ５及び６によりスイッチングするよう
にしているが、リレースイッチはスイッチ回路に比しス
イッチングスピードが遅いため、定期的に切替わるリレ
ースイッチ５の切替えに伴ってビット照合部９内のＰＬ
Ｌの基準入力クロックが瞬断する。

しかるに、従来は上記のＰＬＬの同期はずれを防止する
ための保護回路は設けられていなかったので、走査時に
ＰＬＬへ入力される基準入力クロックが瞬断すると、Ｐ
ＬＬの同期はずれにより出力クロックが変動し、エラー
が発生する（システムが誤動作する）。このため、従来
は上記瞬断による出力クロックの周波数変動が定常状態
に安定するまでの一定時間持ってから、ビット照合を開
始するようにしていた。

従って、従来はビット照合を開始するまでの待ち時間が
長く、単位走査時間が艮くなってしまい、搬送多重化装
置の保守に不都合であった。

本発明は上記の点に鑑みて創作されたもので、基準クロ
ックの瞬断による同期はずれの程度を軽減できる位相同
期ループの保護回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明の位相同期ループの保護回路は、リレースイッチ
を経て入来した基準入力クロックと電圧制御発振器の出
力信号とのうち、いずれか一方を選択出力する、半導体
スイッチング素子よりなるスイッチ回路と、リレースイ
ッチより基準入力クロックが取り出されない瞬断期間中
のみスイッチ回路から電圧ｉｌｌ　１ｌｌｙ＠振器の出
力信号を選択出力するよう切替＆１ｍする制御部とから
なる。

〔作用〕

基準入力クロックは複数あり、それらが定期的にリレー
スイッチにより切替出力されて所定の回路を経てスイッ
チ回路に供給される。一方、位相同期ループ内の電圧制
御発振器の出力信号も上記スイッチ回路に供給される。

スイッチ回路は半導体スイッチング素子よりなり、リレ
ースイッチよりもスイッチングスピードがはるかに速く
、このため、リレースイッチより基準入力クロックが取
り出されない瞬断期間中のみ、上記電圧制御発振器の出
力信号を選択出力して位相同期ループ内の位相比較器へ
供給することができる。

これにより、リレースイッチ切替えに伴って基準入力ク
ロツクが瞬断しても、位相同期ループには電圧制御発信
器の出力信号が基準入力クロックとして供給されるため
、位相同期ループに供給される基準入力クロックの瞬断
は実質上無いか、有っても極めて短期間とすることがで
きる。

〔実施例〕

第１図は本発明の一実施例のブロック図を示す。

図中、第３図と同一構成部分には同一符号を付し、その
説明を省略する。第１図において、１１はビット照合部
で、第３因に示したビット照合部９に相当し、これと略
同−構成であり、スイッチ回路１２を有する点のみが異
なる。スイッチ回路１２は半導体スイッチング素子によ
り構成されたディジタルスイッチで、制御部１３よりの
スイッチング信号に基づき、スイッチ回路８及びＰＬＬ
１４内の電圧制御発振器（Ｖｏｌｔａｇｅ　Ｃｏｎｔｒ
ｏｌｌｅｄＯｓｃｉｌａｔｏｒ：ＶＣＯ）の再出力信号
の一方を選択出力するように構成されている。

ＰＬＬ１４は位相比較器１５よりの位相誤差電圧を、低
域フィルタ（Ｌｏｗ　Ｐａ５ｓ　Ｆｉｌｔｅｒ：ＬＰＦ
　）１６を通しＴＶｃＯｌ　７に１ｌｌｉｌｌｆ圧、！
：しｒｆｆｌ加Ｌ、その出力発振周波数を可変制御し、
ＶＣＯ１７の出力信号を位相比較器１５に帰還入力する
、周知の構成とされている。これにより、ＰＬＬ１４は
その位相比較器１５ヘスイッチ回路１２を通して供給さ
れる基準入力クロックに位相同期したクロックを、その
ＶＣＯ１７より出力する。

ここで、いまリレースイッチ５はマルチプレクサ２より
の多重化信号をデマルチプレクサ７へ供給するように接
続されているものとすると、スイッチ回路１２は端子１
２ａ側に接続され、スイッチ回路８よりの基準入力クロ
ックを位相比較器１５へ選択出力する。これにより、ビ
ット照合部１４は第３図に示したビット照合部９の定常
動作時と同一の動作を行なう。

次に制御部１３の出力スイッチング信号に基づいて、リ
レースイッチ５がマルチプレクサ３よりの多重化信号を
デマルチプレクサ７へ供給するように切替制御されたも
のとすると、マルチプレクサ２の出力多重化信号からマ
ルチプレクサ３の出力多重化信号へ切替わるまでの間、
短時間ではあるが、リレースイッチ５からどちらの多重
化信号も出力されない瞬断期間が発生する。この瞬断期
間はデマルチプレクサ７への多重化信号入力が存在しな
いから、デマルチプレクサ７よりスイッチ回路８を通し
てスイッチ回路１２の端子１２ａへ入力される基準入力
クロックも存在せず、瞬断となる。

しかして、本実施例によれば、制御部１３により上記の
瞬断期間内においては、スイッチ回路１２は端子１２ｂ
側へ切替接続される。この様子の一例を第２図に模式的
に示す。第２図（Ａ）のローレベル期間は上記基準入力
クロックの瞬断期間を示し、第２図（Ｂ）のハイレベル
期１ｍはスイッチ回路１２が端子１２ｂ側へ切替接続さ
れている期間を示し、ローレベル期間は端子１２ａ側に
接続されている期間を示す。スイッチ回路１２はリレー
スイッチ５に比べてそのスイツヂングスビ−ドがかなり
速く、端子１２ａから１２ｂ側への切替接続は瞬時に行
なわれる。

これにより、位相比較器１５にはスイッチ回路１２が端
子１２ｂ側へ切替接続されている期間中はＶＣＯ１７の
出力信号がスイッチ回路１２を通して基準入力クロック
として印加される。従って、この期間中は位相比較器１
５は入力の瞬断がなく、ＶＣＯ１７の出力信号同士を位
相比較することになるため、ＰＬＬ１４の同期はずれの
程度は極めて小になる。

リレースイッチ５からマルチプレクサ３よりの多重化信
号が出力され始めると、スイッチ回路１２はその直前か
ら端子１２ａ側に再び切替接続されるため、ＰＬＬ１４
はデマルチブレクリアよりの基準入力クロックが供給さ
れ始めるので、再びもとの定常動作状態に戻る。

このように、本実施例によれば、ＰＬＬの同期はずれの
程度が極めて小さく、その出力クロック周波数の変動が
抑えられるので、搬送多重化装置の単位走査時間を従来
に比べ短くすることができる。

〔発明の効果〕

上述の如く、本発明によれば、位相同期ループに供給さ
れる基準入力クロックの瞬断時に、電圧制御発振器の出
力信号を基準入力クロックとして使用することにより、
基準入力クロックの瞬断を実質上無いか、有っても極め
て短時間にできるため、位相同期ループの同期はずれの
程度を極めて小に抑圧でき、これにより瞬断時の出力ク
ロックの周波数変動を抑えることができ、搬送多重化装
置のビット照合監視時間の単位走査時間を従来にに比べ
短くすることができる等の特長を為するものである。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の動作説明図、 第３図は本発明を適用し得る搬送多重化装置の一例のブ
ロック図である。 第１図において、 ５゜６はリレースイッチ、 １１はビット照合部、 １２はスイッチ回路、 １３は制御部、 １４は位相同期ループ（ＰＬＬ）、 １５は位相比較器、 １７は電圧制御発振器（ＶＣＯ）である。 代理人　弁理士　井　桁　負　− 〆 ゛イ

Claims (1)

1. 【特許請求の範囲】 基準入力クロックを定期的に切替え出力するリレースイ
   ッチを介して供給され、該基準入力クロックに位相同期
   した出力クロックを発生出力する位相同期ループにおい
   て、 前記リレースイッチ（５）を経て入来した基準入力クロ
   ックと該位相同期ループ（１４）内の電圧制御発振器（
   １７）の出力信号とのうち、いずれか一方を選択して前
   記位相同期ループ（１４）内の位相比較器（１５）へ供
   給する、半導体スイッチング素子からなるスイッチ回路
   （１２）と、該リレースイッチ（５）の切替えにより次
   の該基準入力クロックが該リレースイッチ（５）より出
   力され始めるまでの瞬断期間中のみ、該スイッチ回路（
   １２）を該電圧制御発振器（１７）の出力信号を選択出
   力するように切替制御する制御部（１３）とを具備した
   ことを特徴とする位相同期ループの保護回路。