JP2005252587A - クロック整形器およびクロック整形器を用いた電子機器 - Google Patents
クロック整形器およびクロック整形器を用いた電子機器 Download PDFInfo
- Publication number
- JP2005252587A JP2005252587A JP2004059302A JP2004059302A JP2005252587A JP 2005252587 A JP2005252587 A JP 2005252587A JP 2004059302 A JP2004059302 A JP 2004059302A JP 2004059302 A JP2004059302 A JP 2004059302A JP 2005252587 A JP2005252587 A JP 2005252587A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- reference clock
- selection unit
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】 異なった複数のクロック周波数において同期できるクロック整形器およびこれを用いた電子機器を提供する。
【解決手段】 周波数の異なる複数の基準クロック信号を入力して、いずれか1つを出力する基準クロック信号選択部と、前記複数の基準クロック信号のそれぞれに対応した代替クロック信号を生成する複数の固定発振器と、前記基準クロック信号と代替クロック信号とを入力し、いずれか一方を出力する選択部と、前記基準クロック信号選択部が選択した前記基準クロック信号を監視し、前記基準クロック信号に異常が生じたときに、前記選択部に前記代替クロック信号を出力させる信号検出部と、複数の電圧制御発振器を備え、前記選択部が出力した前記基準クロック信号または前記代替クロック信号に位相を同期させたクロック信号を出力する位相同期回路と、前記固定発振器と前記電圧制御発振器とを動作制御する動作制御部とを有する構成である。
【選択図】 図1
【解決手段】 周波数の異なる複数の基準クロック信号を入力して、いずれか1つを出力する基準クロック信号選択部と、前記複数の基準クロック信号のそれぞれに対応した代替クロック信号を生成する複数の固定発振器と、前記基準クロック信号と代替クロック信号とを入力し、いずれか一方を出力する選択部と、前記基準クロック信号選択部が選択した前記基準クロック信号を監視し、前記基準クロック信号に異常が生じたときに、前記選択部に前記代替クロック信号を出力させる信号検出部と、複数の電圧制御発振器を備え、前記選択部が出力した前記基準クロック信号または前記代替クロック信号に位相を同期させたクロック信号を出力する位相同期回路と、前記固定発振器と前記電圧制御発振器とを動作制御する動作制御部とを有する構成である。
【選択図】 図1
Description
本発明はクロック整形器およびクロック整形器を用いた電子機器に係り、特に入力するクロック信号に欠損が生じたときに、他のクロック信号へ切り替えてシステムの同期を図るクロック整形器およびクロック整形器を用いた電子機器に関する。
ネットワークにおけるクロック信号の役割は、ネットワーク内に共通の周波数を分配し、ネットワークを同期化することである。そしてネットワークのマスタ局から各スレーブ局に基準クロック信号が分配され、各スレーブ局でネットワークの伝送路から受信したデータよりタイミング抽出した受信クロック信号に基づいて、送受信処理が行われている。
ところで、ネットワークに回線障害が発生した場合、スレーブ局では伝送路からデータを正常に受信できなくなり、受信クロック信号を再生できなくなる。この場合、回線障害が復旧するまでスレーブ局では送受信処理を行うことができない。これを防ぐために、スレーブ局内にマスタ局から出力された基準クロック信号に同期するクロック供給装置が設けられ、回線障害が復旧するまで、このクロック供給装置から出力される予備クロック信号に基づいて送受信処理が行われる。また受信クロック信号または予備クロック信号に、一定時間内にクロック信号の欠落した状態(欠損)が発生した場合は、スレーブ局内に設けられている固定発振器から出力されるクロック信号に基づいて送受信処理が行われる。
ネットワークの通信システムを構成する伝送装置等には、位相同期(PLL)回路を利用したクロック整形器が使用される。そしてクロック整形器の前段には、受信クロック信号と予備クロック信号とを入力し、いずれかのクロック信号を選択する選択部や、受信クロック信号または予備クロック信号と固定発振器から出力される代替クロック信号とを入力して、いずれかのクロック信号を選択する選択部が設けられている。
なお2つのクロック信号を入力して、1つのクロック信号をPLL回路へ出力する装置について開示されたものとして特許文献1および2が挙げられる。特許文献1には、瞬断等のためにクロック信号を切り替える場合、クロック信号切替回路とPLL回路の間に設けられた自走制御回路において、クロック信号切替回路から出力される選択クロックに常時同期させておいた自走クロックをPLL回路へ出力して、クロック信号の切り替え動作中におけるPLL回路の出力の周波数変動を抑止することが開示されている。また特許文献2には、第1クロック信号から第2クロック信号へ切り替える場合、PLL回路の入力側に設けられた切替え装置において、発振器から出力されるクロック信号を第1クロック信号に位相同期させて切り替えた後、この発振器から出力されるクロック信号と第2クロック信号との位相差が所定値以下となったときに第2クロック信号へ切り替えることが開示されている。
特開平10−65536号公報
特開2001−244812号公報
上述した従来技術に係るクロック整形器において、回線障害等に備えて固定発振器を設けた場合、固定発振器を常時発振させておくと、選択部には受信クロック信号または予備クロック信号(基準クロック信号)と、固定発振器から出力された代替クロック信号とが入力される。そして基準クロック信号と固定発振器から出力された代替クロック信号との周波数が異なる場合、選択部から出力される信号に位相雑音が発生する問題点がある。
またPLL回路中には電圧制御発振器が設けられているが、1つの電圧制御発振器では同期できる周波数の範囲に限界があり、異なった複数のクロック周波数において同期できない問題点があった。
本発明は、上記問題点を解決するためになされたもので、異なった複数のクロック周波数において同期できるとともに、入力するクロック信号に位相雑音を生じることがなく、かつ基準クロック信号に障害が発生して同期が取れなくなった場合でも、早期に同期補償が行えるクロック整形器およびクロック整形器を用いた電子機器を提供することを目的とする。
上記目的を達成するために、本発明に係るクロック整形器は、外部からの信号に基づいた周波数の異なる複数の基準クロック信号を入力し、入力したいずれか1つの前記基準クロック信号を選択して出力する基準クロック信号選択部と、前記複数の基準クロック信号のそれぞれに対応した代替クロック信号を生成する複数の固定発振器と、前記基準クロック信号選択部が選択した前記基準クロック信号と、前記固定発振器が生成した代替クロック信号とが入力し、いずれか一方を出力する選択部と、前記基準クロック信号選択部が選択した前記基準クロック信号を監視し、前記基準クロック信号に異常が生じたときに、前記選択部に前記代替クロック信号を出力させる信号検出部と、複数の電圧制御発振器を備え、前記選択部が出力した前記基準クロック信号または前記代替クロック信号に位相を同期させたクロック信号を出力する位相同期回路と、前記基準クロック信号選択部が選択した前記基準クロック信号と位相同期可能な前記電圧制御発振器を動作させるとともに、前記信号検出部が前記選択部に入力する前記基準クロック信号に対応した前記代替クロック信号を生成する前記固定発振器を動作させる動作制御部と、を有することを特徴としている。
これにより基準クロック信号の周波数に対応した周波数を有する代替クロック信号を固定発振器から出力できるので、基準クロック信号に欠損の異常が生じても代替クロック信号を用いて早期に同期補償できる。また異なる周波数の基準クロック信号または代替クロック信号が入力されても、電圧制御発振器からそれぞれの周波数に対応したクロック信号を出力できるので、異なった複数のクロック周波数において基準クロック信号または代替クロック信号と位相同期を行うことができる。
また前記信号検出部で前記基準クロック信号を監視して、前記基準クロック信号が正常なときに全ての前記固定発振器を非動作状態にし、前記基準クロック信号に異常が生じたときに、前記基準クロック信号の周波数に対応した前記固定発振器を動作させることを特徴としている。これにより基準クロック信号が正常なときは、固体発振器から代替クロック信号が出力しないので、選択部から出力される基準クロック信号に位相雑音が生じることがなく、高品質なクロック信号を出力できる。
また前記選択部の前段に、受信クロック信号と予備クロック信号とを入力し、選択信号に基づいていずれかのクロック信号を選択する第2選択部と、前記第2選択部で前記受信クロック信号を選択したときに、前記受信クロック信号の異常を監視するとともに、前記異常を検出すると前記第2選択部に切り替え信号を出力する受信クロック信号欠損検出部と、を設けたことを特徴としている。これにより受信クロック信号に欠損が発生すると予備クロック信号に切り替えることができ、早期に同期補償できる。また予備クロック信号に欠損が発生した場合でも、固定発振器から出力される代替クロック信号に基づいて、システムを早期に同期補償できる。
また前記位相同期回路は、前記選択部から出力する前記基準クロック信号または前記代替クロック信号と、帰還ループからのクロック信号とを入力し位相比較する位相比較部と、前記位相比較部の出力信号を平滑化するループフィルタと、前記固定発振器の数に対応するとともに、前記固定発振器の発振周波数に同期する発振周波数を備えた弾性表面波発振器または圧電発振器を有し、前記ループフィルタから出力される制御電圧に応じて発振周波数を変化する前記電圧制御発振器と、を有することを特徴としている。これにより選択部から出力された基準クロック信号または代替クロック信号の周波数に対応し、異なった複数のクロック周波数において位相同期できる。さらに電圧制御発振器に、弾性表面波発振器または圧電発振器を用いると、低いジッタ特性を確保することができる。
また前記位相比較部は、前記信号セレクタから出力するクロック信号を分周する入力分周回路と、前記帰還ループを介して前記電圧制御発振器から出力するクロック信号を分周する帰還分周回路と、前記入力分周回路と前記帰還分周回路とから出力するクロック信号の位相差を比較し、前記位相差に応じた位相差信号を出力する位相比較回路と、を備えたことを特徴としている。これによりクロック信号を低周波化しているので、高精度に位相比較できる。
また本発明に係るクロック整形器を用いた電子機器は、上述したクロック整形器を備えたことを特徴としている。これにより外部の装置等において欠損の検出遅れや、切り替え動作の遅れが発生しても早期に同期補償できる電子機器を得ることができる。
以下に、本発明に係るクロック整形器およびクロック整形器を用いた電子機器の好ましい実施の形態について説明する。図1にクロック整形器のブロック図を示す。クロック整形器10は周波数の異なる複数の基準クロック信号を入力する基準クロック信号選択部12を有し、この基準クロック信号選択部12が外部からの周波数選択信号に基づいて、いずれか1つの基準クロック信号を選択して出力する構成となっている。この基準クロック信号選択部12の後段に信号セレクタ30が接続され、基準クロック信号選択部12から出力した基準クロック信号S1を入力している。
また信号セレクタ30の前段に複数の固定発振器20(20a,20b)が設けられている。固定発振器20はそれぞれ異なる発振周波数を有し、この発振周波数は基準クロック信号選択部12に入力する基準クロック信号の周波数(f1,f2)にそれぞれ対応している。したがって固定発振器20から出力される代替クロック信号S2の周波数は前記基準クロック信号の周波数(f1,f2)にそれぞれ対応している。そして固定発振器20は複数の中からいずれか1つを動作するよう動作制御されているので、1つの固定発振器20から信号セレクタ30へ代替クロック信号S2を出力するようになっている。
なお図1では、基準クロック信号選択部12に入力する基準クロック信号の数を2つとし、また固定発振器20の数を2つとした形態で記載しているが、この形態に限定されることはなく、3つ以上の基準クロック信号が基準クロック信号部12に入力し、固定発振器20を3つ以上設けてもよい。この場合、基準クロック信号の周波数と、固定発振器20の発振周波数を対応させる必要がある。
前記信号セレクタ30は基準クロック信号S1と代替クロック信号S2とのいずれかを選択し、基準クロック信号S1が選択されたときに、この基準クロック信号S1の異常、すなわち欠損を監視している。ここで欠損とは、一定時間、クロック信号が欠落した状態を意味するものとする。すなわち、例えば瞬断時のように短時間の欠落した状態や、伝送装置や回線において発生した障害によりクロック信号が生成されず、信号の欠落した状態が比較的長い時間継続する状態をいう。また信号セレクタ30は、基準クロック信号S1に欠損を検出した場合に固定発振器20へ制御信号を出力するようになっている。そして信号セレクタ30で選択された基準クロック信号S1または代替クロック信号S2は、クロック信号S3として出力される。
この信号セレクタ30の後段に位相同期(PLL)回路40が接続されている。このPLL回路40は、信号セレクタ30から出力されたクロック信号S3と、帰還ループからのクロック信号S5との位相差を比較し、比較結果に基づいた位相差信号S4を出力する位相比較部50と、位相差信号S4を平滑化し制御電圧Vcとして出力するループフィルタ60と、この制御電圧Vcに応じて周波数が変化するクロック信号S5を出力するDUAL型電圧制御発振器70とから構成されている。
このDUAL型電圧制御発振器70は、2つの弾性表面波(SAW)素子片または圧電振動片を発振回路とともにパッケージに搭載して、2種類の発振周波数を出力するものである。そしてDUAL型電圧制御発振器70の発振周波数は、複数の固定発振器20の発振周波数、および基準クロック信号選択部12に入力される複数の基準クロック信号にそれぞれ同期するように設定されている。またDUAL型電圧制御発振器70は動作制御されて、固定発振器20に同期するSAW発振器または圧電発振器が発振するようになっている。すなわち、ある固定発振器20が発振して代替クロック信号S2を出力している場合、この固定発振器20と同期するSAW発振器または圧電発振器が選択されて発振し、クロック信号S5を出力している。なお本実施の形態では電圧制御発振器をDUAL型としているが、この形態に限定されることはなく、3つ以上のSAW素子片または圧電振動片を搭載して、3種類以上の発振周波数を出力するようにしてもよい。この場合SAW素子片または圧電振動片の数は、固定発振器20の数と同数にする必要がある。
またクロック整形器10には、固定発振器20とDUAL型電圧制御発振器70とに接続し、それぞれに動作制御信号を出力する動作制御部80が設けられている。前記動作制御信号は、動作制御部80に入力される周波数選択信号に基づいて出力され、複数の固定発振器20の中から1つだけを選択するとともに、この選択された固定発振器20の発振周波数に同期するSAW発振器または圧電発振器を選択するものである。したがって基準クロック信号選択部12で選択されている基準クロック信号の周波数に対応した発振周波数を有する固定発振器20と、DUAL型電圧制御発振器70のSAW発振器または圧電発振器とが選択されている。
そして選択された固定発振器20に制御信号が入力されると発振を開始して、代替クロック信号S2を出力するとともに、選択されたSAW発振器または圧電発振器が制御電圧Vcに基づいて発振し、低ジッタ特性のクロック信号S5を出力するようになっている。また信号セレクタ30で基準クロック信号S1が選択され、固定発振器20に制御信号が入力していない場合、動作制御部80により選択されたSAW発振器または圧電発振器が基準クロック信号S1に同期するよう制御電圧Vcに基づいて発振している。なお動作制御部80により選択されていない固定発振器20に、信号セレクタ30から制御信号が入力されても、この固定発振器20は発振しない。
次に、上述したクロック整形器10のさらに詳しい構成を説明する。図2にクロック整形器10の各構成を説明するブロック図を示す。固定発振器20は基準クロック信号S1に欠損を発生している状態が継続している場合に、一時的な同期確保のためのクロック信号源として用いられる。したがって固定発振器20として、水晶等からなるATカット圧電発振器を用いた発振回路、またはSAW発振器を用いた発振回路のいずれかを用いればよい。そして固定発振器20は制御部22を有し、この制御部22で固定発振器20を電源制御または発振制御している。すなわち信号セレクタ30で基準クロック信号S1を選択している場合、固定発振器20は制御部22により制御されて非動作状態となり、代替クロック信号S2を信号セレクタ30へ出力していない。また動作制御部80からの動作制御信号は制御部22に入力されて、複数の固定発振器20の中からいずれの固定発振器20を発振させるのか選択している。
前記信号セレクタ30は選択部32と信号検出部34とを備えた構成である。前記選択部32は、基準クロック信号S1と代替クロック信号S2とのいずれかを、外部からの選択信号により選択するものである。また信号検出部34は、選択部32で基準クロック信号S1が選択されているときに、この基準クロック信号S1の欠損を監視するものである。そして信号検出部34は基準クロック信号S1に欠損を検出すると、制御部22に対して固定発振器20を動作させる制御信号を出力するとともに、選択部32に対して切り替え信号CNTを出力するものである。選択部32では切り替え信号CNTを入力すると、外部からの選択信号に優先して、固定発振器20から出力された代替クロック信号S2へ強制的に切り替えられる。なお固定発振器20からの代替クロック信号S2に切り替えられた場合、信号検出部34は前記代替クロック信号S2の監視を行わない。なお信号セレクタ30では基準クロック信号S1に欠損を検出すると、自動的に固定発振器20から出力される代替クロック信号S2に切り替える構成であるが、必要に応じて手動で切り替える構成であってもよい。
前記位相比較部50は、選択部32の後段に設けられた入力分周回路52(分周比1/M)と、帰還ループに設けられた帰還分周回路54(分周比1/N)と、入力分周回路52および帰還分周回路54の後段に設けられた位相比較回路56とから構成されている。入力分周回路52および帰還分周回路54は、それぞれに入力されるクロック信号の低周波化を図るものである。そして選択部32から出力されたクロック信号S3を入力分周回路52で1/Mに分周し、DUAL型電圧制御発振器70から出力された帰還ループ用のクロック信号S5を帰還分周回路54で1/Nに分周し、位相比較回路56でそれぞれのクロック信号の位相差を比較して、位相差に応じた電圧レベルの位相差信号S4をループフィルタ60に出力している。
次に、クロック整形器10の動作について説明する。まず基準クロック信号S1に欠損が検出されない正常時の動作について説明する。基準クロック信号S1が選択部32に入力され、また選択端子SELから入力された選択信号により、基準クロック信号S1が選択部32で選択されている。このとき動作制御部80からの動作制御信号により、1つの固定発振器20と、この固定発振器20の発振周波数に同期するSAW発振器または圧電発振器が選択されているが、この固定発振器20に信号セレクタ30からの制御信号が入力されていないので、この固定発振器20は発振していない。選択部32から出力したクロック信号S3は信号検出部34で欠損を監視されるが、正常時においては欠損が生じていないので、前記クロック信号S3はそのまま位相比較部50に入力される。またDUAL型電圧制御発振器70から出力された帰還ループのクロック信号S5も位相比較部50に入力される。そして選択部32から出力されたクロック信号S3は入力分周回路52で1/Mに分周された後、位相比較回路56に入力される。また帰還ループのクロック信号S5も帰還分周回路54で1/Nに分周された後、位相比較回路56に入力される。位相比較回路56では分周されて低周波化されたそれぞれのクロック信号の位相差を比較して、比較した結果を位相差信号S4としてループフィルタ60に出力している。ループフィルタ60では位相差信号S4を平滑化して、制御電圧VcをDUAL型電圧制御発振器70に出力している。DUAL型電圧制御発振器70では、動作制御部80で選択されたSAW発振器または圧電発振器が制御電圧Vcに応じてクロック信号S5の周波数を変化させ、前記クロック信号S5を出力している。なおDUAL型電圧制御発振器70はSAW発振器または圧電発振器を用いているので、低ジッタのクロック信号S5を出力している。
次に、基準クロック信号S1に欠損が検出された異常時の動作について説明する。基準クロック信号S1に欠損を生じているので、選択部32から出力されるクロック信号S3にも欠損が生じることになる。このクロック信号S3の欠損は信号検出部34で検出される。欠損を検出した信号検出部34は、固定発振器20の制御部22に対して制御信号を出力するとともに、切り替え信号CNTを生成して選択部32に出力する。固定発振器20では、動作制御部80からの動作制御信号を入力しているもののみ制御信号を入力すると発振を開始して、選択部32に代替クロック信号S2を出力する。また選択部32では、切り替え信号CNTにより強制的に固定発振器20からの代替クロック信号S2に切り替えられ、この代替クロック信号S2に基づいて同期が補償されることになる。そして固定発振器20から出力された代替クロック信号S2が選択部32で選択された後、クロック信号S3として位相比較部50に入力される。なお位相比較部50以降の動作については、正常時の位相比較部50以降の動作と同様なので、説明を省略する。
このようなクロック整形器10は、複数の固定発振器20と、PLL回路40中に複数のSAW発振器または圧電発振器を有する電圧制御発振器とを設けたので、異なった複数のクロック周波数において同期をとることができるとともに、低いジッタ特性を得ることができる。また固定発振器20と電圧制御発振器とを動作制御部80に接続して、複数の中から1つの固定発振器20とSAW発振器または圧電発振器とを選択できるようにしたので、異なった複数のクロック周波数に対応して同期をとることができる。
また基準クロック信号S1と代替クロック信号S2とのいずれかを選択する選択部32と、基準クロック信号S1の欠損を監視する信号検出部34とが設けられている。そして信号検出部34で基準クロック信号S1に欠損が検出されない正常時では、固定発振器20は発振せず、代替クロック信号S2を出力していない。このため選択部32には基準クロック信号S1のみが入力される。したがってクロック信号S3に位相雑音が生じることがないので、雑音のない高品質なクロック信号を得ることができる。
また基準クロック信号S1に欠損が生じた場合は、信号検出部34でその欠損を検出し、強制的に固定発振器20からの代替クロック信号S2に切り替えることができる。したがって他の装置や機能ブロックにおいて検出の遅れや切り替え動作の遅れが発生しても、クロック整形器10が保有する固定発振器20に基づいた代替クロック信号S2によりシステムの同期を早期に確保できる。
なお上述した実施の形態のクロック整形器10を、ネットワークの通信システムを構成する伝送装置等に用いる場合、通信システムの同期補償を確保するために、伝送路から受信したデータよりタイミング抽出した受信クロック信号と、マスタ局または準マスタ局の基準クロック信号に同期した、外部のクロック供給装置から供給される予備クロック信号とを入力して、いずれか一方を選択するクロック信号選択部が設けられる。このクロック信号選択部は、基準クロック信号選択部12と信号セレクタ30の間に接続される。そして基準クロック信号が受信クロック信号となる。
図3にクロック信号選択部のブロック図を示す。クロック信号選択部90は第2選択部92と受信クロック信号欠損検出部94とから構成されている。前記第2選択部92は受信クロック信号SR(基準クロック信号S1)と、予備クロック信号SBとを入力し、外部からの第2選択信号により、いずれか一方のクロック信号を選択するものである。なお予備クロック信号SBは受信クロック信号SR(基準クロック信号S1)に同期している。また受信クロック信号欠損検出部94は第2選択部92で受信クロック信号SRが選択されているときに、この受信クロック信号SRの欠損を監視するものである。
次に、クロック信号選択部90の動作について説明する。受信クロック信号SRおよび予備クロック信号SBが第2選択部92に入力され、第2選択端子SEL2から第2選択部92へ入力される第2選択信号により受信クロック信号SRが選択されている。選択された受信クロック信号SRは第2選択部92から出力され、受信クロック信号欠損検出部94で欠損が監視される。そして欠損が検出されない正常時であれば、受信クロック信号SRは選択部32に入力され、信号検出部34で欠損の監視が行われることなく位相比較部50に入力される。
また受信クロック信号SRを選択し、第2選択部92から出力された受信クロック信号SRに欠損が検出された異常時であれば、受信クロック信号欠損検出部94は第2選択部92に対して第2切り替え信号CNT2を出力する。第2選択部92では第2切り替え信号CNT2を入力すると、外部からの第2選択信号に優先して、予備クロック信号SBに強制的に切り替える。そして選択された予備クロック信号SBは第2選択部92から出力され、受信クロック信号欠損検出部94で欠損の監視が行われることなく選択部32に入力される。この選択部32から出力されると、信号検出部34で欠損の監視が行われる。そして信号検出部34で欠損の監視が行われた以降の動作は、上述した実施の形態の動作に従って行われるので、これ以降の説明を省略する。
このようなクロック信号選択部90を、基準クロック信号選択部12と信号セレクタ30の間に設けることにより、受信クロック信号SRに欠損が発生した場合、クロック信号選択部90でこの欠損を検出して予備クロック信号SBに切り替えることができる。また予備クロック信号SBに欠損が発生した場合、信号セレクタ30でこの欠損を検出して固定発振器20から出力される代替クロック信号S2に切り替えることができる。したがって他の装置や機能ブロックにおいて検出の遅れや切り替え動作の遅れが発生しても、予備クロック信号SBや固定発振器20から出力される代替クロック信号S2によりシステムの同期を早期に確保できる。
次に、クロック信号選択部32を備えたクロック整形器10を、電子機器に搭載した一例について説明する。図4にクロック整形器10を用いた光トランシーバ用モジュールの概略を示すブロック図を示す。この光トランシーバ用モジュール100は、例えばサーバ用コンピュータと光ネットワークとの間で、光/電気変換および電気/光変換と多重化および多重分離のためのインターフェース機能を実現するものである。
クロック整形器10はタイミング抽出部101でタイミング抽出されたジッタの多い低周波クロック信号(RCK)と、外部のクロック供給装置等(不図示)から送出された予備クロック信号(TxRCK)とを入力する。正常時にはこのジッタの多いクロック信号(RCK)は、クロック整形器10内において第1および第2選択信号CNT1,2に基づいて選択され、ジッタが低減された高周波のクロック信号(SCK)に整形される。そしてこのクロック信号(SCK)は多重化部102において、N個の送信データ(TxDATA)を1つの送信データとして多重化するためのクロック信号として用いられる。
そして上述したクロック整形器10を光トランシーバ用モジュール100に用いることにより、選択されたクロック信号に欠損が生じるとクロック整形器10でクロック信号の欠損を検出し、予備クロック信号または固定発振器20から出力されるクロック信号に強制的に切り替えることができる。特に、外部装置や他の機能ブロックにおいて欠損の検出の遅れや切り替え動作の遅れが発生した場合に、その優先的な切り替えにより早期の同期確保を補償できる。
またジッタを多く含んだ受信クロック信号を入力した場合、上述したクロック整形器10により、極めてジッタの少ない高周波数のクロック信号に変換して多重化部102へ供給することができる。これにより、多重化部102において多重化する送信データ(TxDATA×N)とクロック信号との間におけるタイミングマージンが確保されるので、多重化部102の送信データの誤作動を防止できる。
10………クロック整形器、20………固定発振器、30………信号セレクタ、40………位相同期(PLL)回路、50………位相比較部、60………ループフィルタ、70………DUAL型電圧制御発振器、80………動作制御部、90………クロック信号選択部。
Claims (6)
- 外部からの信号に基づいた周波数の異なる複数の基準クロック信号を入力し、入力したいずれか1つの前記基準クロック信号を選択して出力する基準クロック信号選択部と、
前記複数の基準クロック信号のそれぞれに対応した代替クロック信号を生成する複数の固定発振器と、
前記基準クロック信号選択部が選択した前記基準クロック信号と、前記固定発振器が生成した代替クロック信号とが入力し、いずれか一方を出力する選択部と、
前記基準クロック信号選択部が選択した前記基準クロック信号を監視し、前記基準クロック信号に異常が生じたときに、前記選択部に前記代替クロック信号を出力させる信号検出部と、
複数の電圧制御発振器を備え、前記選択部が出力した前記基準クロック信号または前記代替クロック信号に位相を同期させたクロック信号を出力する位相同期回路と、
前記基準クロック信号選択部が選択した前記基準クロック信号と位相同期可能な前記電圧制御発振器を動作させるとともに、前記信号検出部が前記選択部に入力する前記基準クロック信号に対応した前記代替クロック信号を生成する前記固定発振器を動作させる動作制御部と、
を有することを特徴とするクロック整形器。 - 前記信号検出部で前記基準クロック信号を監視して、前記基準クロック信号が正常なときに全ての前記固定発振器を非動作状態にし、前記基準クロック信号に異常が生じたときに、前記基準クロック信号の周波数に対応した前記固定発振器を動作させることを特徴とする請求項1に記載のクロック整形器。
- 前記選択部の前段に、
受信クロック信号と予備クロック信号とを入力し、選択信号に基づいていずれかのクロック信号を選択する第2選択部と、
前記第2選択部で前記受信クロック信号を選択したときに、前記受信クロック信号の異常を監視するとともに、前記異常を検出すると前記第2選択部に切り替え信号を出力する受信クロック信号欠損検出部と、
を設けたことを特徴とする請求項1または2に記載のクロック整形器。 - 前記位相同期回路は、
前記選択部から出力する前記基準クロック信号または前記代替クロック信号と、帰還ループからのクロック信号とを入力し位相比較する位相比較部と、
前記位相比較部の出力信号を平滑化するループフィルタと、
前記固定発振器の数に対応するとともに、前記固定発振器の発振周波数に同期する発振周波数を備えた弾性表面波発振器または圧電発振器を有し、前記ループフィルタから出力される制御電圧に応じて発振周波数を変化する前記電圧制御発振器と、
を有することを特徴とする請求項1ないし3のいずれかに記載のクロック整形器。 - 前記位相比較部は、
前記信号セレクタから出力するクロック信号を分周する入力分周回路と、
前記帰還ループを介して前記電圧制御発振器から出力するクロック信号を分周する帰還分周回路と、
前記入力分周回路と前記帰還分周回路とから出力するクロック信号の位相差を比較し、前記位相差に応じた位相差信号を出力する位相比較回路と、
を備えたことを特徴とする請求項4に記載のクロック整形器。 - 請求項1ないし5のいずれかに記載のクロック整形器を備えたことを特徴とするクロック整形器を用いた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004059302A JP2005252587A (ja) | 2004-03-03 | 2004-03-03 | クロック整形器およびクロック整形器を用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004059302A JP2005252587A (ja) | 2004-03-03 | 2004-03-03 | クロック整形器およびクロック整形器を用いた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005252587A true JP2005252587A (ja) | 2005-09-15 |
Family
ID=35032670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004059302A Withdrawn JP2005252587A (ja) | 2004-03-03 | 2004-03-03 | クロック整形器およびクロック整形器を用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005252587A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009044433A (ja) * | 2007-08-08 | 2009-02-26 | Sanyo Electric Co Ltd | クロック切替回路 |
JP2011519077A (ja) * | 2008-02-20 | 2011-06-30 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 2つの基準クロックを有するリドライバ及びその動作方法 |
-
2004
- 2004-03-03 JP JP2004059302A patent/JP2005252587A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009044433A (ja) * | 2007-08-08 | 2009-02-26 | Sanyo Electric Co Ltd | クロック切替回路 |
JP2011519077A (ja) * | 2008-02-20 | 2011-06-30 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 2つの基準クロックを有するリドライバ及びその動作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101295657B1 (ko) | 스위치가능 pll 회로 | |
JP2859179B2 (ja) | 装置内システムクロック供給方式 | |
JP4155062B2 (ja) | クロック整形器とこれを用いた電子機器 | |
JPH11308102A (ja) | 位相同期回路 | |
JP2006101265A (ja) | タイミング抽出回路 | |
JP2005252587A (ja) | クロック整形器およびクロック整形器を用いた電子機器 | |
WO2015145986A1 (ja) | 光トランシーバ制御回路、光ネットワークシステムおよび光トランシーバの出力制御方法 | |
US7215210B2 (en) | Clock signal outputting method, clock shaper and electronic equipment using the clock shaper | |
JP2008252824A (ja) | ディジタルネットワークの網同期装置及びディジタルネットワークの局に設けられる網同期装置 | |
KR100468577B1 (ko) | 이중화시스템의 클럭 및 프레임동기신호 안정장치 | |
JP3253514B2 (ja) | Pll回路におけるクロック生成回路 | |
JP2005252355A (ja) | クロック整形装置 | |
JP3034388B2 (ja) | 位相同期発振器 | |
JP2005277880A (ja) | クロック整形器およびこれを用いた電子機器 | |
JP2004201119A (ja) | 中継伝送装置及び中継伝送方法及び中継伝送プログラム | |
JP2000151724A (ja) | 位相同期制御装置及び位相同期制御方法 | |
JP3260567B2 (ja) | クロック生成回路 | |
JP3458893B2 (ja) | 回線切り替え器及び回線切り替え方法 | |
JP2002141893A (ja) | クロック供給装置 | |
JP3160904B2 (ja) | 位相同期発振回路装置 | |
JPS63228821A (ja) | 位相同期ル−プの保護回路 | |
JP2009212659A (ja) | 位相差補正回路及び位相差補正方法 | |
US7982545B2 (en) | Transmission apparatus and method of switching phase lock reference frequency signal thereof | |
JP2008199355A (ja) | Pll回路 | |
JP2001345789A (ja) | 網同期装置用周波数監視回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |