JP2859179B2 - 装置内システムクロック供給方式 - Google Patents
装置内システムクロック供給方式Info
- Publication number
- JP2859179B2 JP2859179B2 JP24770295A JP24770295A JP2859179B2 JP 2859179 B2 JP2859179 B2 JP 2859179B2 JP 24770295 A JP24770295 A JP 24770295A JP 24770295 A JP24770295 A JP 24770295A JP 2859179 B2 JP2859179 B2 JP 2859179B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- control signal
- control
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Description
【０００１】
【発明の属する技術分野】本発明は装置内システムクロ
ック供給方式に関し、特に装置外タイミングの切り替え
を行うクロック選択ユニットを冗長構成でもつ装置内シ
ステムクロック供給方式に関する。
ック供給方式に関し、特に装置外タイミングの切り替え
を行うクロック選択ユニットを冗長構成でもつ装置内シ
ステムクロック供給方式に関する。
【０００２】
【従来の技術】従来の外部から供給される装置外タイミ
ングに同期させて装置内システムクロックを発生出力さ
せる装置内システムクロック供給方式において、複数入
力の装置外タイミングを選択切替する場合に発生する瞬
断等に起因する装置内システムクロックの周波数変動あ
るいは憂乱等に伴なって誘発されるシステム内でのクロ
ック供給先である、例えば主信号データ処理部でのビッ
トエラー等障害を回避するための第１の従来技術として
ホールドオーバー回路を用いた「同期タイミング切替時
のタイミング安定化方法」（特開平５−８３２３８号公
報）がある。
ングに同期させて装置内システムクロックを発生出力さ
せる装置内システムクロック供給方式において、複数入
力の装置外タイミングを選択切替する場合に発生する瞬
断等に起因する装置内システムクロックの周波数変動あ
るいは憂乱等に伴なって誘発されるシステム内でのクロ
ック供給先である、例えば主信号データ処理部でのビッ
トエラー等障害を回避するための第１の従来技術として
ホールドオーバー回路を用いた「同期タイミング切替時
のタイミング安定化方法」（特開平５−８３２３８号公
報）がある。
【０００３】この第１の従来技術である「同期タイミン
グ切替時のタイミング安定化方法」は図３のブロック図
を参照すると、外部の上位局から供給される第１の同期
タイミングα１あるいは第２の同期タイミングα２の入
力断を検出して切替制御信号β１を出力するとともに切
替制御信号β１を出力するのと同じタイミングでホール
ドオーバー制御信号β２を出力する制御部５１と、制御
部５１から供給される切替制御信号β１により、外部の
上位局から入力される第１の同期タイミングα１と第２
の同期タイミングα２とを切替えて同期タイミングγと
して出力する切替部５０とを有する切替制御回路５と；
切替部５０から入力される同期タイミングγと後述の分
周器６０から入力される分周されたクロックδとの位相
差を比較してその位相差に対応する位相比較信号εを出
力する位相比較器６１と、位相比較器６１からの位相比
較信号εを積分して同期タイミングγとクロックδとの
位相差に対応した直流電圧ηに変換する積分器６２と、
制御部５１からのホールドオーバー制御信号β２に制御
されてその制御時点で出力する発振器制御電圧θをその
時点での積分器１０４からの直流電圧ηに対応した直流
電圧に保持あるいはその保持を解除するホールドオーバ
ー部６３と、ホールドオーバー部６３からの発振器制御
電圧θに制御されて対応する周波数のクロックλを生成
出力する電圧制御発振器６４と、電圧制御発振器６４で
生成出力されたクロックλを同期タイミングγと同じ周
期になるように分周してクロックδとして出力し位相比
較器６１へ供給する前述の分周器６０とを有するＰＬＬ
回路６と；から構成される。
グ切替時のタイミング安定化方法」は図３のブロック図
を参照すると、外部の上位局から供給される第１の同期
タイミングα１あるいは第２の同期タイミングα２の入
力断を検出して切替制御信号β１を出力するとともに切
替制御信号β１を出力するのと同じタイミングでホール
ドオーバー制御信号β２を出力する制御部５１と、制御
部５１から供給される切替制御信号β１により、外部の
上位局から入力される第１の同期タイミングα１と第２
の同期タイミングα２とを切替えて同期タイミングγと
して出力する切替部５０とを有する切替制御回路５と；
切替部５０から入力される同期タイミングγと後述の分
周器６０から入力される分周されたクロックδとの位相
差を比較してその位相差に対応する位相比較信号εを出
力する位相比較器６１と、位相比較器６１からの位相比
較信号εを積分して同期タイミングγとクロックδとの
位相差に対応した直流電圧ηに変換する積分器６２と、
制御部５１からのホールドオーバー制御信号β２に制御
されてその制御時点で出力する発振器制御電圧θをその
時点での積分器１０４からの直流電圧ηに対応した直流
電圧に保持あるいはその保持を解除するホールドオーバ
ー部６３と、ホールドオーバー部６３からの発振器制御
電圧θに制御されて対応する周波数のクロックλを生成
出力する電圧制御発振器６４と、電圧制御発振器６４で
生成出力されたクロックλを同期タイミングγと同じ周
期になるように分周してクロックδとして出力し位相比
較器６１へ供給する前述の分周器６０とを有するＰＬＬ
回路６と；から構成される。
【０００４】続いて、動作について説明する。外部の上
位局から第１の同期タイミングα１と第２の同期タイミ
ングα２との２つの同期タイミングが入力されるとき、
第１の同期タイミングα１が正常な時の通常時は、第２
の同期タイミングα２に優先して第１の同期タイミング
α１が切替部５０で選択されて同期タイミングγとして
位相比較器６１へ供給される。位相比較器６１では、切
替部５０から入力される同期タイミングγと電圧制御発
振器６４で生成出力されたクロックλを分周器６０で１
／Ｎ分周したクロックδとの位相を比較し、その位相差
に応じた位相比較信号εが位相比較器６１から次の積分
器６２へ供給される。積分器６２では、位相比較器６１
から入力される位相比較信号εを同期タイミングγとク
ロックδとの位相差に応じた直流電圧ηに変換してホー
ルドオーバー部６３へ供給する。ホールドオーバー部６
３では、積分器６２から入力される直流電圧ηを一旦維
持し、次段の電圧制御発振器６４へ発振器制御電圧θと
して供給する。電圧制御発振器６４では、ホールドオー
バー部６３から入力された発振器制御電圧θに応じた周
波数のクロックλを生成出力し、分周器６０へ供給する
とともに出力端から他のクロック所要手段へ送出する。
また分周器６０では、電圧制御発振器６４から入力され
るクロックλを１／Ｎに分周して同期タイミングγと同
じ周期のクロックδとして位相比較器６１へ供給する。
位局から第１の同期タイミングα１と第２の同期タイミ
ングα２との２つの同期タイミングが入力されるとき、
第１の同期タイミングα１が正常な時の通常時は、第２
の同期タイミングα２に優先して第１の同期タイミング
α１が切替部５０で選択されて同期タイミングγとして
位相比較器６１へ供給される。位相比較器６１では、切
替部５０から入力される同期タイミングγと電圧制御発
振器６４で生成出力されたクロックλを分周器６０で１
／Ｎ分周したクロックδとの位相を比較し、その位相差
に応じた位相比較信号εが位相比較器６１から次の積分
器６２へ供給される。積分器６２では、位相比較器６１
から入力される位相比較信号εを同期タイミングγとク
ロックδとの位相差に応じた直流電圧ηに変換してホー
ルドオーバー部６３へ供給する。ホールドオーバー部６
３では、積分器６２から入力される直流電圧ηを一旦維
持し、次段の電圧制御発振器６４へ発振器制御電圧θと
して供給する。電圧制御発振器６４では、ホールドオー
バー部６３から入力された発振器制御電圧θに応じた周
波数のクロックλを生成出力し、分周器６０へ供給する
とともに出力端から他のクロック所要手段へ送出する。
また分周器６０では、電圧制御発振器６４から入力され
るクロックλを１／Ｎに分周して同期タイミングγと同
じ周期のクロックδとして位相比較器６１へ供給する。
【０００５】次に、第１の同期タイミングα１が障害と
なった場合には、制御部５１からの切替制御信号β１に
より切替部５０内部の図示されていない切替スイッチが
第１の同期タイミングα１から第２の同期タイミングα
２へ切替えると同時に、ホールドオーバー部６３ではホ
ールドオーバー制御信号β２により出力の発振器制御電
圧θをホールドオーバー制御信号β２により制御される
前の電圧に保持するようにロック動作する。この結果、
電圧制御発振器６４が生成出力するクロックλは同期タ
イミングα１からα２に切替わる前の周波数に維持され
る。
なった場合には、制御部５１からの切替制御信号β１に
より切替部５０内部の図示されていない切替スイッチが
第１の同期タイミングα１から第２の同期タイミングα
２へ切替えると同時に、ホールドオーバー部６３ではホ
ールドオーバー制御信号β２により出力の発振器制御電
圧θをホールドオーバー制御信号β２により制御される
前の電圧に保持するようにロック動作する。この結果、
電圧制御発振器６４が生成出力するクロックλは同期タ
イミングα１からα２に切替わる前の周波数に維持され
る。
【０００６】そして、次のタイミングで切替部５０から
同期タイミングγとしての第２の同期タイミングα２が
位相比較器６１に入力されると、制御部５１からの次の
ホールドオーバー制御信号β２でホールドオーバー部６
３出力の発振器制御電圧θのロック状態が解除されて再
び通常の動作に戻り、第２の同期タイミングα２とクロ
ックδとの位相差に相当する位相比較信号εが積分器６
２に入力され、その積分器６２からの位相比較信号εに
相当する直流電圧ηがホールドオーバー部６３に供給さ
れ、ＰＬＬ回路４は本来のＰＬＬの動作に戻る。
同期タイミングγとしての第２の同期タイミングα２が
位相比較器６１に入力されると、制御部５１からの次の
ホールドオーバー制御信号β２でホールドオーバー部６
３出力の発振器制御電圧θのロック状態が解除されて再
び通常の動作に戻り、第２の同期タイミングα２とクロ
ックδとの位相差に相当する位相比較信号εが積分器６
２に入力され、その積分器６２からの位相比較信号εに
相当する直流電圧ηがホールドオーバー部６３に供給さ
れ、ＰＬＬ回路４は本来のＰＬＬの動作に戻る。
【０００７】また、第１の同期タイミングα１と第２の
同期タイミングα２との両方が共に正常なときの同期タ
イミングの切替え、つまり図示されていない外部からの
制御部５１への制御により切替制御信号β１を出力して
切替える場合においても、制御部５１からホールドオー
バー部６３を制御してその時点での出力電圧をロックし
て保持し、次のタイミングでそのロックを解除して電圧
制御発振器６４出力のクロックλの周波数変動を抑圧す
る。
同期タイミングα２との両方が共に正常なときの同期タ
イミングの切替え、つまり図示されていない外部からの
制御部５１への制御により切替制御信号β１を出力して
切替える場合においても、制御部５１からホールドオー
バー部６３を制御してその時点での出力電圧をロックし
て保持し、次のタイミングでそのロックを解除して電圧
制御発振器６４出力のクロックλの周波数変動を抑圧す
る。
【０００８】さらに、第１の同期タイミングα１と第２
の同期タイミングα２との両方が共に入力断となった場
合にも、制御部５１からの制御によりホールドオーバー
部６３出力の直流電圧を、第１の同期タイミングα１あ
るいは第２の同期タイミングα２の何れかが復旧するま
でロック状態にして保持し、ある時間、電圧制御発振器
６４からは安定したクロックλを生成出力する。この結
果、同期タイミングが断になる直前のクロック周波数の
発生を維持できる。
の同期タイミングα２との両方が共に入力断となった場
合にも、制御部５１からの制御によりホールドオーバー
部６３出力の直流電圧を、第１の同期タイミングα１あ
るいは第２の同期タイミングα２の何れかが復旧するま
でロック状態にして保持し、ある時間、電圧制御発振器
６４からは安定したクロックλを生成出力する。この結
果、同期タイミングが断になる直前のクロック周波数の
発生を維持できる。
【０００９】次に、外部から入力される現用および予備
の２系統の基本クロックに同期させて装置内システムク
ロック信号を発生出力するクロック発生部を現用および
予備の冗長系で構成してシステムクロックの供給を行う
第２の従来技術としてＰＬＬ回路を使用した「クロック
供給方式」（特開平４−５７５３６号公報）がある。
の２系統の基本クロックに同期させて装置内システムク
ロック信号を発生出力するクロック発生部を現用および
予備の冗長系で構成してシステムクロックの供給を行う
第２の従来技術としてＰＬＬ回路を使用した「クロック
供給方式」（特開平４−５７５３６号公報）がある。
【００１０】この第２の従来技術である「クロック供給
方式」は図４のブロック図を参照すると、外部の上位局
から入力される現用および予備の基本クロックμ−Ｎあ
るいはμ−Ｅに同期した現用のマスタクロックπ−Ｎを
発生出力するクロック発生部７−Ｎおよび予備のマスタ
クロックπ−Ｅを発生出力するクロック発生部７−Ｅ
と、切替制御信号ρに制御されてクロック発生部７−Ｎ
から入力されるマスタクロックπ−Ｎとクロック発生部
７−Ｅから入力されるマスタクロックπ−Ｅとを切替え
てマスタクロックτとして出力する切替スイッチ８と、
切替スイッチ８出力のマスタクロックτに位相同期した
かつマスタクロックτと同一周波数の装置内システムク
ロックφを発生出力してシステム内部のデータ処理部１
００へ供給するＰＬＬ回路９とから構成される。
方式」は図４のブロック図を参照すると、外部の上位局
から入力される現用および予備の基本クロックμ−Ｎあ
るいはμ−Ｅに同期した現用のマスタクロックπ−Ｎを
発生出力するクロック発生部７−Ｎおよび予備のマスタ
クロックπ−Ｅを発生出力するクロック発生部７−Ｅ
と、切替制御信号ρに制御されてクロック発生部７−Ｎ
から入力されるマスタクロックπ−Ｎとクロック発生部
７−Ｅから入力されるマスタクロックπ−Ｅとを切替え
てマスタクロックτとして出力する切替スイッチ８と、
切替スイッチ８出力のマスタクロックτに位相同期した
かつマスタクロックτと同一周波数の装置内システムク
ロックφを発生出力してシステム内部のデータ処理部１
００へ供給するＰＬＬ回路９とから構成される。
【００１１】続いて、動作について説明する。現用およ
び予備のクロック発生部７−Ｎおよび７−Ｅの各各に
は、例えば１．５ＭＨｚの現用および予備の二重化され
た基本クロックμ−Ｎおよびμ−Ｅが供給されており、
クロック発生部７−Ｎおよび７−Ｅの各各は、内蔵する
ＰＬＬ回路によって基本クロックμ−Ｎあるいはμ−Ｅ
のいずれかの基本クロックに同期した例えば７８ＭＨｚ
のマスタクロックπ−Ｎおよびπ−Ｅを発生している。
現用クロック発生部７−Ｎは、内部にクロック監視部７
０を有しており、このクロック監視部７０は自発生部が
出力するマスタクロックπ−Ｎを常時監視して、マスタ
クロックπ−Ｎの断が所定時間（例えば５０ｍｓ）以上
継続すると、自クロック発生部７−Ｎの故障と判断して
切替制御信号ρを出力し、切替スイッチ８へ供給する。
切替スイッチ８には現用および予備の二つのクロック発
生部９０−Ｎおよび９０−Ｅからのマスタクロックπ−
Ｎおよびπ−Ｅが入力されており、通常は現用のマスタ
クロックπ−Ｎをマスタクロックτとして出力している
が、この現用のマスタクロックπ−Ｎに断が発生する
と、切替制御信号ρに基づいて予備のクロック発生部７
−Ｅからのマスタクロックπ−Ｅに切替えて出力する。
ＰＬＬ回路９は、入力されたマスタクロックτに同期し
た、かつマスタクロックτと同一周波数の装置内システ
ムクロックφを出力する。また、このＰＬＬ回路９は、
内部に図示されていない二つのｎ分周器と電圧制御発振
器とローパスフィルタと位相比較器とを有してフィード
バックループを構成し、この中のローパスフィルタの作
用によってマスタクロックτの入力が中断あるいは瞬断
しても、自走時間内であればマスタクロックτと同一周
波数の装置内システムクロックφを発生し続けるもので
ある。そして、データ処理部１００は、前段のＰＬＬ回
路９からの装置内システムクロックφを供給されて、図
示されていない別に入力される低次群データを多重化し
て高次群データに変換する、例えばディジタル多重変換
回路などで構成されるものである。
び予備のクロック発生部７−Ｎおよび７−Ｅの各各に
は、例えば１．５ＭＨｚの現用および予備の二重化され
た基本クロックμ−Ｎおよびμ−Ｅが供給されており、
クロック発生部７−Ｎおよび７−Ｅの各各は、内蔵する
ＰＬＬ回路によって基本クロックμ−Ｎあるいはμ−Ｅ
のいずれかの基本クロックに同期した例えば７８ＭＨｚ
のマスタクロックπ−Ｎおよびπ−Ｅを発生している。
現用クロック発生部７−Ｎは、内部にクロック監視部７
０を有しており、このクロック監視部７０は自発生部が
出力するマスタクロックπ−Ｎを常時監視して、マスタ
クロックπ−Ｎの断が所定時間（例えば５０ｍｓ）以上
継続すると、自クロック発生部７−Ｎの故障と判断して
切替制御信号ρを出力し、切替スイッチ８へ供給する。
切替スイッチ８には現用および予備の二つのクロック発
生部９０−Ｎおよび９０−Ｅからのマスタクロックπ−
Ｎおよびπ−Ｅが入力されており、通常は現用のマスタ
クロックπ−Ｎをマスタクロックτとして出力している
が、この現用のマスタクロックπ−Ｎに断が発生する
と、切替制御信号ρに基づいて予備のクロック発生部７
−Ｅからのマスタクロックπ−Ｅに切替えて出力する。
ＰＬＬ回路９は、入力されたマスタクロックτに同期し
た、かつマスタクロックτと同一周波数の装置内システ
ムクロックφを出力する。また、このＰＬＬ回路９は、
内部に図示されていない二つのｎ分周器と電圧制御発振
器とローパスフィルタと位相比較器とを有してフィード
バックループを構成し、この中のローパスフィルタの作
用によってマスタクロックτの入力が中断あるいは瞬断
しても、自走時間内であればマスタクロックτと同一周
波数の装置内システムクロックφを発生し続けるもので
ある。そして、データ処理部１００は、前段のＰＬＬ回
路９からの装置内システムクロックφを供給されて、図
示されていない別に入力される低次群データを多重化し
て高次群データに変換する、例えばディジタル多重変換
回路などで構成されるものである。
【００１２】このように、二重化された冗長構成の伝送
装置において、常用されている現用のクロック発生部７
−Ｎに障害が発生してマスタクロックπ−Ｎが断になる
と、所定時間後にクロック監視部７０は切替制御信号ρ
を出力して切替スイッチ８によりＰＬＬ回路９に供給す
るマスタクロックτを現用のマスタクロックπ−Ｎから
予備のマスタクロックπ−Ｅに切替える。この切替に要
する時間中は、ＰＬＬ回路９へのマスタクロックτの供
給が寸断されるが、ＰＬＬ回路９は自走して、マスタク
ロックτが寸断する前と同様な装置内システムクロック
φをデータ処理部１００へ供給する。そしてこの切替に
より予備のクロック発生部９−Ｅからは、寸断になる前
の現用のマスタクロックπ−Ｎと同一位相の予備のマス
タクロック７−Ｅの供給が再開されるので、ＰＬＬ回路
９は再度入力マスタクロックτに同期がとられて装置内
システムクロックφの発生を継続する。すなわち切替ス
イッチ８によりマスタクロック供給源の切替が行われる
間にも、データ処理部１００へは正常な装置内システム
クロックの供給が行われるので、データ処理部１００内
で作成される多重化信号等にデータエラーが発生するの
を防止することができる。
装置において、常用されている現用のクロック発生部７
−Ｎに障害が発生してマスタクロックπ−Ｎが断になる
と、所定時間後にクロック監視部７０は切替制御信号ρ
を出力して切替スイッチ８によりＰＬＬ回路９に供給す
るマスタクロックτを現用のマスタクロックπ−Ｎから
予備のマスタクロックπ−Ｅに切替える。この切替に要
する時間中は、ＰＬＬ回路９へのマスタクロックτの供
給が寸断されるが、ＰＬＬ回路９は自走して、マスタク
ロックτが寸断する前と同様な装置内システムクロック
φをデータ処理部１００へ供給する。そしてこの切替に
より予備のクロック発生部９−Ｅからは、寸断になる前
の現用のマスタクロックπ−Ｎと同一位相の予備のマス
タクロック７−Ｅの供給が再開されるので、ＰＬＬ回路
９は再度入力マスタクロックτに同期がとられて装置内
システムクロックφの発生を継続する。すなわち切替ス
イッチ８によりマスタクロック供給源の切替が行われる
間にも、データ処理部１００へは正常な装置内システム
クロックの供給が行われるので、データ処理部１００内
で作成される多重化信号等にデータエラーが発生するの
を防止することができる。
【００１３】このように、二重化されたクロック発生部
７−Ｎおよび７−Ｅの冗長切替によって瞬断が生じて
も、ＰＬＬ回路９内部で吸収されてデータ処理部１００
へ供給される装置内システムクロックφには瞬断が発生
しないので、信頼度の高い伝送装置が得られる。
７−Ｎおよび７−Ｅの冗長切替によって瞬断が生じて
も、ＰＬＬ回路９内部で吸収されてデータ処理部１００
へ供給される装置内システムクロックφには瞬断が発生
しないので、信頼度の高い伝送装置が得られる。
【００１４】
【発明が解決しようとする課題】この第１の従来技術で
ある「同期タイミング切替時のタイミング安定化方法」
の図３における構成を現用および予備の二重化構成にし
て、その二重化切替を行う場合には、その二重化切替手
段の後段にもホールドオーバー部６３を含むＰＬＬ回路
６が必要となるため、冗長系のホールドオーバー部およ
びＰＬＬ回路と重複することになってシステムが複雑化
し、かつコストも高くなる。
ある「同期タイミング切替時のタイミング安定化方法」
の図３における構成を現用および予備の二重化構成にし
て、その二重化切替を行う場合には、その二重化切替手
段の後段にもホールドオーバー部６３を含むＰＬＬ回路
６が必要となるため、冗長系のホールドオーバー部およ
びＰＬＬ回路と重複することになってシステムが複雑化
し、かつコストも高くなる。
【００１５】また、第２の従来技術である「クロック供
給方式」においても、ＰＬＬ回路９がクロック発生部７
−Ｎおよび７−Ｅに内蔵するＰＬＬ回路と重複すること
になって、第１の従来技術と同様システムが複雑化し、
かつコストも高くなる。
給方式」においても、ＰＬＬ回路９がクロック発生部７
−Ｎおよび７−Ｅに内蔵するＰＬＬ回路と重複すること
になって、第１の従来技術と同様システムが複雑化し、
かつコストも高くなる。
【００１６】
【課題を解決するための手段】本発明による装置内シス
テムクロック供給方式は、外部から供給される各各周波
数の異なる複数種類の装置外タイミングのいずれかを選
択切替入力して前記複数種類の各各の装置外タイミング
の周波数とは異なる装置内クロックを生成出力するタイ
ミング・クロック選択生成手段を冗長構成で設けて前記
冗長構成における各各のタイミング・クロック選択生成
手段内での前記複数種類の装置外タイミングの選択切替
と前記冗長構成のタイミング・クロック選択生成手段各
各の出力の前記装置内クロックの選択切替とを各各独立
に行う装置内システムクロック供給方式において、前記
複数の装置外タイミングの選択切替に起因する前記装置
内クロックの瞬断および前記冗長構成のタイミング・ク
ロック選択生成手段出力の前記装置内クロックの選択切
替に起因する前記装置内クロックの瞬断等にともなう装
置内システムクロック信号への影響を回避するためのホ
ールドオーバー機能を有するＰＬＬ手段を前記冗長構成
のタイミング・クロック選択生成手段出力が各各相互に
結合された接続点以降の後段にのみ設ける。
テムクロック供給方式は、外部から供給される各各周波
数の異なる複数種類の装置外タイミングのいずれかを選
択切替入力して前記複数種類の各各の装置外タイミング
の周波数とは異なる装置内クロックを生成出力するタイ
ミング・クロック選択生成手段を冗長構成で設けて前記
冗長構成における各各のタイミング・クロック選択生成
手段内での前記複数種類の装置外タイミングの選択切替
と前記冗長構成のタイミング・クロック選択生成手段各
各の出力の前記装置内クロックの選択切替とを各各独立
に行う装置内システムクロック供給方式において、前記
複数の装置外タイミングの選択切替に起因する前記装置
内クロックの瞬断および前記冗長構成のタイミング・ク
ロック選択生成手段出力の前記装置内クロックの選択切
替に起因する前記装置内クロックの瞬断等にともなう装
置内システムクロック信号への影響を回避するためのホ
ールドオーバー機能を有するＰＬＬ手段を前記冗長構成
のタイミング・クロック選択生成手段出力が各各相互に
結合された接続点以降の後段にのみ設ける。
【００１７】また、本発明による装置内システムクロッ
ク供給方式は、第１の制御信号に制御されて外部から供
給される各各周波数の異なる複数種類の第１の装置外タ
イミングのいずれかを選択切替して前記複数種類の第１
の装置外タイミング各各の第１の周波数に対応した第２
の装置外タイミングとして出力するタイミング選択切替
手段と、第２の制御信号に制御されて前記タイミング選
択切替手段からの前記第２の装置外タイミングを分周し
て第２の周波数の第１の装置内クロックを生成出力する
分周手段と、第３の制御信号に制御されて前記第３の制
御信号が有意であるときは前記分周手段からの前記第１
の装置内クロックを冗長系における切り替えられた第２
の装置内クロックとして自系から出力しかつ前記第３の
制御信号が無意であるときには前記第２の装置内クロッ
クを自系からは出力しないように機能するクロック出力
制御手段と、システム内部あるいは外部から第４の制御
信号を入力されて前記複数種類の第１の装置外タイミン
グを選択切替する前記第１の制御信号を出力して前記タ
イミング切替手段へ供給するとともに前記タイミング切
替手段で選択切替出力された前記第２の装置外タイミン
グの周波数に対応した分周比情報を前記第２の制御信号
として出力して前記分周手段へ供給しかつ前記第１の制
御信号を出力するタイミングで第５の制御信号を出力す
る第１の制御手段と、システム内部あるいは外部から第
６の制御信号を入力されて前記第６の制御信号が自ユニ
ットにとって有意であるときは前記クロック制御手段へ
供給する前記第３の制御信号を有意として出力しかつ前
記第６の制御信号が自ユニットにとって無意であるとき
には前記クロック制御手段へ供給する前記第３の制御信
号を無意として出力するとともに前記第３の制御信号を
有意として出力するときにはその出力タイミングで第７
の制御信号を出力する第２の制御手段とを有する冗長系
を構成する複数のクロック選択ユニットと；冗長系を構
成する前記複数のクロック選択ユニットが前記クロック
出力制御手段の出力で相互に結合された接続点から前記
複数のクロック選択ユニットのいずれかから出力された
前記第２の装置内クロックを入力されて自ユニット内か
ら入力される分周された第３の周波数の第１の装置内シ
ステムクロックとの位相を比較してその位相差を第１の
位相比較情報信号として出力する第１の位相比較手段
と、前記第１の位相比較手段からの前記第１の位相比較
情報信号を直流成分に変換して位相比較電圧情報として
出力する第１の交流／直流変換手段と、通常時は前記第
１の位相比較手段からの前記第１の位相比較情報を前記
位相差に応じた直流の第１の発振器制御電圧として出力
するが前記第１の制御手段からの前記第５の制御信号が
入力されたときあるいは前記第２の制御手段からの前記
第７の制御信号が入力されたときには前記第１の発振器
制御電圧を前記第５の制御信号あるいは前記第７の制御
信号が入力される直前の前記第１の位相比較情報に対応
する直流電圧で所定時間固定して出力する第１のホール
ドオーバー手段と、前記第１のホールドオーバー手段か
らの前記第１の発振器制御電圧に制御されて前記第３の
周波数の第２の装置内システムクロックを出力する第１
の電圧制御発振手段と、前記第１の電圧制御発振手段出
力の前記第２の装置内システムクロックを前記第２の周
波数と前記第３の周波数との比で分周する第１のクロッ
ク分周手段とを有するＰＬＬユニットと；を備える。
ク供給方式は、第１の制御信号に制御されて外部から供
給される各各周波数の異なる複数種類の第１の装置外タ
イミングのいずれかを選択切替して前記複数種類の第１
の装置外タイミング各各の第１の周波数に対応した第２
の装置外タイミングとして出力するタイミング選択切替
手段と、第２の制御信号に制御されて前記タイミング選
択切替手段からの前記第２の装置外タイミングを分周し
て第２の周波数の第１の装置内クロックを生成出力する
分周手段と、第３の制御信号に制御されて前記第３の制
御信号が有意であるときは前記分周手段からの前記第１
の装置内クロックを冗長系における切り替えられた第２
の装置内クロックとして自系から出力しかつ前記第３の
制御信号が無意であるときには前記第２の装置内クロッ
クを自系からは出力しないように機能するクロック出力
制御手段と、システム内部あるいは外部から第４の制御
信号を入力されて前記複数種類の第１の装置外タイミン
グを選択切替する前記第１の制御信号を出力して前記タ
イミング切替手段へ供給するとともに前記タイミング切
替手段で選択切替出力された前記第２の装置外タイミン
グの周波数に対応した分周比情報を前記第２の制御信号
として出力して前記分周手段へ供給しかつ前記第１の制
御信号を出力するタイミングで第５の制御信号を出力す
る第１の制御手段と、システム内部あるいは外部から第
６の制御信号を入力されて前記第６の制御信号が自ユニ
ットにとって有意であるときは前記クロック制御手段へ
供給する前記第３の制御信号を有意として出力しかつ前
記第６の制御信号が自ユニットにとって無意であるとき
には前記クロック制御手段へ供給する前記第３の制御信
号を無意として出力するとともに前記第３の制御信号を
有意として出力するときにはその出力タイミングで第７
の制御信号を出力する第２の制御手段とを有する冗長系
を構成する複数のクロック選択ユニットと；冗長系を構
成する前記複数のクロック選択ユニットが前記クロック
出力制御手段の出力で相互に結合された接続点から前記
複数のクロック選択ユニットのいずれかから出力された
前記第２の装置内クロックを入力されて自ユニット内か
ら入力される分周された第３の周波数の第１の装置内シ
ステムクロックとの位相を比較してその位相差を第１の
位相比較情報信号として出力する第１の位相比較手段
と、前記第１の位相比較手段からの前記第１の位相比較
情報信号を直流成分に変換して位相比較電圧情報として
出力する第１の交流／直流変換手段と、通常時は前記第
１の位相比較手段からの前記第１の位相比較情報を前記
位相差に応じた直流の第１の発振器制御電圧として出力
するが前記第１の制御手段からの前記第５の制御信号が
入力されたときあるいは前記第２の制御手段からの前記
第７の制御信号が入力されたときには前記第１の発振器
制御電圧を前記第５の制御信号あるいは前記第７の制御
信号が入力される直前の前記第１の位相比較情報に対応
する直流電圧で所定時間固定して出力する第１のホール
ドオーバー手段と、前記第１のホールドオーバー手段か
らの前記第１の発振器制御電圧に制御されて前記第３の
周波数の第２の装置内システムクロックを出力する第１
の電圧制御発振手段と、前記第１の電圧制御発振手段出
力の前記第２の装置内システムクロックを前記第２の周
波数と前記第３の周波数との比で分周する第１のクロッ
ク分周手段とを有するＰＬＬユニットと；を備える。
【００１８】さらに、本発明による装置内システムクロ
ック供給方式は、前記ＰＬＬユニットが、前記第２の装
置内クロックと前記第１の装置内システムクロックとの
位相を比較してその位相差を第２の位相比較情報信号と
して出力する第２の位相比較手段と、前記第２の位相比
較手段からの前記第２の位相比較情報信号をディジタル
データに変換して位相比較量子化信号を出力する量子化
手段と、通常時は前記量子化手段からの前記位相比較量
子化信号を前記位相差に応じて第１の位相比較量子化情
報信号として出力するが前記第１の制御手段からの前記
第５の制御信号が入力されたときあるいは前記第２の制
御手段からの前記第７の制御信号が入力されたときには
前記第１の位相比較量子化情報信号を前記第５の制御信
号あるいは前記第７の制御信号が入力される直前の前記
位相比較量子化信号に対応する量子化情報に所定時間固
定して出力する第２のホールドオーバー手段と、前記第
２のホールドオーバー手段からの前記第１の位相比較量
子化情報信号の量子化された位相比較データに前記ＰＬ
Ｌユニット出力の前記装置内システムクロックの中心周
波数を合せるためのオフセットデータを加算して第２の
位相比較量子化情報信号として出力するオフセット加算
手段と、前記オフセット加算手段からの前記第２の位相
比較量子化情報信号を量子化数値情報からアナログ情報
に変換してアナログ位相比較情報信号として出力するデ
ィジタル／アナログ変換手段と、前記ディジタル／アナ
ログ変換手段からの前記アナログ位相比較情報信号を直
流電圧に変換して第２の発振器制御電圧を出力する第２
の交流／直流交換手段と、前記第２の交流／直流変換手
段からの前記第２の発振器制御電圧に制御されて前記第
３の周波数の前記第２の装置内システムクロックを出力
する第２の電圧制御発振手段と、前記第２の電圧制御発
振手段出力の前記第２の装置内システムクロックを前記
第２の周波数と前記第３の周波数との比で分周して前記
第１の装置内システムクロックとして出力し前記第２の
位相比較手段へ供給する第２のクロック分周手段とを有
する。
ック供給方式は、前記ＰＬＬユニットが、前記第２の装
置内クロックと前記第１の装置内システムクロックとの
位相を比較してその位相差を第２の位相比較情報信号と
して出力する第２の位相比較手段と、前記第２の位相比
較手段からの前記第２の位相比較情報信号をディジタル
データに変換して位相比較量子化信号を出力する量子化
手段と、通常時は前記量子化手段からの前記位相比較量
子化信号を前記位相差に応じて第１の位相比較量子化情
報信号として出力するが前記第１の制御手段からの前記
第５の制御信号が入力されたときあるいは前記第２の制
御手段からの前記第７の制御信号が入力されたときには
前記第１の位相比較量子化情報信号を前記第５の制御信
号あるいは前記第７の制御信号が入力される直前の前記
位相比較量子化信号に対応する量子化情報に所定時間固
定して出力する第２のホールドオーバー手段と、前記第
２のホールドオーバー手段からの前記第１の位相比較量
子化情報信号の量子化された位相比較データに前記ＰＬ
Ｌユニット出力の前記装置内システムクロックの中心周
波数を合せるためのオフセットデータを加算して第２の
位相比較量子化情報信号として出力するオフセット加算
手段と、前記オフセット加算手段からの前記第２の位相
比較量子化情報信号を量子化数値情報からアナログ情報
に変換してアナログ位相比較情報信号として出力するデ
ィジタル／アナログ変換手段と、前記ディジタル／アナ
ログ変換手段からの前記アナログ位相比較情報信号を直
流電圧に変換して第２の発振器制御電圧を出力する第２
の交流／直流交換手段と、前記第２の交流／直流変換手
段からの前記第２の発振器制御電圧に制御されて前記第
３の周波数の前記第２の装置内システムクロックを出力
する第２の電圧制御発振手段と、前記第２の電圧制御発
振手段出力の前記第２の装置内システムクロックを前記
第２の周波数と前記第３の周波数との比で分周して前記
第１の装置内システムクロックとして出力し前記第２の
位相比較手段へ供給する第２のクロック分周手段とを有
する。
【００１９】
【発明の実施の形態】次に本発明について図面を参照し
て説明すると、装置内システムクロック供給方式は、外
部の上位局から供給される各各周波数の異なる３種類の
装置外タイミングａ，ｂおよびｃを入力されてタイミン
グ選択制御信号ｄによりこれら３種類のいずれかの装置
外タイミングを選択して装置外タイミングｅとして出力
するタイミング選択部１０と、外部の上位局あるいはシ
ステム内部から入力される制御信号ｆに制御されてタイ
ミング選択制御信号ｄを出力してタイミング選択部１０
へ供給するとともにタイミング選択制御信号ｄを出力す
るタイミングと同じタイミングで現用のホールドオーバ
ー制御信号ｉ−Ｎあるいは予備のホールドオーバー制御
信号ｉ−Ｅと分周比設定信号ｇとを出力する制御部１１
と、制御部１１からの分周比設定信号ｇによりタイミン
グ選択部１０出力の装置外タイミングｅを装置外タイミ
ングａ，ｂおよびｃの各各の周波数に対応した分周比で
分周して各各同一周波数の装置内クロックｈとして出力
する分周部１２と、現用のクロック出力切替制御信号ｊ
−Ｎあるいは予備のクロック出力切替制御信号ｊ−Ｅに
制御されて分周部１２出力の装置内クロックｈを装置内
クロックｋとして出力する出力インタフェース部１３と
を有する現用のクロック選択ユニット１−Ｎおよび予備
のクロック選択ユニット１−Ｅと；外部の上位局あるい
はシステム内部から供給される制御信号ｍに制御されて
装置内クロックｋを現用のクロック選択ユニット１−Ｎ
から出力するか予備のクロック選択ユニット１−Ｅから
出力するかを選択するためのクロック出力切替制御信号
ｊ−Ｎあるいはｊ−Ｅを出力して各各現用のクロック選
択ユニット１−Ｎあるいは予備のクロック選択ユニット
１−Ｅへ供給するとともにクロック出力切替制御信号ｊ
−Ｎあるいはｊ−Ｅの出力タイミングと同じタイミング
でホールドオーバー制御信号ｎを出力する出力制御部２
と；データ処理部１００へ供給する自ユニット出力の装
置内システムクロックｔを所定の分周比で分周した装置
内システムクロックｐとクロック選択ユニット１−Ｎあ
るいは１−Ｅからの装置内クロックｋとの位相を比較し
てディジタルの位相比較情報信号ｑを出力する位相比較
器３０と、位相比較器３０からの位相比較情報信号ｑを
例えば低域フィルタ等で積分して直流電圧の位相比較電
圧情報ｒとして出力する積分器３１と、出力制御部２か
らのホールドオーバー制御信号ｎに制御されて出力の発
振器制御電圧ｓを出力制御部２がクロック出力切替制御
信号ｊ−Ｎあるいはｊ−Ｅを出力する直前の位相比較電
圧情報ｒに対応する電圧に所定時間保持するホールドオ
ーバー部３２と、ホールドオーバー部３２からの発振器
制御電圧ｓに制御されてデータ処理部１００へ供給する
装置内システムクロックｔを発生出力する電圧制御発振
器３３と、データ処理部１００へ供給する電圧制御発振
器３３からの装置内システムクロックｔをその周波数が
装置内クロックｋの周波数と同一になるような所定の分
周比で分周して装置内システムクロックｐとして出力し
位相比較器３０へ供給する分周器３４とを有するＰＬＬ
ユニット３と；から構成される。
て説明すると、装置内システムクロック供給方式は、外
部の上位局から供給される各各周波数の異なる３種類の
装置外タイミングａ，ｂおよびｃを入力されてタイミン
グ選択制御信号ｄによりこれら３種類のいずれかの装置
外タイミングを選択して装置外タイミングｅとして出力
するタイミング選択部１０と、外部の上位局あるいはシ
ステム内部から入力される制御信号ｆに制御されてタイ
ミング選択制御信号ｄを出力してタイミング選択部１０
へ供給するとともにタイミング選択制御信号ｄを出力す
るタイミングと同じタイミングで現用のホールドオーバ
ー制御信号ｉ−Ｎあるいは予備のホールドオーバー制御
信号ｉ−Ｅと分周比設定信号ｇとを出力する制御部１１
と、制御部１１からの分周比設定信号ｇによりタイミン
グ選択部１０出力の装置外タイミングｅを装置外タイミ
ングａ，ｂおよびｃの各各の周波数に対応した分周比で
分周して各各同一周波数の装置内クロックｈとして出力
する分周部１２と、現用のクロック出力切替制御信号ｊ
−Ｎあるいは予備のクロック出力切替制御信号ｊ−Ｅに
制御されて分周部１２出力の装置内クロックｈを装置内
クロックｋとして出力する出力インタフェース部１３と
を有する現用のクロック選択ユニット１−Ｎおよび予備
のクロック選択ユニット１−Ｅと；外部の上位局あるい
はシステム内部から供給される制御信号ｍに制御されて
装置内クロックｋを現用のクロック選択ユニット１−Ｎ
から出力するか予備のクロック選択ユニット１−Ｅから
出力するかを選択するためのクロック出力切替制御信号
ｊ−Ｎあるいはｊ−Ｅを出力して各各現用のクロック選
択ユニット１−Ｎあるいは予備のクロック選択ユニット
１−Ｅへ供給するとともにクロック出力切替制御信号ｊ
−Ｎあるいはｊ−Ｅの出力タイミングと同じタイミング
でホールドオーバー制御信号ｎを出力する出力制御部２
と；データ処理部１００へ供給する自ユニット出力の装
置内システムクロックｔを所定の分周比で分周した装置
内システムクロックｐとクロック選択ユニット１−Ｎあ
るいは１−Ｅからの装置内クロックｋとの位相を比較し
てディジタルの位相比較情報信号ｑを出力する位相比較
器３０と、位相比較器３０からの位相比較情報信号ｑを
例えば低域フィルタ等で積分して直流電圧の位相比較電
圧情報ｒとして出力する積分器３１と、出力制御部２か
らのホールドオーバー制御信号ｎに制御されて出力の発
振器制御電圧ｓを出力制御部２がクロック出力切替制御
信号ｊ−Ｎあるいはｊ−Ｅを出力する直前の位相比較電
圧情報ｒに対応する電圧に所定時間保持するホールドオ
ーバー部３２と、ホールドオーバー部３２からの発振器
制御電圧ｓに制御されてデータ処理部１００へ供給する
装置内システムクロックｔを発生出力する電圧制御発振
器３３と、データ処理部１００へ供給する電圧制御発振
器３３からの装置内システムクロックｔをその周波数が
装置内クロックｋの周波数と同一になるような所定の分
周比で分周して装置内システムクロックｐとして出力し
位相比較器３０へ供給する分周器３４とを有するＰＬＬ
ユニット３と；から構成される。
【００２０】次に、動作について説明する。本システム
内で使用される装置外タイミングには、システム内の用
途に応じて複数種類が用意され、各各の用途に応じてそ
れを必要とするシステム内の当該機器へ供給される。し
かし、本システム内で使用する装置内システムクロック
をそれらのいずれか１つの装置外タイミングにだけ同期
させて発生させると、そのいずれか１つの装置外タイミ
ングの入力が断になると、それを供給される本システム
内当該機器、つまり、ここではデータ処理部１００の動
作が停止して、本来のシステムの機能が果せなくなる。
この問題を回避する手段が、前述の複数種類の装置外タ
イミングを全て自装置内にとり込んで、システム全体の
機能状態に合せてそれら装置外タイミングの中からいず
れか１つを選択し、そしてその当該装置外タイミングが
入力断となったときには他の装置外タイミングに切替え
て所定の装置内システムクロックを得る方法である。つ
まり、前述の複数種類の装置外タイミングは全て基本周
期が異なるため、元々使用される本来の装置外タイミン
グ以外の装置外タイミングを選択したときは、その装置
外タイミングを自装置内で使用するクロックの周期に変
換して使用することにより、自装置内で使用する装置内
システムクロック供給の信頼性を向上させる方法であ
る。さらに、装置内システムクロック供給を高信頼度化
するためには、クロック選択ユニットそのものを冗長化
する必要がある。つまり、複数種類の装置外タイミング
をとり込んでも、クロック選択ユニットそのものに障害
が発生すると、装置内システムクロックの供給が即刻停
止してしまうからである。
内で使用される装置外タイミングには、システム内の用
途に応じて複数種類が用意され、各各の用途に応じてそ
れを必要とするシステム内の当該機器へ供給される。し
かし、本システム内で使用する装置内システムクロック
をそれらのいずれか１つの装置外タイミングにだけ同期
させて発生させると、そのいずれか１つの装置外タイミ
ングの入力が断になると、それを供給される本システム
内当該機器、つまり、ここではデータ処理部１００の動
作が停止して、本来のシステムの機能が果せなくなる。
この問題を回避する手段が、前述の複数種類の装置外タ
イミングを全て自装置内にとり込んで、システム全体の
機能状態に合せてそれら装置外タイミングの中からいず
れか１つを選択し、そしてその当該装置外タイミングが
入力断となったときには他の装置外タイミングに切替え
て所定の装置内システムクロックを得る方法である。つ
まり、前述の複数種類の装置外タイミングは全て基本周
期が異なるため、元々使用される本来の装置外タイミン
グ以外の装置外タイミングを選択したときは、その装置
外タイミングを自装置内で使用するクロックの周期に変
換して使用することにより、自装置内で使用する装置内
システムクロック供給の信頼性を向上させる方法であ
る。さらに、装置内システムクロック供給を高信頼度化
するためには、クロック選択ユニットそのものを冗長化
する必要がある。つまり、複数種類の装置外タイミング
をとり込んでも、クロック選択ユニットそのものに障害
が発生すると、装置内システムクロックの供給が即刻停
止してしまうからである。
【００２１】詳述すると、外部から供給される各各周期
の異なる３種類の装置外タイミングａ，ｂおよびｃは、
各各現用のクロック選択ユニット１−Ｎと予備のクロッ
ク選択ユニット１−Ｅの各各のタイミング選択部１０に
供給される。タイミング選択部１０では制御部１１から
のタイミング選択制御信号ｄに制御されて、これら３種
類の装置外タイミングａ〜ｃのいずれか１つを選択する
が、いずれの装置外タイミングを選択するかの条件は、
外部あるいはシステム内部から供給される制御信号ｆが
意図的にある定まった装置外タイミングを選択したいた
めに指令する場合か、あるいは装置外タイミングａ〜ｃ
のいずれかの供給が断になったために他の装置外タイミ
ングに切替えたいときに指令する場合であり、そのいず
れかの条件によるかは、そのときのシステム全体の運用
状態による。分周部１２はタイミング選択部１０から装
置外タイミングａ〜ｃのいずれの周期の装置外タイミン
グが選択されて入力されても、その入力された装置外タ
イミングｅを自装置内で必要とする所定の周波数の周期
に分周して、装置外タイミングａ〜ｃのどの装置外タイ
ミングが選択されても常に同じ周波数の装置内クロック
ｈを出力するように機能する。つまり、制御部１１はタ
イミング選択部１０へタイミング選択制御信号ｄを供給
するときに、その供給と同じタイミングで分周部１２に
対してタイミング分周比情報、すなわち装置外タイミン
グｅと装置内クロックｈとの周期比を分周比設定信号ｇ
として供給する。そして、出力インターフェース部１３
は、出力制御部２からのクロック出力切替制御信号ｊ−
Ｎあるいはｊ−Ｅに制御されて、分周部１２からの装置
内クロックｈを自ユニットから装置内クロックｋとして
出力するか出力を遮断するかの動作を行う。つまり、シ
ステムおよび自装置が全て正常時の通常時には出力制御
部２に入力される制御信号ｍは、最初は現用からのクロ
ックを出力するように指令する。すなわち、出力制御部
２はクロック出力切替制御信号ｊ−Ｎによってクロック
選択ユニット１−Ｎの出力インタフェース部１３を導通
状態にして分周部１２からの装置内クロックｈを装置内
クロックｋとして出力するように制御すると同時に、ク
ロック出力切替制御信号ｊ−Ｅによってクロック選択ユ
ニット１−Ｅの出力インタフェース部１３出力を遮断状
態にして分周部１２からの装置内クロックｈが装置内ク
ロックｋとして出力されるのを禁止するように制御す
る。そして、何らかの原因で現用のクロック選択ユニッ
ト１−Ｎに障害が発生してそのクロック選択ユニット１
−Ｎから正常な装置内クロックｋが出力されない場合に
は、出力制御部２はそのときの図示されていないシステ
ム内部のクロック断検出手段からの制御信号ｍの指令に
より、それまでクロック出力切替制御信号ｊ−Ｎにより
出力インタフェース部１３出力を導通状態になるように
制御していたものを遮断状態になるように制御してクロ
ック選択ユニット１−Ｎから装置内クロックｋが出力さ
れるのを禁止すると同時に、それまでクロック出力切替
制御信号ｊ−Ｅにより予備のクロック選択ユニット１−
Ｅの出力インタフェース部１３出力を遮断状態になるよ
うに制御していたものを導通状態になるように制御して
クロック選択ユニット１−Ｅからの装置内クロックｋが
出力されるようにする。出力制御部２が以上のような制
御をするのは、クロック選択ユニット１−Ｎあるいは１
−Ｅに障害が発生した場合だけに限らず、例えばどちら
かのユニットを保守等の理由で交換したいときに、外部
から意図的に制御信号ｍを送出して切替制御する場合も
同様である。
の異なる３種類の装置外タイミングａ，ｂおよびｃは、
各各現用のクロック選択ユニット１−Ｎと予備のクロッ
ク選択ユニット１−Ｅの各各のタイミング選択部１０に
供給される。タイミング選択部１０では制御部１１から
のタイミング選択制御信号ｄに制御されて、これら３種
類の装置外タイミングａ〜ｃのいずれか１つを選択する
が、いずれの装置外タイミングを選択するかの条件は、
外部あるいはシステム内部から供給される制御信号ｆが
意図的にある定まった装置外タイミングを選択したいた
めに指令する場合か、あるいは装置外タイミングａ〜ｃ
のいずれかの供給が断になったために他の装置外タイミ
ングに切替えたいときに指令する場合であり、そのいず
れかの条件によるかは、そのときのシステム全体の運用
状態による。分周部１２はタイミング選択部１０から装
置外タイミングａ〜ｃのいずれの周期の装置外タイミン
グが選択されて入力されても、その入力された装置外タ
イミングｅを自装置内で必要とする所定の周波数の周期
に分周して、装置外タイミングａ〜ｃのどの装置外タイ
ミングが選択されても常に同じ周波数の装置内クロック
ｈを出力するように機能する。つまり、制御部１１はタ
イミング選択部１０へタイミング選択制御信号ｄを供給
するときに、その供給と同じタイミングで分周部１２に
対してタイミング分周比情報、すなわち装置外タイミン
グｅと装置内クロックｈとの周期比を分周比設定信号ｇ
として供給する。そして、出力インターフェース部１３
は、出力制御部２からのクロック出力切替制御信号ｊ−
Ｎあるいはｊ−Ｅに制御されて、分周部１２からの装置
内クロックｈを自ユニットから装置内クロックｋとして
出力するか出力を遮断するかの動作を行う。つまり、シ
ステムおよび自装置が全て正常時の通常時には出力制御
部２に入力される制御信号ｍは、最初は現用からのクロ
ックを出力するように指令する。すなわち、出力制御部
２はクロック出力切替制御信号ｊ−Ｎによってクロック
選択ユニット１−Ｎの出力インタフェース部１３を導通
状態にして分周部１２からの装置内クロックｈを装置内
クロックｋとして出力するように制御すると同時に、ク
ロック出力切替制御信号ｊ−Ｅによってクロック選択ユ
ニット１−Ｅの出力インタフェース部１３出力を遮断状
態にして分周部１２からの装置内クロックｈが装置内ク
ロックｋとして出力されるのを禁止するように制御す
る。そして、何らかの原因で現用のクロック選択ユニッ
ト１−Ｎに障害が発生してそのクロック選択ユニット１
−Ｎから正常な装置内クロックｋが出力されない場合に
は、出力制御部２はそのときの図示されていないシステ
ム内部のクロック断検出手段からの制御信号ｍの指令に
より、それまでクロック出力切替制御信号ｊ−Ｎにより
出力インタフェース部１３出力を導通状態になるように
制御していたものを遮断状態になるように制御してクロ
ック選択ユニット１−Ｎから装置内クロックｋが出力さ
れるのを禁止すると同時に、それまでクロック出力切替
制御信号ｊ−Ｅにより予備のクロック選択ユニット１−
Ｅの出力インタフェース部１３出力を遮断状態になるよ
うに制御していたものを導通状態になるように制御して
クロック選択ユニット１−Ｅからの装置内クロックｋが
出力されるようにする。出力制御部２が以上のような制
御をするのは、クロック選択ユニット１−Ｎあるいは１
−Ｅに障害が発生した場合だけに限らず、例えばどちら
かのユニットを保守等の理由で交換したいときに、外部
から意図的に制御信号ｍを送出して切替制御する場合も
同様である。
【００２２】なお、以上の説明において、装置外タイミ
ングａ〜ｃの入力断およびクロック選択ユニット１−Ｎ
あるいは１−Ｅの障害による装置内クロックｋの出力断
等の検出およびその手段等についてはここでは図示およ
び説明を省略している。また、出力インタフェース部１
３は現用側および予備側ともにクロック選択ユニット１
−Ｎおよび１−Ｎの内部に設け、ここでは例えばトライ
ステートバッファを使用する前提で説明しているが、出
力インタフェース部１３を各各クロック選択ユニット１
−Ｎおよび１−Ｅの外部に設けて、例えばセレクタある
いは切替スイッチで構成し、現用側および予備側の各各
の分周部１２出力からの装置内クロックｈを直接このセ
レクタあるいは切替スイッチに供給し、出力制御部２に
よる上述と同様な制御によりこのセレクタあるいは切替
スイッチの選択切替をすることにより装置内クロックｋ
を出力することも可能である。さらに、上述の説明にお
いては、装置内クロックｋの周期が装置外タイミングａ
〜ｃ各各の周期よりも長く、従って、装置外タイミング
ａ〜ｃ各各を分周する場合について述べたが、これと反
対に装置内クロックｋの周期が装置外タイミングａ〜ｃ
各各の周期よりも短く、従って、装置外タイミングａ〜
ｃ各各を逓倍して装置内クロックｋを得る場合でも、分
周部１２を各各逓倍部１２として置き換えれば、図１と
同様の構成で実現可能である。
ングａ〜ｃの入力断およびクロック選択ユニット１−Ｎ
あるいは１−Ｅの障害による装置内クロックｋの出力断
等の検出およびその手段等についてはここでは図示およ
び説明を省略している。また、出力インタフェース部１
３は現用側および予備側ともにクロック選択ユニット１
−Ｎおよび１−Ｎの内部に設け、ここでは例えばトライ
ステートバッファを使用する前提で説明しているが、出
力インタフェース部１３を各各クロック選択ユニット１
−Ｎおよび１−Ｅの外部に設けて、例えばセレクタある
いは切替スイッチで構成し、現用側および予備側の各各
の分周部１２出力からの装置内クロックｈを直接このセ
レクタあるいは切替スイッチに供給し、出力制御部２に
よる上述と同様な制御によりこのセレクタあるいは切替
スイッチの選択切替をすることにより装置内クロックｋ
を出力することも可能である。さらに、上述の説明にお
いては、装置内クロックｋの周期が装置外タイミングａ
〜ｃ各各の周期よりも長く、従って、装置外タイミング
ａ〜ｃ各各を分周する場合について述べたが、これと反
対に装置内クロックｋの周期が装置外タイミングａ〜ｃ
各各の周期よりも短く、従って、装置外タイミングａ〜
ｃ各各を逓倍して装置内クロックｋを得る場合でも、分
周部１２を各各逓倍部１２として置き換えれば、図１と
同様の構成で実現可能である。
【００２３】次に、タイミング選択部１０における装置
外タイミングａ〜ｃの選択切替、および出力インタフェ
ース部１３における装置内クロックｋ出力の導通／遮断
切替の際には、一般的に何らかの保護手段を供しない限
り、切替の瞬間に装置外タイミングｅおよび装置内クロ
ックｋに瞬断およびジッタあるいはヒゲ等の雑音が発生
するため、この装置内クロックｋをそのままデータ処理
部１００に直接供給すると、データ処理部１００では、
データ処理の際に装置内クロックｋの瞬断およびジッタ
あるいはヒゲ等の雑音によりデータエラー等の誤りが発
生する場合が生じる。また、これら装置外タイミングお
よび装置内クロックの選択切替の場合に限らず外部から
供給される装置外タイミングａ〜ｃは、例えば伝送路を
経由して入力される場合には、伝送路に起因する憂乱あ
るいはパルス性雑音等の影響を受けて、その周期あるい
は波形に乱れが生じ、この乱れが装置内クロックｈつま
り装置内クロックｋにも波及するため、結局装置内クロ
ックｋをそのままデータ処理部１００に供給すると、デ
ータ処理部１００におけるデータ処理の誤りを誘発する
可能性が大きくなる。以上のような原因によるデータ処
理部１００におけるデータ処理の誤りを何らかの手段を
供して回避する必要がある。
外タイミングａ〜ｃの選択切替、および出力インタフェ
ース部１３における装置内クロックｋ出力の導通／遮断
切替の際には、一般的に何らかの保護手段を供しない限
り、切替の瞬間に装置外タイミングｅおよび装置内クロ
ックｋに瞬断およびジッタあるいはヒゲ等の雑音が発生
するため、この装置内クロックｋをそのままデータ処理
部１００に直接供給すると、データ処理部１００では、
データ処理の際に装置内クロックｋの瞬断およびジッタ
あるいはヒゲ等の雑音によりデータエラー等の誤りが発
生する場合が生じる。また、これら装置外タイミングお
よび装置内クロックの選択切替の場合に限らず外部から
供給される装置外タイミングａ〜ｃは、例えば伝送路を
経由して入力される場合には、伝送路に起因する憂乱あ
るいはパルス性雑音等の影響を受けて、その周期あるい
は波形に乱れが生じ、この乱れが装置内クロックｈつま
り装置内クロックｋにも波及するため、結局装置内クロ
ックｋをそのままデータ処理部１００に供給すると、デ
ータ処理部１００におけるデータ処理の誤りを誘発する
可能性が大きくなる。以上のような原因によるデータ処
理部１００におけるデータ処理の誤りを何らかの手段を
供して回避する必要がある。
【００２４】次に、この回避手段について説明する。図
１のブロック図におけるＰＬＬユニット３の内部構成は
その回避手段の一実施例である。
１のブロック図におけるＰＬＬユニット３の内部構成は
その回避手段の一実施例である。
【００２５】詳述すると、クロック選択ユニット１−Ｎ
あるいは１−Ｅから入力される装置内クロックｋは、位
相比較器３０において分周器３４からの装置内システム
クロックｐとの位相を比較されて位相比較情報信号ｑと
して出力される。この位相比較情報信号ｑは両者のクロ
ックに位相差があると一般的にクロック周期のディジタ
ル信号で出力されるため、これを直流電圧に変換するた
めに積分器３１へ供給する。積分器３１は通常低域フィ
ルタで構成され、位相比較情報信号ｑの高周波成分を抑
圧して位相差の変動を直流電圧の変動に変換し、位相比
較電圧情報ｒとして出力する。そして、電圧制御発振器
３３は、入力される発振器制御電圧ｓの電圧変動に応じ
て出力する装置内システムクロックｔの周波数を可変し
て、データ処理部１００に対して安定した周波数の装置
内システムクロックｔを供給するものである。また、積
分器３１出力の位相比較電圧情報ｒは前述した装置内ク
ロックｋの瞬断およびジッタあるいはヒゲ等の雑音によ
る周期あるいは波形の乱れ等によって、その直流電圧が
変動するため、ＰＬＬユニット３では電圧制御発振器３
３出力の装置内システムクロックｔを分周器３４で装置
内クロックｋと同じ周波数に分周して装置内システムク
ロックｐとして位相比較器３０の入力側へフィードバッ
クし、所定時間内に装置内システムクロックｔを安定動
作に集束させるが、前述の装置内クロックｋのジッタあ
るいはヒゲ等の雑音による直流電圧の変動分は、データ
処理部１００が正常なデータ処理を維持するのに必要な
所定時間内に安定した周波数に集束するように積分器３
１の時定数を決めることは通常可能である。しかし、装
置内クロックｋの瞬断による直流電圧の変動分は、瞬断
時間が比較的長いと積分器３１の時定数を大きくする必
要が生じ、データ処理部１００が正常なデータ処理を維
持するのに必要な所定時間内に安定した周波数に集束さ
せることが困難になる。従って、積分器３１出力の位相
比較電圧情報ｒを直接電圧制御発振器３３に供給する
と、装置外タイミングａ〜ｃの選択切替およびクロック
選択ユニット１−Ｎあるいは１−Ｅ出力の装置内クロッ
クｋの選択切替時に発生する瞬断に起因するデータ処理
部１００でのデータ処理の誤り発生を回避することが困
難となる。これを回避する手段がホールドオーバー部３
２の機能である。以下、ホールドオーバー部３２の機能
について説明する。
あるいは１−Ｅから入力される装置内クロックｋは、位
相比較器３０において分周器３４からの装置内システム
クロックｐとの位相を比較されて位相比較情報信号ｑと
して出力される。この位相比較情報信号ｑは両者のクロ
ックに位相差があると一般的にクロック周期のディジタ
ル信号で出力されるため、これを直流電圧に変換するた
めに積分器３１へ供給する。積分器３１は通常低域フィ
ルタで構成され、位相比較情報信号ｑの高周波成分を抑
圧して位相差の変動を直流電圧の変動に変換し、位相比
較電圧情報ｒとして出力する。そして、電圧制御発振器
３３は、入力される発振器制御電圧ｓの電圧変動に応じ
て出力する装置内システムクロックｔの周波数を可変し
て、データ処理部１００に対して安定した周波数の装置
内システムクロックｔを供給するものである。また、積
分器３１出力の位相比較電圧情報ｒは前述した装置内ク
ロックｋの瞬断およびジッタあるいはヒゲ等の雑音によ
る周期あるいは波形の乱れ等によって、その直流電圧が
変動するため、ＰＬＬユニット３では電圧制御発振器３
３出力の装置内システムクロックｔを分周器３４で装置
内クロックｋと同じ周波数に分周して装置内システムク
ロックｐとして位相比較器３０の入力側へフィードバッ
クし、所定時間内に装置内システムクロックｔを安定動
作に集束させるが、前述の装置内クロックｋのジッタあ
るいはヒゲ等の雑音による直流電圧の変動分は、データ
処理部１００が正常なデータ処理を維持するのに必要な
所定時間内に安定した周波数に集束するように積分器３
１の時定数を決めることは通常可能である。しかし、装
置内クロックｋの瞬断による直流電圧の変動分は、瞬断
時間が比較的長いと積分器３１の時定数を大きくする必
要が生じ、データ処理部１００が正常なデータ処理を維
持するのに必要な所定時間内に安定した周波数に集束さ
せることが困難になる。従って、積分器３１出力の位相
比較電圧情報ｒを直接電圧制御発振器３３に供給する
と、装置外タイミングａ〜ｃの選択切替およびクロック
選択ユニット１−Ｎあるいは１−Ｅ出力の装置内クロッ
クｋの選択切替時に発生する瞬断に起因するデータ処理
部１００でのデータ処理の誤り発生を回避することが困
難となる。これを回避する手段がホールドオーバー部３
２の機能である。以下、ホールドオーバー部３２の機能
について説明する。
【００２６】ホールドオーバー部３２は、クロック選択
ユニット１−Ｎあるいは１−Ｅの制御部１１からのホー
ルドオーバー制御信号ｉ−Ｎ，ｉ−Ｅあるいは出力制御
部２からのホールドオーバー制御信号ｎを入力される
と、それまで出力していた発振器制御電圧ｓの直流電圧
をホールドオーバー制御信号ｉ−Ｎ，ｉ−Ｅあるいはホ
ールドオーバー制御信号ｎが入力される直前の電圧に保
持する。つまり、タイミング選択部１０における装置外
タイミングの切替および出力インタフェース部１３にお
ける装置内クロックｋの切替に起因する瞬断の影響がホ
ールドオーバー部３２に位相比較電圧情報ｒとして入力
されるまでの時間は積分器３１における時定数のため、
ホールドオーバー制御信号ｉ−Ｎ，ｉ−Ｅおよびホール
ドオーバー制御信号ｎがホールドオーバー部３２に入力
されるまでの時間よりも遅れる。従って、制御部１１お
よび出力制御部２がタイミング選択制御信号ｄおよびク
ロック出力切替制御信号ｊ−Ｎあるいはｊ−Ｅを各各出
力するタイミングでホールドオーバー制御信号ｉ−Ｎ，
ｉ−Ｅおよびホールドオーバー制御信号ｎを出力すれ
ば、ホールドオーバー部３２は発振器制御電圧ｓを装置
外タイミングｅあるいは装置内クロックｋの瞬断による
影響を受ける前にその瞬断直前の直流電圧に保持するこ
とができる。
ユニット１−Ｎあるいは１−Ｅの制御部１１からのホー
ルドオーバー制御信号ｉ−Ｎ，ｉ−Ｅあるいは出力制御
部２からのホールドオーバー制御信号ｎを入力される
と、それまで出力していた発振器制御電圧ｓの直流電圧
をホールドオーバー制御信号ｉ−Ｎ，ｉ−Ｅあるいはホ
ールドオーバー制御信号ｎが入力される直前の電圧に保
持する。つまり、タイミング選択部１０における装置外
タイミングの切替および出力インタフェース部１３にお
ける装置内クロックｋの切替に起因する瞬断の影響がホ
ールドオーバー部３２に位相比較電圧情報ｒとして入力
されるまでの時間は積分器３１における時定数のため、
ホールドオーバー制御信号ｉ−Ｎ，ｉ−Ｅおよびホール
ドオーバー制御信号ｎがホールドオーバー部３２に入力
されるまでの時間よりも遅れる。従って、制御部１１お
よび出力制御部２がタイミング選択制御信号ｄおよびク
ロック出力切替制御信号ｊ−Ｎあるいはｊ−Ｅを各各出
力するタイミングでホールドオーバー制御信号ｉ−Ｎ，
ｉ−Ｅおよびホールドオーバー制御信号ｎを出力すれ
ば、ホールドオーバー部３２は発振器制御電圧ｓを装置
外タイミングｅあるいは装置内クロックｋの瞬断による
影響を受ける前にその瞬断直前の直流電圧に保持するこ
とができる。
【００２７】このように、装置外タイミングの選択切替
機能を有するクロック選択ユニットを冗長構成にし、さ
らにその冗長構成の装置内クロック出力の選択切替を行
う場合であっても、ホールドオーバー機能を有するＰＬ
Ｌ手段を冗長切替手段の後段に共通に配置構成すること
により、つまりクロック選択ユニット１−Ｎおよび１−
Ｅ内にＰＬＬ機能およびホールドオーバー機能を設ける
ことなくＰＬＬユニット３で共通に設けることにより安
定した装置内システムクロックｔをデータ処理部１００
へ供給することができる。この結果、クロック選択ユニ
ット１−Ｎおよび１−Ｅ各各の内部にホールドオーバー
機能を有するＰＬＬ手段を設ける必要がないので、冗長
構成時におけるクロック選択ユニット１−Ｎおよび１−
Ｅの構成を簡略化できる。
機能を有するクロック選択ユニットを冗長構成にし、さ
らにその冗長構成の装置内クロック出力の選択切替を行
う場合であっても、ホールドオーバー機能を有するＰＬ
Ｌ手段を冗長切替手段の後段に共通に配置構成すること
により、つまりクロック選択ユニット１−Ｎおよび１−
Ｅ内にＰＬＬ機能およびホールドオーバー機能を設ける
ことなくＰＬＬユニット３で共通に設けることにより安
定した装置内システムクロックｔをデータ処理部１００
へ供給することができる。この結果、クロック選択ユニ
ット１−Ｎおよび１−Ｅ各各の内部にホールドオーバー
機能を有するＰＬＬ手段を設ける必要がないので、冗長
構成時におけるクロック選択ユニット１−Ｎおよび１−
Ｅの構成を簡略化できる。
【００２８】続いて、ＰＬＬユニット部分の第２の実施
例について説明する。ＰＬＬユニットの第２の実施例で
ある図２を参照すると、ＰＬＬユニット４は、装置内ク
ロックｋと分周された装置内システムクロックｐの位相
とを比較して位相比較情報信号ｑを出力する位相比較器
４１と、位相比較器４１出力の位相比較情報信号ｑをデ
ィジタルデータに変換して位相比較量子化情報信号ｕと
して出力する位相量子化部４２と、ホールドオーバー制
御信号ｉ−Ｎあるいはｉ−Ｅおよびホールドオーバー制
御信号ｎが入力されていない通常時は、位相量子化部４
２からの位相比較量子化情報信号ｕをその変化に応じて
位相比較量子化情報信号ｖとして出力し、かつホールド
オーバー制御信号ｉ−Ｎ，ｉ−Ｅあるいはホールドオー
バー制御信号ｎが入力されている装置外タイミング切替
時あるいは装置内クロック切替時にはこれらホールドオ
ーバー制御信号が入力される直前の位相比較量子化情報
信号ｕに対応する位相比較量子化情報信号ｖを所定時間
固定して出力するホールドオーバー部４３と、ホールド
オーバー部４３からの位相比較量子化情報信号ｖの量子
化された位相比較データにオフセットデータを加算して
位相比較量子化情報信号ｗとして出力するオフセット加
算部４４と、オフセット加算部４４からの量子化データ
である位相比較量子化情報信号ｗをアナログデータに変
換してアナログ位相比較情報信号ｘとして出力するディ
ジタル／アナログ（Ｄ／Ａ）変換部４５と、Ｄ／Ａ変換
部４５からのアナログ位相比較情報信号ｘを直流電圧に
変換して発振器制御電圧ｙとして出力する低域フィルタ
４６と、低域フィルタ４６からの発振器制御電圧ｙに制
御されて外部へ供給する所定周波数の装置内システムク
ロックｔを出力する電圧制御発振器４７と、電圧制御発
振器４７からの装置内システムクロックｔを装置内クロ
ックｋと同一周波数になる所定の分周比で分周して装置
内システムクロックｐとして出力し位相比較器４１へ供
給する分周器４０とから構成される。
例について説明する。ＰＬＬユニットの第２の実施例で
ある図２を参照すると、ＰＬＬユニット４は、装置内ク
ロックｋと分周された装置内システムクロックｐの位相
とを比較して位相比較情報信号ｑを出力する位相比較器
４１と、位相比較器４１出力の位相比較情報信号ｑをデ
ィジタルデータに変換して位相比較量子化情報信号ｕと
して出力する位相量子化部４２と、ホールドオーバー制
御信号ｉ−Ｎあるいはｉ−Ｅおよびホールドオーバー制
御信号ｎが入力されていない通常時は、位相量子化部４
２からの位相比較量子化情報信号ｕをその変化に応じて
位相比較量子化情報信号ｖとして出力し、かつホールド
オーバー制御信号ｉ−Ｎ，ｉ−Ｅあるいはホールドオー
バー制御信号ｎが入力されている装置外タイミング切替
時あるいは装置内クロック切替時にはこれらホールドオ
ーバー制御信号が入力される直前の位相比較量子化情報
信号ｕに対応する位相比較量子化情報信号ｖを所定時間
固定して出力するホールドオーバー部４３と、ホールド
オーバー部４３からの位相比較量子化情報信号ｖの量子
化された位相比較データにオフセットデータを加算して
位相比較量子化情報信号ｗとして出力するオフセット加
算部４４と、オフセット加算部４４からの量子化データ
である位相比較量子化情報信号ｗをアナログデータに変
換してアナログ位相比較情報信号ｘとして出力するディ
ジタル／アナログ（Ｄ／Ａ）変換部４５と、Ｄ／Ａ変換
部４５からのアナログ位相比較情報信号ｘを直流電圧に
変換して発振器制御電圧ｙとして出力する低域フィルタ
４６と、低域フィルタ４６からの発振器制御電圧ｙに制
御されて外部へ供給する所定周波数の装置内システムク
ロックｔを出力する電圧制御発振器４７と、電圧制御発
振器４７からの装置内システムクロックｔを装置内クロ
ックｋと同一周波数になる所定の分周比で分周して装置
内システムクロックｐとして出力し位相比較器４１へ供
給する分周器４０とから構成される。
【００２９】詳述すると、位相比較器４１は、例えばセ
ット・リセット型の位相比較器で構成され、８ＫＨｚの
装置内クロックｋと１２．９６ＭＨｚの装置内システム
クロックｔを１／１６２０の分周比で分周して装置内ク
ロックｋと同一周波数にした装置内システムクロックｐ
との位相を比較して、その位相差に応じた位相比較情報
信号ｑをディジタル信号として出力する。つまり、この
位相比較情報信号ｑは位相差があるとクロック周期のパ
ルス列として出力されるので、位相量子化部４２ではこ
のパルス列のデューティを例えば１０ビットのディジタ
ルデータに変換する。具体的には位相比較パルスの１周
期、つまり１／８ＫＨｚ＝１２５μｓｅｃをシステム内
部から別に供給される図示されていない８．９１２ＭＨ
ｚクロックで１０２４等分して、その位相比較パルスの
Ｈｉｇｈの部分を数値化、つまり量子化する。また、ホ
ールドオーバー部４３は、ＰＬＬユニット４出力の装置
内システムクロックｔの周波数を前述した切替による装
置外タイミングおよび装置内クロックｋに瞬断等が発生
する以前の周波数に固定する、つまりその瞬断等が発生
する以前の位相比較情報を保持する機能を有するもので
あり、具体的には量子化された位相比較情報のＸ（ｓｅ
ｃ）以前の値を１２５μｓｅｃ間隔で８回サンプルして
ラッチしておき、ホールドオーバー制御がアクティブに
なったとき、ラッチしていた８個のサンプルデータを繰
り返し出力することで達成される。そして、このホール
ドオーバー制御は、その障害発生後次順の装置外タイミ
ングあるいは装置内クロックに切替わるまでの間実行さ
れる。さらにホールドオーバー制御は、ホールドオーバ
ー状態から元の切替わる前の状態に復帰する際の位相変
動を最小にするために、図示されていない制御線を通し
て位相比較出力パルスのデューティを制御し、ホールド
オーバー時のデューティの量子化値とほぼ等しくなった
時に元の状態に切替えるようにする。
ット・リセット型の位相比較器で構成され、８ＫＨｚの
装置内クロックｋと１２．９６ＭＨｚの装置内システム
クロックｔを１／１６２０の分周比で分周して装置内ク
ロックｋと同一周波数にした装置内システムクロックｐ
との位相を比較して、その位相差に応じた位相比較情報
信号ｑをディジタル信号として出力する。つまり、この
位相比較情報信号ｑは位相差があるとクロック周期のパ
ルス列として出力されるので、位相量子化部４２ではこ
のパルス列のデューティを例えば１０ビットのディジタ
ルデータに変換する。具体的には位相比較パルスの１周
期、つまり１／８ＫＨｚ＝１２５μｓｅｃをシステム内
部から別に供給される図示されていない８．９１２ＭＨ
ｚクロックで１０２４等分して、その位相比較パルスの
Ｈｉｇｈの部分を数値化、つまり量子化する。また、ホ
ールドオーバー部４３は、ＰＬＬユニット４出力の装置
内システムクロックｔの周波数を前述した切替による装
置外タイミングおよび装置内クロックｋに瞬断等が発生
する以前の周波数に固定する、つまりその瞬断等が発生
する以前の位相比較情報を保持する機能を有するもので
あり、具体的には量子化された位相比較情報のＸ（ｓｅ
ｃ）以前の値を１２５μｓｅｃ間隔で８回サンプルして
ラッチしておき、ホールドオーバー制御がアクティブに
なったとき、ラッチしていた８個のサンプルデータを繰
り返し出力することで達成される。そして、このホール
ドオーバー制御は、その障害発生後次順の装置外タイミ
ングあるいは装置内クロックに切替わるまでの間実行さ
れる。さらにホールドオーバー制御は、ホールドオーバ
ー状態から元の切替わる前の状態に復帰する際の位相変
動を最小にするために、図示されていない制御線を通し
て位相比較出力パルスのデューティを制御し、ホールド
オーバー時のデューティの量子化値とほぼ等しくなった
時に元の状態に切替えるようにする。
【００３０】次に、オフセット加算部４４は、電圧制御
発振器であるＤＴＣＸＯのセンター周波数を合せ込むた
めに、ホールドオーバー部４３を介して入力される位相
量子化部４２からの量子化された位相比較データにオフ
セットデータを加算するものであり、そのオフセット値
は例えば１０ビットで−１０２３から０迄である。ま
た、Ｄ／Ａ変換部４５は、オフセット加算されたディジ
タルの量子化位相比較情報をＤＴＣＸＯ制御電圧に変換
する前のアナログ信号に変換するディジタル／アナログ
（Ｄ／Ａ）コンバータで構成され、電源および温度変動
に対して十分安定動作するようにしてＤＴＣＸＯ制御電
圧のドリフトを抑えるようにする。
発振器であるＤＴＣＸＯのセンター周波数を合せ込むた
めに、ホールドオーバー部４３を介して入力される位相
量子化部４２からの量子化された位相比較データにオフ
セットデータを加算するものであり、そのオフセット値
は例えば１０ビットで−１０２３から０迄である。ま
た、Ｄ／Ａ変換部４５は、オフセット加算されたディジ
タルの量子化位相比較情報をＤＴＣＸＯ制御電圧に変換
する前のアナログ信号に変換するディジタル／アナログ
（Ｄ／Ａ）コンバータで構成され、電源および温度変動
に対して十分安定動作するようにしてＤＴＣＸＯ制御電
圧のドリフトを抑えるようにする。
【００３１】続いて、低域フィルタ４６は、直流電圧に
変換されたＤＴＣＸＯ制御電圧以外の不要波成分を抑圧
するためのもので、Ｄ／Ａ変換部４５出力のインピーダ
ンスを変換した後に２次のループフィルタを通し、必要
に応じて内部で電圧増幅を行う。さらに、電圧制御発振
器４７としてのＤＴＣＸＯは、外部制御電圧、つまり低
域フィルタ４６からの発振制御電圧ｙに制御されて装置
内システムクロックｔとして１２．９６ＭＨｚの周波数
を発振出力し、内部に温度保証回路を内蔵してその発振
周波数を極めて安定に維持、つまりフリーラン周波数偏
差で±４．６ｐｐｍに抑えている。
変換されたＤＴＣＸＯ制御電圧以外の不要波成分を抑圧
するためのもので、Ｄ／Ａ変換部４５出力のインピーダ
ンスを変換した後に２次のループフィルタを通し、必要
に応じて内部で電圧増幅を行う。さらに、電圧制御発振
器４７としてのＤＴＣＸＯは、外部制御電圧、つまり低
域フィルタ４６からの発振制御電圧ｙに制御されて装置
内システムクロックｔとして１２．９６ＭＨｚの周波数
を発振出力し、内部に温度保証回路を内蔵してその発振
周波数を極めて安定に維持、つまりフリーラン周波数偏
差で±４．６ｐｐｍに抑えている。
【００３２】そして、分周器４０における分周比は、位
相比較器４１入力の装置内クロックｋの周波数が８ＫＨ
ｚであり、電圧制御発振器４７出力の装置内システムク
ロックｔの周波数が１２．９６ＭＨｚであるので、８／
１２９６０＝１／１６２０に設定される。
相比較器４１入力の装置内クロックｋの周波数が８ＫＨ
ｚであり、電圧制御発振器４７出力の装置内システムク
ロックｔの周波数が１２．９６ＭＨｚであるので、８／
１２９６０＝１／１６２０に設定される。
【００３３】
【発明の効果】以上説明したように本発明によれば、ク
ロック選択ユニット内における装置外タイミングの切替
および冗長構成のクロック選択ユニットにおける装置内
クロックの冗長切替のいずれの場合においても、各各の
切替時に発生する瞬断等に起因する装置内システムクロ
ックへの影響を回避するホールドオーバー機能を有する
ＰＬＬ手段を、冗長切替手段の後段に１ヶ所共通に持た
せることにより、従来、冗長構成時においても各各のク
ロック選択ユニットにも持たせる必要のあったホールド
オーバー機能を有するＰＬＬ手段を各各のクロック選択
ユニットに持たせる必要がないため、冗長構成時におけ
るクロック選択ユニットの回路構成が簡略化でき、かつ
コストも安くなる。
ロック選択ユニット内における装置外タイミングの切替
および冗長構成のクロック選択ユニットにおける装置内
クロックの冗長切替のいずれの場合においても、各各の
切替時に発生する瞬断等に起因する装置内システムクロ
ックへの影響を回避するホールドオーバー機能を有する
ＰＬＬ手段を、冗長切替手段の後段に１ヶ所共通に持た
せることにより、従来、冗長構成時においても各各のク
ロック選択ユニットにも持たせる必要のあったホールド
オーバー機能を有するＰＬＬ手段を各各のクロック選択
ユニットに持たせる必要がないため、冗長構成時におけ
るクロック選択ユニットの回路構成が簡略化でき、かつ
コストも安くなる。
【図１】本発明の一実施例の装置内システムクロック供
給方式を示すブロック図である。
給方式を示すブロック図である。
【図２】同実施例のＰＬＬ部の第２の実施例を示すブロ
ック図である。
ック図である。
【図３】第１の従来例を示すブロック図である。
【図４】第２の従来例を示すブロック図である。
１−Ｎ クロック選択ユニット（現用） １−Ｅ クロック選択ユニット（予備） １０ タイミング選択部 １１ 制御部 １２ 分周部 １３ 出力インタフェース部 ２ 出力制御部 ３ ＰＬＬユニット ３０ 位相比較器 ３１ 積分器 ３２ ホールドオーバー部 ３３ 電圧制御発振器（ＶＣＸＯ） ３４ 分周器 ４ ＰＬＬユニット ４０ 分周器 ４１ 位相比較器 ４２ 位相量子化部 ４３ ホールドオーバー部 ４４ オフセット加算部 ４５ Ｄ／Ａ変換部 ４６ 低域フィルタ ４７ 電圧制御発振器（ＤＴＣＸＯ） ａ〜ｃ 装置外タイミング ｄ タイミング選択制御信号 ｅ 装置外タイミング ｆ 制御信号 ｇ 分周比設定信号 ｈ 装置内クロック ｉ−Ｎ ホールドオーバー制御信号（現用） ｉ−Ｅ ホールドオーバー制御信号（予備） ｊ−Ｎ クロック出力切替制御信号（現用） ｊ−Ｅ クロック出力切替制御信号（予備） ｋ 装置内システムクロック ｍ 制御信号 ｎ ホールドオーバー制御信号 ｐ 装置内システムクロック ｑ 位相比較情報信号 ｒ 位相比較電圧情報 ｓ 発振器制御電圧 ｔ 装置内システムクロック ｊ−Ｎ クロック出力切替制御信号（現用） ｊ−Ｅ クロック出力切替制御信号（予備） ｕ，ｖ，ｗ 位相比較量子化情報信号 ｘ アナログ位相比較情報信号 ｙ 発振器制御電圧
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−299543（ＪＰ，Ａ) 特開 平５−83238（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 7/00 H04L 1/22 H04L 7/033
Claims (2)
- 【請求項１】 第１の制御信号に制御されて外部から供
給される各各周波数の異なる複数種類の第１の装置外タ
イミングのいずれかを選択切替して前記複数種類の第１
の装置外タイミング各各の第１の周波数に対応した第２
の装置外タイミングとして出力するタイミング選択切替
手段と、第２の制御信号に制御されて前記タイミング選
択切替手段からの前記第２の装置外タイミングを分周し
て第２の周波数の第１の装置内クロックを生成出力する
分周手段と、第３の制御信号に制御されて前記第３の制
御信号が有意であるときは前記分周手段からの前記第１
の装置内クロックを冗長系における切替えられた第２の
装置内クロックとして自系から出力しかつ前記第３の制
御信号が無意であるときには前記第２の装置内クロック
を自系からは出力しないように機能するクロック出力制
御手段と、システム内部あるいは外部から第４の制御信
号を入力されて前記複数種類の第１の装置外タイミング
を選択切替する前記第１の制御信号を出力して前記タイ
ミング切替手段へ供給するとともに前記タイミング切替
手段で選択切替出力された前記第２の装置外タイミング
の周波数に対応した分周比情報を前記第２の制御信号と
して出力して前記分周手段へ供給しかつ前記第１の制御
信号を出力するタイミングで第５の制御信号を出力する
第１の制御手段と、システム内部あるいは外部から第６
の制御信号を入力されて前記第６の制御信号が自ユニッ
トにとって有意であるときは前記クロック制御手段へ供
給する前記第３の制御信号を有意として出力しかつ前記
第６の制御信号が自ユニットにとって無意であるときに
は前記クロック制御手段へ供給する前記第３の制御信号
を無意として出力するとともに前記第３の制御信号を有
意として出力するときにはその出力タイミングで第７の
制御信号を出力する第２の制御手段とを有する冗長系を
構成する複数のクロック選択ユニットと；冗長系を構成
する前記複数のクロック選択ユニットが前記クロック出
力制御手段の出力で相互に結合された接続点から前記複
数のクロック選択ユニットのいずれかから出力された前
記第２の装置内クロックを入力されて自ユニット内から
入力される分周された第３の周波数の第１の装置内シス
テムクロックとの位相を比較してその位相差を第１の位
相比較情報信号として出力する第１の位相比較手段と、
前記第１の位相比較手段からの前記第１の位相比較情報
信号を直流 成分に変換して位相比較電圧情報として出力
する第１の交流／直流変換手段と、通常時は前記第１の
位相比較手段からの前記第１の位相比較情報を前記位相
差に応じた直流の第１の発振器制御電圧として出力する
が前記第１の制御手段からの前記第５の制御信号が入力
されたときあるいは前記第２の制御手段からの前記第７
の制御信号が入力されたときには前記第１の発振器制御
電圧を前記第５の制御信号あるいは前記第７の制御信号
が入力される直前の前記第１の位相比較情報に対応する
直流電圧で所定時間固定して出力する第１のホールドオ
ーバー手段と、前記第１のホールドオーバー手段からの
前記第１の発振器制御電圧に制御されて前記第３の周波
数の第２の装置内システムクロックを出力する第１の電
圧制御発振手段と、前記第１の電圧制御発振手段出力の
前記第２の装置内システムクロックを前記第２の周波数
と前記第３の周波数との比で分周する第１のクロック分
周手段とを有するＰＬＬユニットと；を備えることを特
徴とする装置内システムクロック供給方式。 - 【請求項２】 前記ＰＬＬユニットが、前記第２の装置
内クロックと前記第１の装置内システムクロックとの位
相を比較してその位相差を第２の位相比較情報信号とし
て出力する第２の位相比較手段と、前記第２の位相比較
手段からの前記第２の位相比較情報信号をディジタルデ
ータに変換して位相比較量子化信号を出力する量子化手
段と、通常時は前記量子化手段からの前記位相比較量子
化信号を前記位相差に応じて第１の位相比較量子化情報
信号として出力するが前記第１の制御手段からの前記第
５の制御信号が入力されたときあるいは前記第２の制御
手段からの前記第７の制御信号が入力されたときには前
記第１の位相比較量子化情報信号を前記第５の制御信号
あるいは前記第７の制御信号が入力される直前の前記位
相比較量子化信号に対応する量子化情報に所定時間固定
して出力する第２のホールドオーバー手段と、前記第２
のホールドオーバー手段からの前記第１の位相比較量子
化情報信号の量子化された位相比較データに前記ＰＬＬ
ユニット出力の前記装置内システムクロックの中心周波
数を合せるためのオフセットデータを加算して第２の位
相比較量子化情報信号として出力するオフセット加算手
段と、前記オフセット加算手段からの前記第２の位相比
較量子化情報信号を量子化数値情報からアナログ情報に
変換してアナログ位相比較情報信号として出力する ディ
ジタル／アナログ変換手段と、前記ディジタル／アナロ
グ変換手段からの前記アナログ位相比較情報信号を直流
電圧に変換して第２の発振器制御電圧を出力する第２の
交流／直流変換手段と、前記第２の交流／直流変換手段
からの前記第２の発振器制御電圧に制御されて前記第３
の周波数の前記第２の装置内システムクロックを出力す
る第２の電圧制御発振手段と、前記第２の電圧制御発振
手段出力の前記第２の装置内システムクロックを前記第
２の周波数と前記第３の周波数との比で分周して前記第
１の装置内システムクロックとして出力し前記第２の位
相比較手段へ供給する第２のクロック分周手段とを有す
ることを特徴とする請求項１記載の装置内システムクロ
ック供給方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24770295A JP2859179B2 (ja) | 1995-09-26 | 1995-09-26 | 装置内システムクロック供給方式 |
| US08/721,615 US5883533A (en) | 1995-09-26 | 1996-09-26 | Clock signal generating device having a redundant configuration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24770295A JP2859179B2 (ja) | 1995-09-26 | 1995-09-26 | 装置内システムクロック供給方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993237A JPH0993237A (ja) | 1997-04-04 |
| JP2859179B2 true JP2859179B2 (ja) | 1999-02-17 |
Family
ID=17167391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24770295A Expired - Lifetime JP2859179B2 (ja) | 1995-09-26 | 1995-09-26 | 装置内システムクロック供給方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5883533A (ja) |
| JP (1) | JP2859179B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292522B1 (en) * | 1997-11-13 | 2001-09-18 | Lsi Logic Corporation | Frequency decoder databank for phase-locked loop |
| JP2000038459A (ja) | 1998-05-20 | 2000-02-08 | Sumitomo Chem Co Ltd | フィルム又はシート、積層構造体及びその用途 |
| US6052034A (en) * | 1998-06-24 | 2000-04-18 | Industrial Technology Research Institute | Method and apparatus for all digital holdover circuit |
| WO2000008790A1 (fr) * | 1998-08-04 | 2000-02-17 | Sony Corporation | Generateur de signaux d'horloge, procede de generation de signaux d'horloge et recepteur de signaux |
| US6194969B1 (en) * | 1999-05-19 | 2001-02-27 | Sun Microsystems, Inc. | System and method for providing master and slave phase-aligned clocks |
| US6526113B1 (en) | 1999-08-11 | 2003-02-25 | Broadcom Corporation | GM cell based control loops |
| US6993106B1 (en) * | 1999-08-11 | 2006-01-31 | Broadcom Corporation | Fast acquisition phase locked loop using a current DAC |
| JP4646100B2 (ja) | 1999-08-24 | 2011-03-09 | エスティー‐エリクソン、ソシエテ、アノニム | チャージポンプフェイズロックループ回路 |
| JP2001344039A (ja) * | 2000-03-31 | 2001-12-14 | Seiko Epson Corp | 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム |
| JP4228518B2 (ja) * | 2000-06-09 | 2009-02-25 | パナソニック株式会社 | デジタルｐｌｌ装置 |
| US6959317B1 (en) | 2001-04-27 | 2005-10-25 | Semtech Corporation | Method and apparatus for increasing processing performance of pipelined averaging filters |
| US6429707B1 (en) * | 2001-04-27 | 2002-08-06 | Semtech Corporation | Reference signal switchover clock output controller |
| US7039148B1 (en) | 2001-04-27 | 2006-05-02 | Semtech Corporation | Phase detector and signal locking system controller |
| KR100465298B1 (ko) * | 2001-12-28 | 2005-01-13 | 엘지전자 주식회사 | 사설 교환기의 입력 신호 선택 방법 및 장치 |
| US6911853B2 (en) * | 2002-03-22 | 2005-06-28 | Rambus Inc. | Locked loop with dual rail regulation |
| US7135903B2 (en) * | 2002-09-03 | 2006-11-14 | Rambus Inc. | Phase jumping locked loop circuit |
| US6952123B2 (en) * | 2002-03-22 | 2005-10-04 | Rambus Inc. | System with dual rail regulated locked loop |
| US6922091B2 (en) * | 2002-09-03 | 2005-07-26 | Rambus Inc. | Locked loop circuit with clock hold function |
| US6759881B2 (en) * | 2002-03-22 | 2004-07-06 | Rambus Inc. | System with phase jumping locked loop circuit |
| US7221687B2 (en) * | 2002-05-17 | 2007-05-22 | Bay Microsystems, Inc. | Reference timing architecture |
| US6970045B1 (en) | 2003-06-25 | 2005-11-29 | Nel Frequency Controls, Inc. | Redundant clock module |
| JP5533034B2 (ja) * | 2010-03-01 | 2014-06-25 | 富士通株式会社 | 光受信装置及びクロック生成方法 |
| US9843439B2 (en) * | 2016-01-27 | 2017-12-12 | Ciena Corporation | System and method for managing holdover |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299543A (ja) * | 1987-05-29 | 1988-12-07 | Mitsubishi Electric Corp | 同期クロック発生回路 |
| JPH0398345A (ja) * | 1989-09-12 | 1991-04-23 | Fujitsu Ltd | 基準クロック発生回路 |
| JPH0457536A (ja) * | 1990-06-27 | 1992-02-25 | Fujitsu Ltd | クロック供給方式 |
| JPH04142829A (ja) * | 1990-10-04 | 1992-05-15 | Toshiba Corp | クロック発生回路 |
| JPH04208733A (ja) * | 1990-12-01 | 1992-07-30 | Fujitsu Ltd | 従属同期方式のクロック発生部 |
| JPH04313917A (ja) * | 1991-03-29 | 1992-11-05 | Mitsubishi Electric Corp | ダブルｐｌｌ装置 |
| JPH0583238A (ja) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | 同期タイミング切替時のタイミング安定化方法 |
| JPH05268204A (ja) * | 1992-03-18 | 1993-10-15 | Fujitsu Ltd | デジタル中継装置 |
| JP3084151B2 (ja) * | 1992-09-18 | 2000-09-04 | 株式会社日立製作所 | 情報処理システム |
| US5497126A (en) * | 1993-11-09 | 1996-03-05 | Motorola, Inc. | Phase synchronization circuit and method therefor for a phase locked loop |
| US5682112A (en) * | 1994-05-18 | 1997-10-28 | Nec Corporation | Phase locked loop control apparatus |
| JP2788855B2 (ja) * | 1994-06-22 | 1998-08-20 | 日本電気株式会社 | Ｐｌｌ回路装置 |
| JPH0832567A (ja) * | 1994-07-12 | 1996-02-02 | Fujitsu Ltd | 複数の信号系のｐｌｌ使用による同期切替え方法 |
| JP3115188B2 (ja) * | 1994-07-28 | 2000-12-04 | 沖電気工業株式会社 | クロック生成回路 |
| KR0177731B1 (ko) * | 1994-09-15 | 1999-05-15 | 정장호 | 망동기용 디지탈 위상동기루프 제어방법 |
| JP3126610B2 (ja) * | 1994-12-19 | 2001-01-22 | 沖電気工業株式会社 | クロック作成回路におけるカウンタの制御方法 |
-
1995
- 1995-09-26 JP JP24770295A patent/JP2859179B2/ja not_active Expired - Lifetime
-
1996
- 1996-09-26 US US08/721,615 patent/US5883533A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5883533A (en) | 1999-03-16 |
| JPH0993237A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2859179B2 (ja) | 装置内システムクロック供給方式 | |
| JP3531630B2 (ja) | クロック生成回路 | |
| JP4719100B2 (ja) | 二重システム型基準周波数信号発生器 | |
| JP2602421B2 (ja) | クロック受信分配システム | |
| JP3011139B2 (ja) | 系切替方式 | |
| JPH0583238A (ja) | 同期タイミング切替時のタイミング安定化方法 | |
| US7215210B2 (en) | Clock signal outputting method, clock shaper and electronic equipment using the clock shaper | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JP3447671B2 (ja) | 二重化クロック選択方式 | |
| JP3446725B2 (ja) | クロック供給装置およびクロック供給方法 | |
| JP2005252587A (ja) | クロック整形器およびクロック整形器を用いた電子機器 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| JP3489556B2 (ja) | クロック切替方法及びクロック供給装置 | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JP2009212659A (ja) | 位相差補正回路及び位相差補正方法 | |
| KR100228379B1 (ko) | 이중화된 시스템에서의 클럭 공급장치 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| KR100367836B1 (ko) | 이중 신호 발생 장치를 이용한 ｄｓｌａｍ 시스템 안정화장치 | |
| JPH06120927A (ja) | スタッフ多重変換装置 | |
| JP2004015659A (ja) | Ｐｌｌ制御装置 | |
| JPH11145941A (ja) | 二重化クロックの同期制御システム | |
| JP2000083031A (ja) | 位相同期ループ回路 | |
| JP2000349624A (ja) | クロック発生装置 | |
| JPH088888A (ja) | クロック選択回路 | |
| JP2004015446A (ja) | クロック位相同期装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981104 |