JP3489556B2 - クロック切替方法及びクロック供給装置 - Google Patents
クロック切替方法及びクロック供給装置Info
- Publication number
- JP3489556B2 JP3489556B2 JP2000292583A JP2000292583A JP3489556B2 JP 3489556 B2 JP3489556 B2 JP 3489556B2 JP 2000292583 A JP2000292583 A JP 2000292583A JP 2000292583 A JP2000292583 A JP 2000292583A JP 3489556 B2 JP3489556 B2 JP 3489556B2
- Authority
- JP
- Japan
- Prior art keywords
- phase information
- output
- clock
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
びクロック供給装置に関し、特に網同期システムを採る
SDH方式多重伝送装置に用いられる冗長構成のクロッ
ク切替方法及びクロック供給装置に関する。
Digital Hierarchy)等の多重伝送
装置においては、供給されるクロックに何らかの障害が
発生すると、網全体の同期がとれなくなるため、システ
ム全体が停止する可能性がある。そこで、予め用意され
た複数の入力クロックから網同期システムのブロック構
成などに合わせてクロックを選択し、さらに、これらの
入力クロックを切り替える際、出力クロックに欠落、瞬
断等が発生してシステム全体に障害が発生することを防
ぐため、入力クロックの切替前後で出力クロックが変化
しないようにするホールドオーバと呼ばれる制御方法が
用いられている。また、機器故障やメンテナンスに対応
するため、出力クロックを生成する回路を複数用意して
冗長構成とすることによりシステムの信頼性を高める方
法が一般的である。
は、特開平10−98454号公報に開示されているよ
うに、クロックパスを通じて供給される同期源からのク
ロック信号に従属する同期用クロック信号を装置内に供
給するクロック信号供給部において、互に現用または予
備の系として作動する第1系および第2系からなる二重
化されたクロック信号供給部がホールドオーバ状態に入
ると同時に、現用中の系の出力クロック信号を今一つの
系に供給することにより、どちらかの系が故障しても他
方の系に支障無く切替えることができるとともに、保守
上の必要から一端取り外した系を復旧する場合でも、現
用中の系に容易に同期させることができるとしていた。
72号公報に開示されているように、レベル変換部と位
相制御発振器を備えた2つのクロック受信パネルは、2
つの系の受信クロックを切替制御する切替制御パネルか
ら出力される同じPLO位相比較周波数を用いて、各ク
ロック受信パネルのPLOを動作させることにより、2
つの系とも同位相のPLO出力を得ることができるた
め、2つの系の受信クロックの位相が大きく異なった場
合でも、系切替動作時のクロック瞬断や位相変動を吸収
し、装置のデータエラーを防ぐことができるとしてい
た。
術には、以下のような問題点が残されている。
クパスを通じて基準クロック信号を選択する前者の構成
では、入力される基準クロックがすべて断にならない限
りホールドオーバ状態にならないため、通常メンテナン
スによる系切替を行うと出力クロックに瞬断の生じる可
能性があることである。
ぞれ他系に供給する前者の構成では、接続する信号の経
路長によって入力されるクロック信号の位相が変わるこ
とにより、電圧制御発振器の制御信号が完全に一致しな
いため、系切替を実施すると瞬断等が発生する可能性が
ある。これを防ぐには、経路長に応じた位相調整回路を
追加し、調整等煩雑な作業が必要となることである。
切替制御が共通に使用される後者の構成では、切替制御
パネルの回路規模が大きくなり、また、切替制御パネル
の冗長構成が取れないため、システムの信頼性が低下す
ることである。
ク供給装置は、クロックバス切替部あるいは切替制御パ
ネルが共通的に使用されているため、通常メンテナンス
時の出力クロックの瞬断あるいはシステムの信頼性が低
下するなどの欠点がある。また、出力クロック信号をそ
れぞれ他系に供給することにより、信号の経路長を補正
するための位相調整回路と電気調整作業が必要になると
いう欠点を有している。
除去するため、複数の入力クロックより選択したクロッ
クと出力クロックとを位相比較した結果をデジタル位相
情報に変換して記憶し、また、現用系のデジタル情報を
常に予備系と共通に保持し、さらに、系切替のタイミン
グを出力クロックの変化点からずらすことにより、入力
クロックの切り替えおよび系の切り替え時に、出力クロ
ックの瞬断、欠落を防ぐことができるクロック供給装置
を提供することにある。
法は、複数の入力クロックを入力し現用系または予備系
を構成するクロック供給装置におけるクロック切替方法
であって、選択した入力クロックと出力クロックとを位
相比較した位相情報を記憶し、前記位相情報と記憶した
位相情報とを第1の比較手段で比較し、前記記憶した位
相情報を現用系と予備系とで相互に供給し、前記位相情
報と他系の記憶した位相情報とを第2の比較手段で比較
し、現用系として動作する定常状態では、前記選択した
入力クロックに同期した前記出力クロックを出力し、現
用系として動作中の前記入力クロック切替時では、切替
途中で切替直前に記憶した位相情報に一旦固定し、前記
切替直前に記憶した位相情報に合わせ込んだ後の前記位
相情報へ切り替えることにより制御した前記出力クロッ
クを出力し、予備系における現用系への切替時では、切
替途中で切替直前に現用系で記憶された位相情報に一旦
固定し、前記切替直前に前記現用系で記憶された位相情
報に合わせ込んだ後の前記位相情報へ切り替えることに
より制御した前記出力クロックを出力することを特徴と
している。
から系選択信号を入力し、前記系選択信号の信号変化点
を前記出力クロックを用いて遅延した系切替信号を出力
し、前記系切替信号により現用系と予備系との相互の前
記出力クロックの切り替えが行われることを特徴として
いる。
の入力クロックを入力し現用系または予備系を構成する
クロック供給装置であって、前記複数の入力クロックを
それぞれ分周し外部から入力したクロック選択信号に基
づくクロックを出力する入力クロック選択部と、出力ク
ロックを位相比較周波数に分周する可変分周回路と、前
記入力クロック選択部出力および前記可変分周回路出力
を位相比較した後デジタル変換したディジタル位相情報
を出力するディジタル位相比較部と、前記ディジタル位
相比較部出力の前記ディジタル位相情報を記憶し他系へ
供給するとともに外部から入力した前記クロック選択信
号および系選択信号に基づいて前記ディジタル位相比較
部出力の前記ディジタル位相情報または記憶した記憶デ
ィジタル位相情報のいずれかを選択して出力するディジ
タル位相制御部と、前記ディジタル位相制御部出力によ
り位相制御された前記出力クロックを出力するPLO
(Phase−Locked Oscilator)部
と、前記系選択信号および前記出力クロックを入力し系
切替信号を出力する系切替信号生成部と、より構成され
ることを特徴としている。
入力クロック選択部出力および前記可変分周回路出力の
それぞれのクロックを位相比較し、前記可変分周回路出
力のクロック立ち上がりで”H”レベル、前記入力クロ
ック選択部出力のクロック立ち上がりで”L”レベルと
する位相比較結果を出力する位相比較回路と、前記位相
比較結果を処理する2つの信号を出力する基準信号発生
回路と、前記位相比較結果を前記基準信号発生回路出力
のサンプリング信号を用いてサンプリングし前記位相比
較結果が”H”レベルである区間を計数したディジタル
位相比較値を出力する位相差サンプリング回路と、前記
位相差サンプリング回路出力を前記基準信号発生回路出
力の位相情報保持信号のクロック周期で保持するととも
に保持した前記ディジタル位相情報を出力するディジタ
ル位相情報保持回路と、より構成されることを特徴とし
ている。
ディジタル位相情報を前記記憶ディジタル位相情報とし
て記憶し前記基準信号発生回路出力の前記位相情報保持
信号のクロック周期で更新されるとともに出力する位相
情報記憶回路と、前記ディジタル位相情報と前記記憶デ
ィジタル位相情報とを比較した位相情報比較結果を出力
する位相情報比較回路と、他系の位相情報記憶回路から
出力された他系の記憶ディジタル位相情報を他系記憶デ
ィジタル位相情報として入力し前記ディジタル位相情報
と比較して得られた他系位相情報比較結果を出力する他
系位相情報比較回路と、外部から入力された前記系選択
信号、前記クロック選択信号、前記位相情報比較結果お
よび前記他系位相情報比較結果を入力し、前記位相情報
記憶回路および前記位相情報切替回路に対してホールド
オーバ制御信号を、前記可変分周回路に対して分周制御
信号をそれぞれに出力する制御信号生成回路と、前記制
御信号生成回路出力の前記ホールドオーバ制御信号に基
づき前記ディジタル位相情報または前記記憶ディジタル
位相情報のいづれかを選択し出力する位相情報切替回路
と、より構成されることを特徴としている。
して動作する定常状態では、前記位相情報切替回路に対
して前記ディジタル位相情報保持回路出力の前記ディジ
タル位相情報を選択する指示を行い、予備系として動作
する定常状態では、前記位相情報切替回路に対して前記
ディジタル位相情報保持回路出力の前記ディジタル位相
情報を選択する指示を行うとともに、前記可変分周回路
に対して前記他系位相情報比較回路出力の前記他系位相
情報比較結果に基づき現用系から供給された他系記憶デ
ィジタル位相情報に前記ディジタル位相情報を合わせ込
むための前記分周制御信号を出力し、前記入力クロック
切替時または現用/予備の系切替時では、前記位相情報
記憶回路に対する前記記憶ディジタル位相情報の更新停
止と前記位相情報切替回路に対する前記位相情報記憶回
路出力の前記記憶ディジタル位相情報の選択とを指示す
るホールドオーバ制御信号を出力し、現用系にあっては
前記位相情報比較回路、予備系にあっては前記他系位相
情報比較回路それぞれの出力に基づき、切替直前の現用
系の前記記憶ディジタル位相情報に前記ディジタル位相
情報を合わせ込むための前記分周制御信号を出力し、さ
らに、前記位相情報比較結果または前記他系位相情報比
較結果より一致あるいは許容範囲内であることを判断し
たとき、前記位相情報記憶回路および前記位相情報切替
回路に対してホールドオーバ制御を解除するホールドオ
ーバ制御信号を出力することを特徴としている。
相情報比較回路出力の前記位相情報比較結果または他系
位相情報比較回路出力の前記他系位相情報比較結果に基
づき、前記ディジタル位相情報保持回路出力の前記ディ
ジタル位相情報が大きい場合には分周タイミングを進
め、前記記憶ディジタル位相情報または前記他系記憶デ
ィジタル位相情報が大きい場合には前記分周タイミング
を遅らせ、一致または許容範囲内の場合には前記分周タ
イミングを保持する前記分周制御信号を前記可変分周回
路へ出力することを特徴としている。
択信号を入力し、前記出力クロックを用いてサンプリン
グした後に前記出力クロックの1/2クロック期間より
短い遅延を行った前記系切替信号を出力することを特徴
としている。
の入力クロックをそれぞれに入力する現用系または予備
系を構成するクロック供給装置であって、現用系または
予備系の前記系切替信号生成部から出力される前記系切
替信号の切替タイミングにより、現用系および予備系の
それぞれの前記出力クロックが切り替えられることを特
徴としている。
て図面を参照して説明する。図1は、本発明のクロック
供給装置の一つの実施の形態を示すブロック図である。
ロックを入力し現用系または予備系を構成するクロック
供給装置であって、複数の入力クロック101をそれぞ
れ分周し外部から入力したクロック選択信号210に基
づくクロックを出力する入力クロック選択部31と、出
力クロック141を位相比較周波数に分周する可変分周
回路15と、入力クロック選択部31出力および可変分
周回路15出力を位相比較した後デジタル変換したディ
ジタル位相情報510を出力するディジタル位相比較部
32と、ディジタル位相比較部32出力を記憶し他系へ
供給するとともに外部から入力したクロック選択信号2
10および系選択信号110に基づいてディジタル位相
比較部32出力のディジタル位相情報510または記憶
した記憶ディジタル位相情報710のいずれかを選択し
て出力するディジタル位相制御部33と、ディジタル位
相制御部33出力により位相制御された出力クロック1
41を出力するPLO(Phase−Locked O
scilator)部34と、系選択信号110および
出力クロック141を入力し系切替信号170を出力す
る系切替信号生成部35とより構成されている。
は、選択した入力クロック101と出力クロック141
とを位相比較した後デジタル変換したディジタル位相情
報510を記憶し、ディジタル位相情報510と記憶し
た記憶ディジタル位相情報710とを第1の比較手段で
比較し、記憶ディジタル位相情報710を現用系と予備
系とで相互に供給し、ディジタル位相情報510と他系
の記憶した記憶ディジタル位相情報710とを第2の比
較手段で比較し、現用系として動作する定常状態では、
選択した入力クロック101に同期した出力クロック1
41を出力し、現用系として動作中の入力クロック切替
時では、切替途中で切替直前に記憶した記憶ディジタル
位相情報710に一旦固定し、切替直前に記憶した記憶
ディジタル位相情報710に合わせ込んだ後のディジタ
ル位相情報510へ切り替えることにより制御した出力
クロック141を出力し、予備系における現用系への切
替時では、切替途中で切替直前に現用系で記憶された記
憶ディジタル位相情報710に一旦固定し、切替直前に
現用系で記憶された記憶ディジタル位相情報710に合
わせ込んだ後のディジタル位相情報510へ切り替える
ことにより制御した出力クロック141を出力すること
により行われる。
号110を入力し、系選択信号110の信号変化点を出
力クロック141を用いて遅延した系切替信号170を
出力し、この系切替信号170により現用系と予備系と
の相互の出力クロック141を切り替えることにより行
われる。
ロックとを位相比較した結果をデジタル位相情報に変換
して記憶し、また、現用系のデジタル位相情報を常に予
備系と共通に保持し、さらに、系切替のタイミングを出
力クロックの変化点からずらすことにより、入力クロッ
クの切り替えおよび系の切り替え時に、出力クロックの
瞬断、欠落を防ぐことができる。
動作を図1を参照して詳細に説明する。
は、分周回路1とクロック選択回路2とより構成され
る。分周回路1は、予め用意されたn(nは自然数)個
の入力クロック101を入力し、それぞれに位相比較周
波数まで分周したn個の入力分周クロック201をクロ
ック選択回路2に供給する。クロック選択回路2は、外
部入力のクロック選択信号210に基づいて、n個の入
力分周クロック201から選択した選択分周クロック2
11を出力する。
路3、位相差サンプリング回路4、ディジタル位相情報
保持回路5および基準信号発生回路6より構成される。
位相比較回路3は、クロック選択回路2出力の選択分周
クロック211と可変分周回路15出力の分周VCOク
ロック150とのそれぞれのクロックを位相比較し、分
周VCOクロック150の立ち上がりで”H”レベル、
選択分周クロック211の立ち上がりで”L”レベルと
する位相比較結果310を生成し出力する。基準信号発
生回路6は、位相差サンプリング回路4へサンプリング
信号610を、ディジタル位相情報保持回路5へ位相情
報保持信号620をそれぞれ供給する。位相差サンプリ
ング回路4は、基準信号発生回路6出力のサンプリング
信号610を用いて、位相比較回路3出力の位相比較結
果310をサンプリングし、位相比較結果310の出力
が”H”レベルである区間を計数したディジタル値をデ
ィジタル位相比較値410として出力する。ディジタル
位相情報保持回路5は、基準信号発生回路6出力の位相
情報保持信号620を用いて、位相差サンプリング回路
4出力のディジタル位相比較値410を保持するととも
に、ディジタル位相情報510として出力する。
憶回路7、位相情報比較回路8、他系位相情報比較回路
9、位相情報切替回路10および制御信号生成回路11
より構成される。
報保持回路5出力のディジタル位相情報510を記憶デ
ィジタル位相情報710として記憶し、定常状態では、
基準信号発生回路6出力の位相情報保持信号620のク
ロック周期で更新されるとともに出力し、ホールドオー
バ状態では、ホールドオーバ制御信号111により記憶
ディジタル位相情報710の更新を停止し、保持した記
憶ディジタル位相情報710を位相情報比較回路8、位
相情報切替回路10および他系の他系位相情報比較回路
9のそれぞれへ出力する。
報保持回路5出力のディジタル位相情報510と記憶デ
ィジタル位相情報710との大小比較を行い、得られた
位相情報比較結果810を制御信号生成回路11へ出力
する。
報記憶回路7から送出された記憶ディジタル位相情報7
10を他系記憶ディジタル位相情報900として入力
し、自系のディジタル位相情報510と比較して得られ
た他系位相情報比較結果910を制御信号生成回路11
へ出力する。
ディジタル位相情報保持回路5出力のディジタル位相情
報510を選択し、ホールドオーバ状態では、位相情報
記憶回路7出力の記憶ディジタル位相情報710を選択
し、選択ディジタル位相情報120として出力する。こ
の選択ディジタル位相情報120として記憶ディジタル
位相情報710が選択されたとき、すなわち、ホールド
オーバ状態では、出力クロック141のクロック位相が
固定されることになる。
作する定常状態では、位相情報切替回路10に対してデ
ィジタル位相情報保持回路5出力のディジタル位相情報
510を選択する指示を行い、予備系として動作する定
常状態では、位相情報切替回路10に対してディジタル
位相情報保持回路5出力のディジタル位相情報510を
選択する指示を行うとともに、可変分周回路15に対し
て他系位相情報比較回路9出力の他系位相情報比較結果
910に基づき現用系から供給された他系記憶ディジタ
ル位相情報900にディジタル位相情報510を合わせ
込むための分周制御信号112を生成し、可変分周回路
15へ出力する。従って、現用系では、入力クロック1
01に位相同期した出力クロック141を出力し、予備
系では、出力クロック141を制御するディジタル位相
情報510の合わせ込みにより、現用系の出力クロック
141に位相同期した出力クロック141を出力するこ
とができる。
系選択信号110あるいはクロック選択信号210を入
力し、これらの信号の何れかの変化を検出したときに
は、ホールドオーバ制御を開始するため、ホールドオー
バ制御信号111を出力する。この入力クロック切替時
または現用/予備の系切替時では、位相情報記憶回路7
に対する記憶ディジタル位相情報710の更新停止と位
相情報切替回路10に対する位相情報記憶回路7出力の
記憶ディジタル位相情報710の選択とを指示するホー
ルドオーバ制御信号111を出力し、現用系にあっては
位相情報比較回路8、予備系にあっては他系位相情報比
較回路9それぞれの出力に基づき、切替直前の現用系の
記憶ディジタル位相情報710に現用系/予備系のそれ
ぞれのディジタル位相情報510を合わせ込むための分
周制御信号112を生成して可変分周回路15へ出力
し、さらに、位相情報比較結果810または他系位相情
報比較結果910より一致あるいは許容範囲内であるこ
とを判断したとき、位相情報記憶回路7および位相情報
切替回路10に対してホールドオーバ制御を解除するホ
ールドオーバ制御信号111を出力する。
報比較回路8出力の位相情報比較結果810または他系
位相情報比較回路9出力の他系位相情報比較結果910
に基づき、ディジタル位相情報保持回路5出力のディジ
タル位相情報510が大きい場合には分周タイミングを
進め、記憶ディジタル位相情報710または他系記憶デ
ィジタル位相情報900が大きい場合には分周タイミン
グを遅らせ、一致または許容範囲内の場合には分周タイ
ミングを保持する信号を可変分周回路15へ供給する。
り、定常状態では、現用系/予備系それぞれにおいて、
現用系で選択された入力クロック101に位相同期した
出力クロック141が出力され、入力クロック切替時ま
たは現用/予備の系切替時では、ホールドオーバ制御の
間、現用系で切替直前に記憶された記憶ディジタル位相
情報710に一旦固定され、続く切替後の定常状態で
は、現用系で切替直前に記憶された記憶ディジタル位相
情報710に合わせ込まれた現用系/予備系それぞれの
ディジタル位相情報510に切り替えられることによ
り、現用系/予備系それぞれのディジタル位相情報51
0が連続性を保つため、系選択信号110あるいはクロ
ック選択信号210による切替の際に、出力クロック1
41の位相が変化することなく、出力クロック141の
瞬断、欠落を防ぐことことができる。
ープフィルタ13および電圧制御発振器(VCO)14
より構成される。D/A変換回路12は、位相情報切替
回路10出力の選択ディジタル位相情報120をアナロ
グ信号に変換して出力する。ループフィルタ13は、D
/A変換回路12出力から高調波成分を除去したVCO
制御信号140を電圧制御発振器14に供給する。電圧
制御発振器14は、VCO制御信号140により制御さ
れた出力クロック141を出力する。この出力クロック
141は、選択分周クロック211と位相比較されて一
巡ループとなることによりPLLが構成されるため、選
択された入力クロック101に同期した出力クロック1
41が得られる。
出力の出力クロック141を入力し、位相比較周波数ま
で分周した分周VCOクロック150を出力する。ま
た、制御信号生成回路11出力の分周制御信号112に
基づき、ディジタル位相情報510と記憶ディジタル位
相情報710あるいは他系記憶ディジタル位相情報90
0とが一致するように、分周するタイミングが制御され
る。
プリング回路16と系選択信号生成回路17とより構成
される。系選択信号サンプリング回路16は、系選択信
号110を電圧制御発振器14出力の出力クロック14
1を用いてサンプリングしたサンプリング系選択信号1
60を出力する。系選択信号生成回路17は、系選択信
号サンプリング回路16出力のサンプリング系選択信号
160を電圧制御発振器14出力の出力クロック141
の1/2クロックより狭い範囲で遅延させた後、系切替
信号170として出力する。この系切替信号170を用
いて自系/他系の系切替を行うことにより、系切替信号
170の変化点が出力クロック141の変化点と一致す
ることはないため、出力クロック141の瞬断を避ける
ことができる。
替および系切替(冗長系切替)の動作について図面を用
いて説明する。図2は、図1に示す実施の形態の切替動
作の流れを示す処理フロー図である。
ク切替がない場合、すなわち現用系の定常動作について
説明する。
ロック選択信号210に基づいてn個の入力分周クロッ
ク201から選択した選択分周クロック211を出力す
る。
1と可変分周回路15出力の分周VCOクロック150
との位相比較を行い、分周VCOクロック150の立ち
上がりで”H”レベル、選択分周クロック211の立ち
上がりで”L”レベルとする位相比較結果310を生成
し出力する。
生回路6出力のサンプリング信号610を用いて位相比
較結果310をサンプリングし、位相比較結果310
が”H”レベルである区間を計数したディジタル値をデ
ィジタル位相比較値410として出力する。
号発生回路6出力の位相情報保持信号620により、デ
ィジタル位相比較値410を保持し、ディジタル位相情
報510として出力する。
ディジタル位相情報保持回路5出力のディジタル位相情
報510を選択し(S141)、選択ディジタル位相情
報120としてPLO部34へ供給する。
系(S151)では、選択された入力クロック101に
同期した出力クロック141が出力される。これと同時
に、位相情報記憶回路7出力の記憶ディジタル位相情報
710は随時更新され、この更新された記憶ディジタル
位相情報710が他系の他系位相情報比較回路9に供給
されている。
クの切り替えがない場合、すなわち予備系の定常動作に
ついて説明する。
よびディジタル位相比較部32は、現用系の動作と同様
であるため、その説明を省略する。
同様に、ディジタル位相情報保持回路5出力のディジタ
ル位相情報510を選択し(S141)、選択ディジタ
ル位相情報120としてPLO部34へ供給する。
0より予備系であることを判断する(S151)と、他
系位相情報比較回路9から出力された他系位相情報比較
結果910に基づいて(S163)大小比較を行い(S
173)、一致あるいは許容範囲内の結果が得られない
場合には、分周タイミングを変更する(S183)ため
の分周制御信号112を生成し出力する。すなわち、自
系のディジタル位相情報510が他系記憶ディジタル位
相情報900より大きいときには、可変分周回路15の
分周タイミングを進める分周制御信号112を生成し、
自系のディジタル位相情報510が他系記憶ディジタル
位相情報900より小さいときには、可変分周回路15
の分周タイミングを遅らせる分周制御信号112を生成
する。この制御動作は、自系のディジタル位相情報51
0と他系記憶ディジタル位相情報900とが一致あるい
は許容範囲内となった時点で終了する。
系(S151)では、自系のディジタル位相情報510
を現用系である他系記憶ディジタル位相情報900に合
わせ込むことにより、自系の出力クロック141を、現
用系の出力クロック141位相に同期させることができ
る。
切り替えがある場合の動作を説明する。
選択信号210が変化した(S110)ことを検出する
(S120)とホールドオーバ制御を開始し(S13
0)、位相情報記憶回路7に対して記憶ディジタル位相
情報710の更新停止と、位相情報切替回路10に対し
て記憶ディジタル位相情報710の選択(S140)と
を指示するホールドオーバ制御信号111を生成してそ
れぞれに出力する。
01切替前のディジタル位相情報510である記憶ディ
ジタル位相情報710を選択ディジタル位相情報120
としてPLO部34に供給する。これにより、D/A変
換回路12、ループフィルタ13を介して電圧制御発振
器14を制御するVCO制御信号140が固定され、電
圧制御発振器14の出力クロック141の位相を固定す
ることができる。
替わったとき、切り替え前後の入力クロック101間で
位相同期が保証されていないため、位相比較回路3へ入
力される選択分周クロック211の位相が変動する。し
たがって、位相差サンプリング回路4およびディジタル
位相情報保持回路5で生成されるディジタル位相情報5
10も変化するため、位相情報比較回路8および他系位
相情報比較回路9のそれぞれの出力に差信号が生ずる。
信号110により現用系であることを判断する(S15
0)と、位相情報比較回路8から出力された位相情報比
較結果810に基づいて(S160)大小比較を行い
(S170)、一致あるいは許容範囲内の結果が得られ
ない場合には、分周タイミングを変更する(S180)
ための分周制御信号112を生成し出力する。すなわ
ち、ディジタル位相情報510が記憶ディジタル位相情
報710より大きいときには、可変分周回路15の分周
タイミングを進める分周制御信号112を生成し、ディ
ジタル位相情報510が記憶ディジタル位相情報710
より小さいときには、可変分周回路15の分周タイミン
グを遅らせる分周制御信号112を生成する。この制御
動作は、ディジタル位相情報510と記憶ディジタル位
相情報710とが一致あるいは許容範囲内となった時点
で終了する。
情報比較回路8から出力された位相情報比較結果810
に基づいて、ディジタル位相情報510と記憶ディジタ
ル位相情報710との一致あるいは許容範囲内を検出す
る(S170)と、ホールドオーバ制御信号111を生
成し、位相情報記憶回路7に対する記憶ディジタル位相
情報710の更新と、位相情報切替回路10に対するデ
ィジタル位相情報510の選択(S190)とを指示す
るホールドオーバ制御信号111を出力しホールドオー
バ状態を解除する(S200)。
クロックの切り替えがある場合には、位相情報切替回路
10から出力される選択ディジタル位相情報120は、
入力クロック101の切り替え前後で変化することがな
いため、出力クロック141の位相が変化することがな
い。
を説明する。
号110が変化した(S111)ことを検出する(S1
20)とホールドオーバ制御を開始し(S130)、位
相情報記憶回路7に対して記憶ディジタル位相情報71
0の更新停止と、位相情報切替回路10に対して記憶デ
ィジタル位相情報710の選択とを指示するホールドオ
ーバ制御信号111を生成してそれぞれに出力する。
ィジタル位相情報510である記憶ディジタル位相情報
710を選択ディジタル位相情報120としてPLO部
34に供給する。これにより、出力クロック141の位
相は、記憶ディジタル位相情報710により固定された
VCO制御信号140により同時に固定される。
よび予備系は、現用系では切り替え直前に記憶された記
憶ディジタル位相情報710により、予備系では現用系
の記憶ディジタル位相情報710に合わせ込みを行った
記憶ディジタル位相情報710により、それぞれの出力
クロック141の位相が同期のとれた状態で一旦固定さ
れるため、予備系/現用系相互の切り替えが間断なく移
行される。
を電圧制御発振器14の出力クロック141でサンプリ
ングし、出力クロック141の1/2クロックより狭い
範囲で遅延された系切替信号170を用いることによ
り、出力クロック141の分周タイミングと異なるた
め、図示しない共通選択部で自系/他系の系切替を行っ
ても選択される出力クロック141の瞬断を避けること
ができる。
御信号生成回路11は、系選択信号110により予備系
であることを判断する(S150)と、他系位相情報比
較回路9から出力された他系位相情報比較結果910に
基づき(S161)、一致あるいは許容範囲内の結果が
得られない場合には、分周タイミングを変更する(S1
81)ための分周制御信号112を生成し出力する。し
かしここでは、ディジタル位相情報510と他系記憶デ
ィジタル位相情報900とが、先に説明したように、相
互に合わせ込まれているため、すぐにホールドオーバ制
御が解除される(S200)ことになる。
ついても、出力クロック141を制御する選択ディジタ
ル位相情報120が相互に合わせ込まれているため、同
様の手順で切り替えを行うことができる。すなわち、ホ
ールドオーバ制御中に一旦相互の出力クロック141位
相が同期状態で固定された後、ホールドオーバ制御が解
除されてからは、現用系/予備系それぞれは間断なく定
常動作に移行することができる。
装置を、互に現用または予備の系として動作する0系お
よび1系からなる2系統で構成したシステムについて説
明する。
供給装置を0系および1系からなる2系統で構成したブ
ロック図である。なお、図1と同じ符号については同一
機能を示す。
01は、分岐され冗長系を構成する0系/1系のクロッ
ク供給装置それぞれに入力される。また、系切替信号1
10は、0系/1系が互いに背反制御となるように接続
されている。さらに、0系の記憶ディジタル位相情報7
10−0は、1系の他系記憶ディジタル位相情報900
−1に接続され、1系の記憶ディジタル位相情報710
−1は、0系の他系記憶ディジタル位相情報900−0
にそれぞれ接続されている。
と、1系のディジタル位相制御部33−1では、0系か
ら出力された記憶ディジタル位相情報710−0を他系
記憶ディジタル位相情報900−1として取り込み、デ
ィジタル位相情報510−1と比較して合わせ込みを行
う。この制御動作により、1系の出力クロック141−
1が0系の出力クロック141−0に位相同期されるこ
ととなる。
替える系選択信号110が入力されると、ホールドオー
バ制御が開始され、1系が現用系の状態に切り替わると
ともに、系切替信号170も変化する。
70−0、170−1に基づいて、0系/1系それぞれ
の出力クロック141−0、141−1よりシステムで
使用するシステムクロック200を選択して出力する。
しかし、すでに説明したように、出力クロック141−
0、141−1の位相は切替によっても変化せず、か
つ、系切替信号170−0、170−1は出力クロック
141の変化点と重なることはないため、クロックに瞬
断、欠落などが発生することなく、現用系/予備系の切
替を完了することが出来る。
ステムは、n個の入力クロック101を0系および1系
に全て分岐する構成であるが、0系と1系とが異なる入
力クロック101を選択している状態で系を切り替えた
としても、他系位相情報比較回路9の他系位相情報比較
結果910に基づき分周制御信号112を生成している
ため、出力クロックの位相が変動することはない。した
がって、0系/1系の入力クロックに異なる経路からの
クロックを割り当てて運用するシステム構成を構築する
ことができる。
とする場合でも、他系位相情報比較回路9を冗長系列数
に基づき複数回路用意し、系選択信号110を複数列に
よる情報に変更し、現用系となっている系がどの系列か
を表すようにしたクロック供給装置の構成とすること
で、全ての系のディジタル位相情報を一致させることが
出来るので、出力クロックに瞬断、欠落等が発生しない
システムを構築することが可能となる。
が、現用/予備で同等として取り扱ったが、位相制御特
性に差がある場合には、分周制御信号112の初期値を
補正することにより対応することができる。
るものでなく、その趣旨を逸脱しない範囲で様々な変更
が可能である。
ック供給装置は、複数の入力クロックを現用系または予
備系それぞれに入力し、複数の入力クロックより選択し
たクロックと出力クロックとを位相比較した結果をデジ
タル位相情報に変換して記憶し、また、現用系のデジタ
ル情報を常に予備系と共通に保持して制御した出力クロ
ックをそれぞれに出力し、さらに、系切替のタイミング
を出力クロックの変化点からずらすことにより、入力ク
ロックの切り替えおよび系の切り替え時に、出力クロッ
クの瞬断、欠落を防ぐことができるため、通常メンテナ
ンスを容易とし、接続信号線の影響を排除し、冗長系列
の増加を容易とする等の効果がある。
を示すブロック図である。
処理フロー図である。
系および1系からなる2系統で構成したブロック図であ
る。
Claims (9)
- 【請求項1】 複数の入力クロックを入力し現用系また
は予備系を構成するクロック供給装置におけるクロック
切替方法であって、選択した入力クロックと出力クロッ
クとを位相比較した位相情報を記憶し、前記位相情報と
記憶した位相情報とを第1の比較手段で比較し、前記記
憶した位相情報を現用系と予備系とで相互に供給し、前
記位相情報と他系の記憶した位相情報とを第2の比較手
段で比較し、現用系として動作する定常状態では、前記
選択した入力クロックに同期した前記出力クロックを出
力し、現用系として動作中の前記入力クロック切替時で
は、切替途中で切替直前に記憶した位相情報に一旦固定
し、前記切替直前に記憶した位相情報に合わせ込んだ後
の前記位相情報へ切り替えることにより制御した前記出
力クロックを出力し、予備系における現用系への切替時
では、切替途中で切替直前に現用系で記憶された位相情
報に一旦固定し、前記切替直前に前記現用系で記憶され
た位相情報に合わせ込んだ後の前記位相情報へ切り替え
ることにより制御した前記出力クロックを出力すること
を特徴とするクロック切替方法。 - 【請求項2】 外部から系選択信号を入力し、前記系選
択信号の信号変化点を前記出力クロックを用いて遅延し
た系切替信号を出力し、前記系切替信号により現用系と
予備系との相互の前記出力クロックの切り替えが行われ
ることを特徴とする請求項1記載のクロック切替方法。 - 【請求項3】 複数の入力クロックを入力し現用系また
は予備系を構成するクロック供給装置であって、前記複
数の入力クロックをそれぞれ分周し外部から入力したク
ロック選択信号に基づくクロックを出力する入力クロッ
ク選択部と、出力クロックを位相比較周波数に分周する
可変分周回路と、前記入力クロック選択部出力および前
記可変分周回路出力を位相比較した後デジタル変換した
ディジタル位相情報を出力するディジタル位相比較部
と、前記ディジタル位相比較部出力の前記ディジタル位
相情報を記憶し他系へ供給するとともに外部から入力し
た前記クロック選択信号および系選択信号に基づいて前
記ディジタル位相比較部出力の前記ディジタル位相情報
または記憶した記憶ディジタル位相情報のいずれかを選
択して出力するディジタル位相制御部と、前記ディジタ
ル位相制御部出力により位相制御された前記出力クロッ
クを出力するPLO(Phase−Locked Os
cilator)部と、前記系選択信号および前記出力
クロックを入力し系切替信号を出力する系切替信号生成
部と、より構成されることを特徴とするクロック供給装
置。 - 【請求項4】 前記ディジタル位相比較部は、前記入力
クロック選択部出力および前記可変分周回路出力のそれ
ぞれのクロックを位相比較し、前記可変分周回路出力の
クロック立ち上がりで”H”レベル、前記入力クロック
選択部出力のクロック立ち上がりで”L”レベルとする
位相比較結果を出力する位相比較回路と、前記位相比較
結果を処理する2つの信号を出力する基準信号発生回路
と、前記位相比較結果を前記基準信号発生回路出力のサ
ンプリング信号を用いてサンプリングし前記位相比較結
果が”H”レベルである区間を計数したディジタル位相
比較値を出力する位相差サンプリング回路と、前記位相
差サンプリング回路出力を前記基準信号発生回路出力の
位相情報保持信号のクロック周期で保持するとともに保
持した前記ディジタル位相情報を出力するディジタル位
相情報保持回路と、より構成されることを特徴とする請
求項3記載のクロック供給装置。 - 【請求項5】 前記ディジタル位相制御部は、前記ディ
ジタル位相情報を前記記憶ディジタル位相情報として記
憶し前記基準信号発生回路出力の前記位相情報保持信号
のクロック周期で更新されるとともに出力する位相情報
記憶回路と、前記ディジタル位相情報と前記記憶ディジ
タル位相情報とを比較した位相情報比較結果を出力する
位相情報比較回路と、他系の位相情報記憶回路から出力
された他系の記憶ディジタル位相情報を他系記憶ディジ
タル位相情報として入力し前記ディジタル位相情報と比
較して得られた他系位相情報比較結果を出力する他系位
相情報比較回路と、外部から入力された前記系選択信
号、前記クロック選択信号、前記位相情報比較結果およ
び前記他系位相情報比較結果を入力し、前記位相情報記
憶回路および前記位相情報切替回路に対してホールドオ
ーバ制御信号を、前記可変分周回路に対して分周制御信
号をそれぞれに出力する制御信号生成回路と、前記制御
信号生成回路出力の前記ホールドオーバ制御信号に基づ
き前記ディジタル位相情報または前記記憶ディジタル位
相情報のいづれかを選択し出力する位相情報切替回路
と、より構成されることを特徴とする請求項3又は4記
載のクロック供給装置。 - 【請求項6】 前記制御信号生成回路は、現用系として
動作する定常状態では、前記位相情報切替回路に対して
前記ディジタル位相情報保持回路出力の前記ディジタル
位相情報を選択する指示を行い、予備系として動作する
定常状態では、前記位相情報切替回路に対して前記ディ
ジタル位相情報保持回路出力の前記ディジタル位相情報
を選択する指示を行うとともに、前記可変分周回路に対
して前記他系位相情報比較回路出力の前記他系位相情報
比較結果に基づき現用系から供給された他系記憶ディジ
タル位相情報に前記ディジタル位相情報を合わせ込むた
めの前記分周制御信号を出力し、前記入力クロック切替
時または現用/予備の系切替時では、前記位相情報記憶
回路に対する前記記憶ディジタル位相情報の更新停止と
前記位相情報切替回路に対する前記位相情報記憶回路出
力の前記記憶ディジタル位相情報の選択とを指示するホ
ールドオーバ制御信号を出力し、現用系にあっては前記
位相情報比較回路、予備系にあっては前記他系位相情報
比較回路それぞれの出力に基づき、切替直前の現用系の
前記記憶ディジタル位相情報に前記ディジタル位相情報
を合わせ込むための前記分周制御信号を出力し、さら
に、前記位相情報比較結果または前記他系位相情報比較
結果より一致あるいは許容範囲内であることを判断した
とき、前記位相情報記憶回路および前記位相情報切替回
路に対してホールドオーバ制御を解除するホールドオー
バ制御信号を出力することを特徴とする請求項3、4又
は5記載のクロック供給装置。 - 【請求項7】 前記制御信号生成回路は、前記位相情報
比較回路出力の前記位相情報比較結果または他系位相情
報比較回路出力の前記他系位相情報比較結果に基づき、
前記ディジタル位相情報保持回路出力の前記ディジタル
位相情報が大きい場合には分周タイミングを進め、前記
記憶ディジタル位相情報または前記他系記憶ディジタル
位相情報が大きい場合には前記分周タイミングを遅ら
せ、一致または許容範囲内の場合には前記分周タイミン
グを保持する前記分周制御信号を前記可変分周回路へ出
力することを特徴とする請求項3、4、5又は6記載の
クロック供給装置。 - 【請求項8】 前記系切替信号生成部は、前記系選択信
号を入力し、前記出力クロックを用いてサンプリングし
た後に前記出力クロックの1/2クロック期間より短い
遅延を行った前記系切替信号を出力することを特徴とす
る請求項3記載のクロック供給装置。 - 【請求項9】 複数の入力クロックをそれぞれに入力す
る現用系または予備系を構成するクロック供給装置であ
って、現用系または予備系の前記系切替信号生成部から
出力される前記系切替信号の切替タイミングにより、現
用系および予備系のそれぞれの前記出力クロックが切り
替えられることを特徴とする請求項3乃至請求項8いず
れかに記載のクロック供給装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000292583A JP3489556B2 (ja) | 2000-09-26 | 2000-09-26 | クロック切替方法及びクロック供給装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000292583A JP3489556B2 (ja) | 2000-09-26 | 2000-09-26 | クロック切替方法及びクロック供給装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002101081A JP2002101081A (ja) | 2002-04-05 |
JP3489556B2 true JP3489556B2 (ja) | 2004-01-19 |
Family
ID=18775502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000292583A Expired - Fee Related JP3489556B2 (ja) | 2000-09-26 | 2000-09-26 | クロック切替方法及びクロック供給装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3489556B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5573867B2 (ja) * | 2012-03-05 | 2014-08-20 | 日本電気株式会社 | クロック位相同期化装置およびクロック位相同期化方法 |
-
2000
- 2000-09-26 JP JP2000292583A patent/JP3489556B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002101081A (ja) | 2002-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3255418B2 (ja) | ディジタル制御の水晶発振器 | |
US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
US7697647B1 (en) | Method and system for switching between two (or more) reference signals for clock synchronization | |
US6204732B1 (en) | Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units | |
JP2859179B2 (ja) | 装置内システムクロック供給方式 | |
EP0456258B1 (en) | Network synchronization unit for a telephone exchange | |
KR100533915B1 (ko) | 클럭 신호의 연속성을 보장하는 클럭 신호 선택 장치 및방법 | |
US6675307B1 (en) | Clock controller for controlling the switching to redundant clock signal without producing glitches by delaying the redundant clock signal to match a phase of primary clock signal | |
JP2003051742A (ja) | クロック生成回路 | |
JP4719100B2 (ja) | 二重システム型基準周波数信号発生器 | |
JP3489556B2 (ja) | クロック切替方法及びクロック供給装置 | |
US7599460B2 (en) | Transmitting apparatus | |
JP2602421B2 (ja) | クロック受信分配システム | |
US5596300A (en) | Method and arrangement for determining phase changes of a reference input signal of a phase-locked loop | |
JP2543138B2 (ja) | 網同期装置および網同期方法 | |
JPH09246959A (ja) | 周波数合成装置 | |
JP3011139B2 (ja) | 系切替方式 | |
JP2000244315A (ja) | ジッタを軽減した位相同期ループ回路 | |
KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
KR100282410B1 (ko) | 시스템 클록 보드 | |
JP2978884B1 (ja) | クロック交絡分配装置 | |
KR20000001673A (ko) | 클럭 동기 회로 | |
JP3612497B2 (ja) | 移動通信基地局装置のクロック同期システム及び方法 | |
JP3446725B2 (ja) | クロック供給装置およびクロック供給方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |