JPH088888A - クロック選択回路 - Google Patents

Abstract

(57)【要約】 【目的】切替動作時に、出力クロック信号に瞬断が生じ
ることを防止し、かつ位相変動をも低減することを可能
とする。 【構成】２つの入力クロック信号のうちの一方を、ＶＣ
Ｏ１、位相比較器３、ＬＰＦ＆低周波増幅器４およびＭ
分周回路６よりなるＰＬＬに入力し、ここで入力クロッ
ク信号に位相が同期し、かつＮ倍の周波数を有する信号
を生成する。なお、位相比較器３では、Ｍ分周回路６に
より得られた、入力クロック信号よりも高速な信号と入
力クロック信号との位相比較を行う。そしてＶＣＯ１の
出力を、Ｎ分周回路２によりＮ分周してクロック信号Ｃ
ＬＫ３を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のクロック信号の
うちの１つを選択し、例えば通信装置などの所定の供給
対象物に対して供給するクロック選択回路に関する。

【０００２】

【従来の技術】同期化ディジタルハイアラーキ（ＳＤ
Ｈ：Synchronous Digital Hierarchy ）に適合した同期
網では、多数の通信装置が、それぞれ共通のクロック供
給装置から供給されるクロック信号に基づいて同期的に
動作する。このためクロック信号の伝送系において何ら
かの障害が発生し、クロック信号の伝送に障害を来す
と、システムダウンとなってしまう。

【０００３】そこで、クロック信号の伝送系を現用／予
備の多重化構成として高信頼性を実現することが行われ
ている。すなわち、各通信装置には、２本以上のクロッ
ク信号線を介してそれぞれクロック信号が伝送されてお
り、使用中のクロック信号線に障害が発生した場合に
は、正常な他のクロック信号線を使用することにより、
クロック断が生じることを防止している。

【０００４】ところが、クロック信号の切替動作時にお
いて、使用する信号線を単純に切替えるだけでは、通信
装置に供給されるクロック信号に瞬断が生じ、通信装置
の動作に悪影響を与えてしまうおそれがある。

【０００５】そこでこのようなクロック信号の切替えを
行うクロック選択回路は従来、ＰＬＬ回路を用いて以下
の如く構成することにより切替動作時における瞬断の発
生を防止している。

【０００６】図３は従来のクロック選択回路の構成を示
す機能ブロック図である。このクロック選択回路は、電
圧制御発振器（ＶＣＯ）１、Ｎ分周回路２、位相比較器
３およびローパスフィルタ＆低周波増幅器（ＬＰＦ＆低
周波増幅器）４よりなるフェイズロックドループ（ＰＬ
Ｌ）に、２つの入力クロック信号ＣＬＫ１，ＣＬＫ２の
うちの一方を選択回路５により選択して入力する構成と
なっている。

【０００７】かくして、クロック選択回路全体としての
選択出力である出力クロック信号ＣＬＫ３は、入力クロ
ック信号ＣＬＫ１，ＣＬＫ２が直接出力されるのではな
く、ＶＣＯ１から出力される、入力クロック信号ＣＬＫ
１，ＣＬＫ２のいずれかに周波数、位相とも同期した信
号が出力されることになる。選択回路５の切替動作時に
おいて選択回路５の出力が瞬断したとしても、ＶＣＯ１
は信号を出力し続けるために、出力クロック信号ＣＬＫ
３には瞬断が生じない。

【０００８】ところが、入力クロック信号ＣＬＫ１が図
４（ａ）、選択回路５が入力クロック信号ＣＬＫ１を選
択しているときの出力クロック信号ＣＬＫ３が図４
（ｂ）、入力クロック信号ＣＬＫ２が図４（ｃ）、選択
回路５が入力クロック信号ＣＬＫ２を選択しているとき
の出力クロック信号ＣＬＫ３が図４（ｄ）にそれぞれ示
す状態にあったとすると、例えば選択回路５が入力クロ
ック信号ＣＬＫ１を選択した状態から入力クロック信号
ＣＬＫ２を選択するように切替わった時、出力クロック
ＣＬＫ３は図４（ｂ）の状態から図４（ｄ）の状態へと
徐々に変化して行くこととなり、出力クロック信号ＣＬ
Ｋ３の位相が大きく変化してしまう。このときの位相の
変化量は、最大で入力クロック信号ＣＬＫ１，ＣＬＫ２
の１／２周期分に及ぶ。

【０００９】このような不具合を解決するために、入力
クロック信号ＣＬＫ１と入力クロック信号ＣＬＫ２との
位相が選択回路５に入力される段階で一致するように配
線する方法が取られている。しかしこの方法では、入力
クロック信号ＣＬＫ１，ＣＬＫ２を伝送するための信号
線が必要以上に長くなってしまうため、信頼性の低下を
来す。また信号線を収容するために大きなスペースが必
要になる。

【００１０】

【発明が解決しようとする課題】以上のように従来のク
ロック選択回路では、出力クロック信号と入力クロック
信号との位相差に基づいて出力クロック信号の周波数を
変化させるＰＬＬを用いているため、入力クロック信号
の切替動作時には、出力クロック信号に最大で入力クロ
ック信号ＣＬＫ１，ＣＬＫ２の１／２周期分に及ぶ大き
な位相変動が生じてしまうという不具合があった。

【００１１】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、切替動作時
に、出力クロック信号に瞬断が生じることを防止し、か
つ位相変動をも低減することができるクロック選択回路
を提供することにある。

【００１２】

【課題を解決するための手段】以上の目的を達成するた
めに本発明は、複数の入力クロック信号の周波数のＮ倍
の周波数を含む所定の範囲の周波数の信号を任意に発生
可能であり、与えられる所定の制御信号に応じた周波数
の信号を発生する例えばＶＣＯなどの信号発生手段と、
この信号発生手段が発生した信号の周波数をＮ分周（Ｎ
は所定の整数）して得た信号を選択クロック信号として
出力する例えばＮ分周回路などの第１分周手段と、前記
信号発生手段が発生した信号の周波数をＭ分周（ＭはＮ
よりも小さな所定の整数）してＭ分周信号を生成する例
えばＭ分周回路などの第２分周手段と、前記複数の入力
クロック信号のうちの１つを選択する例えば選択回路な
どの選択手段と、この選択手段により選択された入力ク
ロック信号と前記第２分周手段から出力される前記Ｍ分
周信号との位相を比較する例えば位相比較器などの位相
比較手段と、この位相比較手段での比較結果に基づい
て、前記選択手段により選択された入力クロック信号と
位相が一致するＭ分周信号が前記第２分周手段にて得ら
れるように前記信号発生手段を制御するための前記制御
信号を生成する例えばＬＰＦ＆低周波増幅器などの制御
信号生成手段とを備えた。

【００１３】

【作用】このような手段を講じたことにより、信号発生
手段、第２分周手段、位相比較手段および制御信号生成
手段によりＰＬＬが構成され、複数の入力クロック信号
のうちの選択手段により選択されたものに位相が同期
し、Ｎ倍の周波数を有する信号が生成される。ただし、
入力クロック信号のＮ倍の周波数の信号を第２分周手段
によりＭ分周（Ｍ＜Ｎ）した信号、すなわち入力クロッ
ク信号よりも高速な信号と選択手段により選択された入
力クロック信号との位相差に基づいて位相同期がとられ
る。そして、入力クロック信号のＮ倍の周波数の信号
が、ＰＬＬに含まれる第２分周手段とは別の第１分周手
段によりＮ分周されて、入力クロック信号に周期、周波
数ともに同期した選択クロック信号が得られる。

【００１４】従って、位相比較手段により検出される位
相差は入力クロック信号のＮ倍の周波数の信号の周期に
応じた範囲に抑えられ、入力クロック信号の周期よりも
小さく抑えられる。

【００１５】

【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。

【００１６】図１は本実施例に係るクロック選択回路を
適用して構成されたクロック受信部を有した光多重化端
局装置の構成を示す機能ブロック図である。なお、図３
と同一部分には同一符号を付する。

【００１７】図中、１０はクロック受信部であり、２つ
の入力クロック信号ＣＬＫ１，ＣＬＫ２のいずれかに基
づいたクロック信号ＣＬＫ３を多重化部１１および分離
部１２に供給する。

【００１８】多重化部１１は、光ファイバ13-1〜13-nの
それぞれを介して到来し、インタフェース部（ＩＦ部）
14-1〜14-nのそれぞれにより取り込まれた情報を１本の
多重化信号（例えばＳＤＨに準拠した信号）に多重化
し、光送信部１５に与えるものであり、クロック受信部
１０から供給されるクロック信号ＣＬＫ３に同期して多
重化処理を行う。光送信部１５は、多重化部１１から与
えられる多重化信号を光信号に変換して光伝送路１６へ
と送出する。

【００１９】分離部１２は、光伝送路１７を介して到来
する多重化信号をｎ本の信号に分離し、ＩＦ部14-1〜14
-nのそれぞれを介して光ファイバ13-1〜13-nのそれぞれ
へと送出するものであり、クロック受信部１０から供給
されるクロック信号ＣＬＫ３に同期して多重化処理を行
う。

【００２０】さてクロック受信部１０は、電圧制御発振
器（ＶＣＯ）１、Ｎ分周回路２、位相比較器３、ローパ
スフィルタ＆低周波増幅器（ＬＰＦ＆低周波増幅器）
４、選択回路５、Ｍ分周回路６および分配回路７を有し
てなる。

【００２１】ＶＣＯ１は、入力クロック信号ＣＬＫ１，
ＣＬＫ２の周波数のＮ倍（Ｎは所定の整数であり、本実
施例では“４”）の周波数を基準としてその周囲の任意
の周波数を発振可能であり、ＬＰＦ＆低周波増幅器４か
ら与えられる制御電圧に応じて発振周波数を増減する。
このＶＣＯ１の出力信号は、Ｎ分周回路２およびＭ分周
回路６にそれぞれ与えられる。なお入力クロック信号Ｃ
ＬＫ１，ＣＬＫ２は、おのおの図示しないクロック供給
装置からクロック伝送路を介して供給されている。

【００２２】Ｎ分周回路２は、ＶＣＯ１から与えられる
信号を、周波数を１／Ｎとした信号に変換し、これをク
ロック信号ＣＬＫ３として分配回路７に与える。分配回
路７は、Ｎ分周回路２から与えられるクロック信号ＣＬ
Ｋ３を、多重化部１１および分離部１２にそれぞれ与え
る。

【００２３】Ｍ分周回路６は、ＶＣＯ１から与えられる
信号を、周波数を１／Ｍとした信号に変換し、これを位
相比較器３に与える。ここで、ＭはＮよりも小さな所定
の整数であり、本実施例では“１”である。

【００２４】位相比較器３には、Ｍ分周回路６から与え
られる信号の他に、入力クロック信号ＣＬＫ１，ＣＬＫ
２のうちの選択回路５により選択されたものが与えられ
ており、両信号の位相比較を行って位相差に対応する電
圧をＬＰＦ＆低周波増幅器４へと与える。なお選択回路
５は、通常は入力クロック信号ＣＬＫ１を選択してお
り、入力クロック信号ＣＬＫ１に障害が発生した場合に
入力クロック信号ＣＬＫ２を選択するものである。

【００２５】ＬＰＦ＆低周波増幅器４は、位相比較器３
の出力信号中から低周波成分のみを抽出するとともに、
これを増幅してＶＣＯ１の制御電圧を生成し、ＶＣＯ１
に与える。

【００２６】次に以上のように構成された光多重化端局
装置の動作を説明する。

【００２７】まずクロック受信部１０では、通常状態で
は選択回路５が入力クロック信号ＣＬＫ１を選択してお
り、この入力クロック信号ＣＬＫ１が位相比較器３に入
力されている。ここで位相比較器３、ＬＰＦ＆低周波増
幅器４、ＶＣＯ１およびＭ分周回路６は、選択回路５か
ら与えられる信号に同期した信号を生成するＰＬＬをな
している。従ってこの状態でＶＣＯ１は、入力クロック
信号ＣＬＫ１に同期し、入力クロック信号ＣＬＫ１の周
波数のＮ倍（ここでは４倍）の周波数を有した信号が出
力されている。

【００２８】ＶＣＯ１から出力される信号は、Ｎ分周回
路２により周波数が１／Ｎされて入力クロック信号ＣＬ
Ｋ１と位相、周波数ともに同期したクロック信号ＣＬＫ
３とされたのち、分配回路７により多重化部１１および
分離部１２へと分配供給されている。多重化部１１およ
び分離部１２は、このクロック信号ＣＬＫ３に同期して
多重化処理および分離処理を行っている。クロック信号
ＣＬＫ３は、上述のように、入力クロック信号ＣＬＫ１
と位相、周波数ともに同期しているので、光伝走路１
６，１７を介して接続されている他の装置（やはり入力
クロック信号ＣＬＫ１に同期して動作している）と同期
して動作することになる。

【００２９】さてこの状態から入力クロック信号ＣＬＫ
１に何らかの障害が発生すると、選択回路５は入力クロ
ック信号ＣＬＫ２を選択するように切替わる。これによ
り、位相比較器３には入力クロック信号ＣＬＫ２が与え
られるようになる。従って、位相比較器３、ＬＰＦ＆低
周波増幅器４、ＶＣＯ１およびＭ分周回路６は、入力ク
ロック信号ＣＬＫ２に同期した信号を生成するＰＬＬと
なり、ＶＣＯ１が出力する信号の位相が入力クロック信
号ＣＬＫ２に同期するようＶＣＯ１が制御される。

【００３０】さて、入力クロック信号ＣＬＫ１が図２
（ａ）、入力クロック信号ＣＬＫ２が図２（ｂ）にそれ
ぞれ示す状態にあり、入力クロック信号ＣＬＫ１を選択
しているときのＭ分周回路６の出力信号が図２（ｂ）、
入力クロック信号ＣＬＫ１を選択しているときのクロッ
ク信号ＣＬＫ３が図２（ｃ）、入力クロック信号ＣＬＫ
２を選択しているときのＭ分周回路６の出力信号が図２
（ｅ）、そして入力クロック信号ＣＬＫ２を選択してい
るときのクロック信号ＣＬＫ３が図２（ｆ）であるとす
る。この場合、選択回路５がクロック信号ＣＬＫ１を選
択した状態からクロック信号ＣＬＫ２を選択するよう切
替動作を行った際には、Ｍ分周回路６の出力信号は図２
（ｂ）の状態から図２（ｅ）の状態へと徐々に変化して
行く。しかしＭ分周回路６の出力信号は、入力クロック
信号ＣＬＫ１の選択時と入力クロック信号ＣＬＫ２の選
択時との位相変動量Δｆは最大でも入力クロック信号Ｃ
ＬＫ１，ＣＬＫ２の周期Ｔの１／８であり、Ｍ分周回路
６の出力信号の位相変動はこのＴ／８の範囲である。こ
れにより、位相比較器３、ＬＰＦ＆低周波増幅器４、Ｖ
ＣＯ１およびＭ分周回路６からなるＰＬＬでは、Ｔ／８
よりも小さなΔｆで同期を確立することができ、Ｎ分周
回路２から出力されるクロック信号ＣＬＫ３の位相変動
量もＴ／８の範囲に収まる。

【００３１】かくして本実施例によれば、入力クロック
信号ＣＬＫ１，ＣＬＫ２をクロック信号ＣＬＫ３として
直接出力せずに、ＶＣＯ１、位相比較器３、ＬＰＦ＆低
周波増幅器４およびＭ分周回路６よりなるＰＬＬとＮ分
周回路２により生成される、選択回路５により選択され
た入力クロック信号に位相、周波数ともに同期した信号
をクロック信号ＣＬＫ３として多重化部１１および分離
部１２に供給している。従って、選択回路５の切替動作
時において選択回路５の出力が瞬断したとしても、ＶＣ
Ｏ１は信号を出力し続けるために、クロック信号ＣＬＫ
３には瞬断が生じない。これにより、多重化部１１およ
び分離部１２を正常に動作させ続けることができる。

【００３２】また、ＶＣＯ１が出力する入力クロック信
号ＣＬＫ１，ＣＬＫ２の４倍の周波数の信号をそのま
ま、すなわち入力クロック信号ＣＬＫ１，ＣＬＫ２より
も高速な信号をフィードバックして入力クロック信号Ｃ
ＬＫ１，ＣＬＫ２との位相比較を行っているので、ＰＬ
Ｌでの位相同期の安定点はＶＣＯ１が出力する高速な信
号の周期で存在し、選択回路５による入力クロック信号
の切替動作時におけるクロック信号ＣＬＫ３の位相変動
は上記周期内（Ｔ／８の範囲内）に抑圧することができ
る。

【００３３】なお本発明は上記実施例に限定されるもの
ではない。例えば上記実施例では、Ｎを４、Ｍを１とし
ているが、Ｎの値およびＭの値はＮ＞Ｍを満たしていれ
ば任意であって良い。

【００３４】また上記実施例では入力クロック信号は２
つとなっているが、３つ以上の入力ロック信号が与えら
れる場合であっても、選択回路５を入力される全ての入
力ロック信号のいずれかを選択するものに変更するのみ
で対応することができる。

【００３５】また、本発明のクロック選択回路が適用で
きるのは、光多重化端局装置に用いられるクロック受信
部には限定されない。

【００３６】このほか、本発明の要旨を逸脱しない範囲
で種々の変形実施が可能である。

【００３７】

【発明の効果】本発明は、複数の入力クロック信号の周
波数のＮ倍の周波数を含む所定の範囲の周波数の信号を
任意に発生可能であり、与えられる所定の制御信号に応
じた周波数の信号を発生する例えばＶＣＯなどの信号発
生手段と、この信号発生手段が発生した信号の周波数を
Ｎ分周（Ｎは所定の整数）して得た信号を選択クロック
信号として出力する例えばＮ分周回路などの第１分周手
段と、前記信号発生手段が発生した信号の周波数をＭ分
周（ＭはＮよりも小さな所定の整数）してＭ分周信号を
生成する例えばＭ分周回路などの第２分周手段と、前記
複数の入力クロック信号のうちの１つを選択する例えば
選択回路などの選択手段と、この選択手段により選択さ
れた入力クロック信号と前記第２分周手段から出力され
る前記Ｍ分周信号との位相を比較する例えば位相比較器
などの位相比較手段と、この位相比較手段での比較結果
に基づいて、前記選択手段により選択された入力クロッ
ク信号と位相が一致するＭ分周信号が前記第２分周手段
にて得られるように前記信号発生手段を制御するための
前記制御信号を生成する例えばＬＰＦ＆低周波増幅器な
どの制御信号生成手段とを備えたので、切替動作時に、
出力クロック信号に瞬断が生じることを防止し、かつ位
相変動をも低減することができるクロック選択回路とな
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係るクロック選択回路を適
用して構成されたクロック受信部を有した光多重化端局
装置の構成を示す機能ブロック図。

【図２】図１中の各信号の状態を示すタイミング図。

【図３】従来のクロック選択回路の構成例を示す機能ブ
ロック図。

【図４】図３中の各信号の状態を示すタイミング図。

【符号の説明】

１０…クロック受信部 １…電圧制御発振器（ＶＣＯ） ２…Ｎ分周回路 ３…位相比較器 ４…ローパスフィルタ＆低周波増幅器（ＬＰＦ＆低周波
増幅器） ５…選択回路 ６…Ｍ分周回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 所定の周波数の複数の入力クロック信号
   のうちのいずれかを選択して出力するクロック選択回路
   において、 前記複数の入力クロック信号の周波数のＮ倍の周波数を
   含む所定の範囲の周波数の信号を任意に発生可能であ
   り、与えられる所定の制御信号に応じた周波数の信号を
   発生する信号発生手段と、 この信号発生手段が発生した信号の周波数をＮ分周（Ｎ
   は所定の整数）して得た信号を選択クロック信号として
   出力する第１分周手段と、 前記信号発生手段が発生した信号の周波数をＭ分周（Ｍ
   はＮよりも小さな所定の整数）してＭ分周信号を生成す
   る第２分周手段と、 前記複数の入力クロック信号のうちの１つを選択する選
   択手段と、 この選択手段により選択された入力クロック信号と前記
   第２分周手段から出力される前記Ｍ分周信号との位相を
   比較する位相比較手段と、 この位相比較手段での比較結果に基づいて、前記選択手
   段により選択された入力クロック信号と位相が一致する
   Ｍ分周信号が前記第２分周手段にて得られるように前記
   信号発生手段を制御するための前記制御信号を生成する
   制御信号生成手段とを具備したことを特徴とするクロッ
   ク選択回路。