JP2725530B2 - クロック供給方式 - Google Patents
クロック供給方式Info
- Publication number
- JP2725530B2 JP2725530B2 JP4168060A JP16806092A JP2725530B2 JP 2725530 B2 JP2725530 B2 JP 2725530B2 JP 4168060 A JP4168060 A JP 4168060A JP 16806092 A JP16806092 A JP 16806092A JP 2725530 B2 JP2725530 B2 JP 2725530B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- timing
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
し、特に、冗長系を有する基準クロック信号をそれぞれ
受信し、受信した二つの基準クロック信号の系選択を行
い、選択後の基準クロック信号に基づいて、冗長系をな
す電圧制御発振器を有する方式において、二つの電圧制
御発振器より、それぞれ出力される基準周波数信号とタ
イミング信号間に存在する定常位相誤差に起因する位相
差を調整し、位相差の無い装置内基準信号と装置内タイ
ミング信号とを供給するクロック供給方式に関する。
おける装置は、クロック供給装置から供給される基準ク
ロック信号に同期して動作する。このとき、クロック供
給系の障害を救済するために、基準クロック信号は冗長
系を有している。
ク図である。ここでは、基準信号は1+1の冗長系を有
するものとする。クロック供給装置2から供給される第
一基準クロック信号S1と、第二基準クロック信号S2
を、装置1内の第一受信回路11と、第二受信回路21
とで各々受信する。第一受信回路11において受信した
第一基準クロック信号S1の状態を監視し、第一監視信
号S12と第一クロック信号S11とを出力し、第二受
信回路21において受信した第二基準クロック信号S2
の状態を監視し、第二監視信号S22と第二クロック出
力S21とを出力する。系選択回路3において、第一監
視信号S12と第二監視信号S22とに基づいて、系選
択信号S13と系選択信号S23とを出力する。第一選
択回路12においては、第一クロック信号S11と第二
クロック信号S21とを入力し、系選択信号S13に基
づいて系選択を行い、第一基準信号S14を出力する。
第二選択回路22においては、第一クロック信号S11
と第二クロック信号S21とを入力し、系選択信号S2
3に基づいて系選択を行い、第二基準信号S24を出力
する。第一電圧制御発振器13においては、第一基準信
号S14を入力し、第一基準信号S14に同期した第一
装置内基準信号S105と第一装置内タイミング信号S
106とを発生し、装置1内の各部に分配する。第二電
圧制御発振器23においては、第二基準信号S24を入
力し、第二基準信号S24に同期した第二装置内基準信
号S205と、第二装置内タイミング信号S206とを
発生し、装置1内の各部に分配する。
給方式は、基準信号は、同じであっても、二つの電圧制
御発振器が持つ、定常位相誤差により、第一装置内基準
信号と第二装置内基準信号間、及び、第一装置内タイミ
ング信号と第二装置内タイミング信号間には、位相差が
存在している。その結果、装置内で、第一装置内基準信
号、第一装置内タイミング信号より、第二装置内基準信
号、第二装置内タイミング信号に切替えた場合、位相差
が存在するので、装置内の基準が飛んでしまうと言う問
題点があった。
二装置内基準信号間、及び、第一装置内タイミング信号
と第二装置内タイミング信号間の位相差を無くして、そ
れぞれ装置内に供給するクロック供給方式を提供するこ
とにある。
に、本発明は、クロック供給装置より供給される冗長系
をなす基準クロック信号を受信し、網同期を確立する装
置において、冗長系をなす基準クロック信号の内の一方
である第一基準クロック信号を受信し、入力状態を監視
し、第一クロック信号を出力する第一受信回路と、冗長
系をなす基準クロック信号の内の他方である第二基準ク
ロック信号を受信し、入力状態を監視し、第二クロック
信号を出力する第二受信回路と、前記第一クロック信号
と前記第二クロック信号とを入力し、いずれかのクロッ
ク信号を選択し、第一基準信号を出力する第一選択回路
と、前記第一クロック信号と前記第二クロック信号とを
入力し、いずれかのクロック信号を選択し、第二基準信
号を出力する第二選択回路と、前記第一受信回路から出
力される第一監視信号と前記第二受信回路から出力され
る第二監視信号とを入力し、前記第一選択回路と前記第
二選択回路に対し、系選択信号を出力する系選択回路
と、前記第一基準信号を入力し、第一基準信号に同期し
た第一基準周波数信号と第一タイミング信号とを発生さ
せる第一電圧制御発振器と、前記第二基準信号を入力
し、第二基準信号に同期した第二基準周波数信号と第二
タイミング信号とを発生させる第二電圧制御発振器と、
前記第一タイミング信号と前記第二タイミング信号とを
入力し、第一タイミング信号を基準にして位相差を計数
し、第一計数結果を出力する第一計数回路と、前記第一
タイミング信号と前記第二タイミング信号とを入力し、
第二タイミング信号を基準にして位相差を計数し、第二
計数結果を出力する第二計数回路と、前記第一計数結果
と前記第二計数結果とを入力し、第一計数結果を基準と
し第二計数結果との大小関係を比較し、第一比較結果を
出力する第一比較回路と、前記第一計数結果と前記第二
計数結果とを入力し、第二計数結果を基準とし第一計数
結果との大小関係を比較し、第二比較結果を出力する第
二比較回路と、前記第一計数結果と前記第一比較結果に
より、前記第一基準周波数信号と前記第一タイミング信
号とに対し遅延を与え、第一装置内基準信号と第一装置
内タイミング信号とを出力する第一遅延回路と、前記第
二計数結果と前記第二比較結果により、前記第二基準周
波数信号と前記第二タイミング信号とに対し遅延を与
え、第二装置内基準信号と第二装置内タイミング信号と
を出力する第二遅延回路とを設けたものである。
する。図1は、本発明の一実施例を示すブロック図であ
る。図1に示されている一実施例において、基準クロッ
ク信号は1+1の冗長系を有している。
準クロック信号S1と第二基準クロック信号S2を、装
置1内の第一受信回路11と第二受信回路21とで各々
受信する。第一受信回路11において受信した第一基準
クロック信号S1の状態を監視し、第一監視信号S12
と第一クロック信号S11を出力し、第二受信回路21
において受信した第二基準クロック信号S2の状態を監
視し、第二監視信号S22と第二クロック信号S21を
出力する。系選択回路3において、第一監視信号S12
と第二監視信号S22に基づいて、系選択信号S13と
系選択信号S23とを出力する。第一選択回路12にお
いては、第一クロック信号S11と第二クロック信号S
21を入力し、系選択信号S13に基づいて系選択を行
い、第一基準信号S14を出力する。第二選択回路22
においては、第一クロック信号S11と第二クロック信
号S21を入力し、系選択信号S23に基づいて系選択
を行い、第二基準信号S24を出力する。第一電圧制御
発振器13においては、第一基準信号S14を入力し、
第一基準信号S14に同期した第一基準周波数信号S1
6と第一タイミング信号S15とを発生する。第二電圧
制御発振器23においては、第二基準信号S24を入力
し、第二基準信号S24に同期した第二基準周波数信号
S26と第二タイミング信号S25とを発生する。第一
計数回路14においては、第一タイミング信号S15を
スタート信号として、第二タイミング信号S25をスト
ップ信号として入力し、第一タイミング信号S15を基
準にして位相差を計数し、第一計数結果S17を出力す
る。一方、第二計数回路24においては、第二タイミン
グ信号S25をスタート信号として、第一タイミング信
号S15をストップ信号として入力し、第二タイミング
信号S25を基準にして位相差を計数し、第二計数結果
S27を出力する。第一比較回路15においては、第一
計数結果S17と第二計数結果S27とを比較し、第一
計数結果S17を基準にして第一比較結果S18を出力
する。一方、第二比較回路25においては、第一計数結
果S17と第二計数結果S27とを比較し、第二計数結
果S27を基準にして第二比較結果S28を出力する。
第一遅延回路16においては、第一基準周波数信号S1
6と第一タイミング信号S15とに対して遅延を与え、
第一装置内基準信号S101と第一装置内タイミング信
号S19とを出力する。一方、第二遅延回路26におい
ては、第二基準周波数信号S26と第二タイミング信号
S25とに対して遅延を与え、第二装置内基準信号S2
01と第二装置内タイミング信号S29とを出力する。
ロック図を図2及び図3のタイミングチャートを用いて
説明する。図2は、第一タイミング信号より第二タイミ
ング信号が遅れた場合のタイミングチャートであり、図
3は、第二タイミング信号より第一タイミング信号が遅
れた場合のタイミングチャートである。
グ信号S25との位相差は、第一タイミング信号S15
を基準にして計数し、第一計数結果S17(=x)とし
て、また、第二タイミング信号S25を基準にして計数
し、第二計数結果S27(=y)として出力される。い
ま、図2に示すように、第一タイミング信号S15よ
り、第二タイミング信号S25が遅れている場合、計数
結果を比較するとx<yとなる。このことは、第一遅延
回路16で遅延を与えた方が、与える遅延量が少なくて
すむことを示している。第一比較回路15は自系の方が
時間的に進んでいると判断し、第一比較結果S18を出
力する。一方、第二比較回路25は自系の方が時間的に
遅れていると判断し、第二比較結果S28を出力する。
第一遅延回路16は、第一計数結果S17(=x)と、
第一比較結果S18(=進み)により、第一基準周波数
信号S16と第一タイミング信号S15とに対してx分
遅延を与え、第一装置内基準信号S101と第一装置内
タイミング信号S19として出力する。一方、第二遅延
回路26は、第二計数結果S27(=y)と、第二比較
結果S28(=遅れ)により、第二基準周波数信号S2
6と第二タイミング信号S25とに対して遅延を与え
ず、第二装置内基準信号S201(=第二基準周波数信
号S26)と第二装置内タイミング信号S29(=第二
タイミング信号S25)として出力させる。図3に示す
ように、第一タイミング信号S15が遅れている場合
は、計数結果としてx>yとなるので、第一比較結果S
18(=遅れ)、第二比較結果S28(=進み)とな
る。この結果、第一遅延回路16は、遅延量を「0」と
して与え、即ち、遅延させず、第二遅延回路26は、y
分遅延量を与える。また、第一・第二のタイミング信号
間の遅延差=0(=x=y)の場合、どちらの遅延回路
とも遅延は、与えない。以上により、二つの電圧制御発
振器が持つ、定常位相誤差を吸収するので、第一装置内
基準信号S101と第二装置内基準信号S29間及び第
一装置内タイミング信号S19と第二装置内タイミング
信号S201間には、位相差が存在しない。
電圧制御発振器が持つ、定常位相誤差による、第一基準
周波数信号と第二基準周波数信号間及び第一タイミング
信号と第二タイミング信号間に、存在する位相差を計数
する手段と、第一・第二のどちらが遅れているかを判断
する手段と、位相差を調整する手段を設けることによっ
て、位相差のない冗長系を有する装置内基準信号と装置
内タイミング信号とを装置内に供給できるという効果を
有する。
号より第二タイミング信号が遅れた場合のタイミングチ
ャートである。
号より第一タイミング信号が遅れた場合のタイミングチ
ャートである。
Claims (1)
- 【請求項1】クロック供給装置より供給される冗長系を
なす基準クロック信号を受信し、網同期を確立する装置
において、冗長系をなす基準クロック信号の内の一方で
ある第一基準クロック信号を受信し、入力状態を監視
し、第一クロック信号を出力する第一受信回路と、冗長
系をなす基準クロック信号の内の他方である第二基準ク
ロック信号を受信し、入力状態を監視し、第二クロック
信号を出力する第二受信回路と、前記第一クロック信号
と前記第二クロック信号とを入力し、いずれかのクロッ
ク信号を選択し、第一基準信号を出力する第一選択回路
と、前記第一クロック信号と前記第二クロック信号とを
入力し、いずれかのクロック信号を選択し、第二基準信
号を出力する第二選択回路と、前記第一受信回路から出
力される第一監視信号と前記第二受信回路から出力され
る第二監視信号とを入力し、前記第一選択回路と前記第
二選択回路に対し、系選択信号を出力する系選択回路
と、前記第一基準信号を入力し、第一基準信号に同期し
た第一基準周波数信号と第一タイミング信号とを発生さ
せる第一電圧制御発振器と、前記第二基準信号を入力
し、第二基準信号に同期した第二基準周波数信号と第二
タイミング信号とを発生させる第二電圧制御発振器と、
前記第一タイミング信号と前記第二タイミング信号とを
入力し、第一タイミング信号を基準にして位相差を計数
し、第一計数結果を出力する第一計数回路と、前記第一
タイミング信号と前記第二タイミング信号とを入力し、
第二タイミング信号を基準にして位相差を計数し、第二
計数結果を出力する第二計数回路と、前記第一計数結果
と前記第二計数結果とを入力し、第一計数結果を基準と
し第二計数結果との大小関係を比較し、第一比較結果を
出力する第一比較回路と、前記第一計数結果と前記第二
計数結果とを入力し、第二計数結果を基準とし第一計数
結果との大小関係を比較し、第二比較結果を出力する第
二比較回路と、前記第一計数結果と前記第一比較結果に
より、前記第一基準周波数信号と前記第一タイミング信
号とに対し遅延を与え、第一装置内基準信号と第一装置
内タイミング信号とを出力する第一遅延回路と、前記第
二計数結果と前記第二比較結果により、前記第二基準周
波数信号と前記第二タイミング信号とに対し遅延を与
え、第二装置内基準信号と第二装置内タイミング信号と
を出力する第二遅延回路とからなることを特徴とするク
ロック供給方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4168060A JP2725530B2 (ja) | 1992-06-26 | 1992-06-26 | クロック供給方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4168060A JP2725530B2 (ja) | 1992-06-26 | 1992-06-26 | クロック供給方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0614013A JPH0614013A (ja) | 1994-01-21 |
JP2725530B2 true JP2725530B2 (ja) | 1998-03-11 |
Family
ID=15861088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4168060A Expired - Fee Related JP2725530B2 (ja) | 1992-06-26 | 1992-06-26 | クロック供給方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2725530B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1669274B (zh) | 2002-06-21 | 2012-05-23 | 汤姆森特许公司 | 广播路由器及向其选择性地提供多个独立或冗余基准输入的方法 |
-
1992
- 1992-06-26 JP JP4168060A patent/JP2725530B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0614013A (ja) | 1994-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2127485C1 (ru) | Схема и способ фазовой синхронизации для системы фазовой автоподстройки частоты | |
JPH06102964A (ja) | 情報処理システム | |
JPH07235873A (ja) | クロック発生用回路装置 | |
US20050259505A1 (en) | System and method for maintaining device operation during clock signal adjustments | |
CN100438361C (zh) | 对同步数字体系设备主备时钟相位进行控制的方法 | |
JP2725530B2 (ja) | クロック供給方式 | |
US6147562A (en) | Apparatus for synchronizing master and slave processors | |
US5867545A (en) | Phase-locked loop circuit | |
JP3034388B2 (ja) | 位相同期発振器 | |
JPH0964732A (ja) | 同期クロック生成回路 | |
JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
JPH0583238A (ja) | 同期タイミング切替時のタイミング安定化方法 | |
JPH1117669A (ja) | 位相同期回路 | |
KR920003362B1 (ko) | 미세 위상차 보정회로 및 보정 방법 | |
JP2988410B2 (ja) | クロック同期化システム | |
JP2979811B2 (ja) | クロック出力回路 | |
JP3260567B2 (ja) | クロック生成回路 | |
JP2918943B2 (ja) | 位相同期回路 | |
JPH07273648A (ja) | Pll回路 | |
KR100518439B1 (ko) | 이중화된 클럭 모듈의 위상 동기화 장치 | |
JPH088888A (ja) | クロック選択回路 | |
JPH10243485A (ja) | 網同期装置 | |
JPH0435133A (ja) | クロック切替回路 | |
JPH10206570A (ja) | 時刻同期システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |