JPH0614013A - クロック供給方式 - Google Patents
クロック供給方式Info
- Publication number
- JPH0614013A JPH0614013A JP4168060A JP16806092A JPH0614013A JP H0614013 A JPH0614013 A JP H0614013A JP 4168060 A JP4168060 A JP 4168060A JP 16806092 A JP16806092 A JP 16806092A JP H0614013 A JPH0614013 A JP H0614013A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- timing
- clock
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 冗長系を有する第一装置内基準信号と第二装
置内基準信号間、及び、第一装置内タイミング信号と第
二装置内タイミング信号間の位相差を無くして、それぞ
れ装置内に供給することにある。 【構成】 冗長系を有する基準クロック信号に同期した
第一基準周波数信号Ｓ１６と第二基準周波数信号Ｓ２６
との位相差、及び、第一タイミング信号Ｓ１５と第二タ
イミング信号Ｓ２５との位相差を計数し、第一・第二の
信号間の時間的な「進み」又は「遅れ」を判定し、第一
・第二の信号間の位相差を「０」にした状態で、第一装
置内基準信号Ｓ１０１と第一装置内タイミング信号Ｓ１
９と、第二装置内基準信号Ｓ２０１と第二装置内タイミ
ング信号２９とをそれぞれ装置内に供給する。
置内基準信号間、及び、第一装置内タイミング信号と第
二装置内タイミング信号間の位相差を無くして、それぞ
れ装置内に供給することにある。 【構成】 冗長系を有する基準クロック信号に同期した
第一基準周波数信号Ｓ１６と第二基準周波数信号Ｓ２６
との位相差、及び、第一タイミング信号Ｓ１５と第二タ
イミング信号Ｓ２５との位相差を計数し、第一・第二の
信号間の時間的な「進み」又は「遅れ」を判定し、第一
・第二の信号間の位相差を「０」にした状態で、第一装
置内基準信号Ｓ１０１と第一装置内タイミング信号Ｓ１
９と、第二装置内基準信号Ｓ２０１と第二装置内タイミ
ング信号２９とをそれぞれ装置内に供給する。
Description
【０００１】
【産業上の利用分野】本発明は、クロック供給方式に関
し、特に、冗長系を有する基準クロック信号をそれぞれ
受信し、受信した二つの基準クロック信号の系選択を行
い、選択後の基準クロック信号に基づいて、冗長系をな
す電圧制御発振器を有する方式において、二つの電圧制
御発振器より、それぞれ出力される基準周波数信号とタ
イミング信号間に存在する定常位相誤差に起因する位相
差を調整し、位相差の無い装置内基準信号と装置内タイ
ミング信号とを供給するクロック供給方式に関する。
し、特に、冗長系を有する基準クロック信号をそれぞれ
受信し、受信した二つの基準クロック信号の系選択を行
い、選択後の基準クロック信号に基づいて、冗長系をな
す電圧制御発振器を有する方式において、二つの電圧制
御発振器より、それぞれ出力される基準周波数信号とタ
イミング信号間に存在する定常位相誤差に起因する位相
差を調整し、位相差の無い装置内基準信号と装置内タイ
ミング信号とを供給するクロック供給方式に関する。
【０００２】
【従来の技術】ディジタルマイクロ波通信システム等に
おける装置は、クロック供給装置から供給される基準ク
ロック信号に同期して動作する。このとき、クロック供
給系の障害を救済するために、基準クロック信号は冗長
系を有している。
おける装置は、クロック供給装置から供給される基準ク
ロック信号に同期して動作する。このとき、クロック供
給系の障害を救済するために、基準クロック信号は冗長
系を有している。
【０００３】図４は、従来のクロック供給方式のブロッ
ク図である。ここでは、基準信号は１＋１の冗長系を有
するものとする。クロック供給装置２から供給される第
一基準クロック信号Ｓ１と、第二基準クロック信号Ｓ２
を、装置１内の第一受信回路１１と、第二受信回路２１
とで各々受信する。第一受信回路１１において受信した
第一基準クロック信号Ｓ１の状態を監視し、第一監視信
号Ｓ１２と第一クロック信号Ｓ１１とを出力し、第二受
信回路２１において受信した第二基準クロック信号Ｓ２
の状態を監視し、第二監視信号Ｓ２２と第二クロック出
力Ｓ２１とを出力する。系選択回路３において、第一監
視信号Ｓ１２と第二監視信号Ｓ２２とに基づいて、系選
択信号Ｓ１３と系選択信号Ｓ２３とを出力する。第一選
択回路１２においては、第一クロック信号Ｓ１１と第二
クロック信号Ｓ２１とを入力し、系選択信号Ｓ１３に基
づいて系選択を行い、第一基準信号Ｓ１４を出力する。
第二選択回路２２においては、第一クロック信号Ｓ１１
と第二クロック信号Ｓ２１とを入力し、系選択信号Ｓ２
３に基づいて系選択を行い、第二基準信号Ｓ２４を出力
する。第一電圧制御発振器１３においては、第一基準信
号Ｓ１４を入力し、第一基準信号Ｓ１４に同期した第一
装置内基準信号Ｓ１０５と第一装置内タイミング信号Ｓ
１０６とを発生し、装置１内の各部に分配する。第二電
圧制御発振器２３においては、第二基準信号Ｓ２４を入
力し、第二基準信号Ｓ２４に同期した第二装置内基準信
号Ｓ２０５と、第二装置内タイミング信号Ｓ２０６とを
発生し、装置１内の各部に分配する。
ク図である。ここでは、基準信号は１＋１の冗長系を有
するものとする。クロック供給装置２から供給される第
一基準クロック信号Ｓ１と、第二基準クロック信号Ｓ２
を、装置１内の第一受信回路１１と、第二受信回路２１
とで各々受信する。第一受信回路１１において受信した
第一基準クロック信号Ｓ１の状態を監視し、第一監視信
号Ｓ１２と第一クロック信号Ｓ１１とを出力し、第二受
信回路２１において受信した第二基準クロック信号Ｓ２
の状態を監視し、第二監視信号Ｓ２２と第二クロック出
力Ｓ２１とを出力する。系選択回路３において、第一監
視信号Ｓ１２と第二監視信号Ｓ２２とに基づいて、系選
択信号Ｓ１３と系選択信号Ｓ２３とを出力する。第一選
択回路１２においては、第一クロック信号Ｓ１１と第二
クロック信号Ｓ２１とを入力し、系選択信号Ｓ１３に基
づいて系選択を行い、第一基準信号Ｓ１４を出力する。
第二選択回路２２においては、第一クロック信号Ｓ１１
と第二クロック信号Ｓ２１とを入力し、系選択信号Ｓ２
３に基づいて系選択を行い、第二基準信号Ｓ２４を出力
する。第一電圧制御発振器１３においては、第一基準信
号Ｓ１４を入力し、第一基準信号Ｓ１４に同期した第一
装置内基準信号Ｓ１０５と第一装置内タイミング信号Ｓ
１０６とを発生し、装置１内の各部に分配する。第二電
圧制御発振器２３においては、第二基準信号Ｓ２４を入
力し、第二基準信号Ｓ２４に同期した第二装置内基準信
号Ｓ２０５と、第二装置内タイミング信号Ｓ２０６とを
発生し、装置１内の各部に分配する。
【０００４】
【発明が解決しようとする課題】この従来のクロック供
給方式は、基準信号は、同じであっても、二つの電圧制
御発振器が持つ、定常位相誤差により、第一装置内基準
信号と第二装置内基準信号間、及び、第一装置内タイミ
ング信号と第二装置内タイミング信号間には、位相差が
存在している。その結果、装置内で、第一装置内基準信
号、第一装置内タイミング信号より、第二装置内基準信
号、第二装置内タイミング信号に切替えた場合、位相差
が存在するので、装置内の基準が飛んでしまうと言う問
題点があった。
給方式は、基準信号は、同じであっても、二つの電圧制
御発振器が持つ、定常位相誤差により、第一装置内基準
信号と第二装置内基準信号間、及び、第一装置内タイミ
ング信号と第二装置内タイミング信号間には、位相差が
存在している。その結果、装置内で、第一装置内基準信
号、第一装置内タイミング信号より、第二装置内基準信
号、第二装置内タイミング信号に切替えた場合、位相差
が存在するので、装置内の基準が飛んでしまうと言う問
題点があった。
【０００５】本発明の目的は、第一装置内基準信号と第
二装置内基準信号間、及び、第一装置内タイミング信号
と第二装置内タイミング信号間の位相差を無くして、そ
れぞれ装置内に供給するクロック供給方式を提供するこ
とにある。
二装置内基準信号間、及び、第一装置内タイミング信号
と第二装置内タイミング信号間の位相差を無くして、そ
れぞれ装置内に供給するクロック供給方式を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、クロック供給装置より供給される冗長系
をなす基準クロック信号を受信し、網同期を確立する装
置において、冗長系をなす基準クロック信号の内の一方
である第一基準クロック信号を受信し、入力状態を監視
し、第一クロック信号を出力する第一受信回路と、冗長
系をなす基準クロック信号の内の他方である第二基準ク
ロック信号を受信し、入力状態を監視し、第二クロック
信号を出力する第二受信回路と、前記第一クロック信号
と前記第二クロック信号とを入力し、いずれかのクロッ
ク信号を選択し、第一基準信号を出力する第一選択回路
と、前記第一クロック信号と前記第二クロック信号とを
入力し、いずれかのクロック信号を選択し、第二基準信
号を出力する第二選択回路と、前記第一受信回路から出
力される第一監視信号と前記第二受信回路から出力され
る第二監視信号とを入力し、前記第一選択回路と前記第
二選択回路に対し、系選択信号を出力する系選択回路
と、前記第一基準信号を入力し、第一基準信号に同期し
た第一基準周波数信号と第一タイミング信号とを発生さ
せる第一電圧制御発振器と、前記第二基準信号を入力
し、第二基準信号に同期した第二基準周波数信号と第二
タイミング信号とを発生させる第二電圧制御発振器と、
前記第一タイミング信号と前記第二タイミング信号とを
入力し、第一タイミング信号を基準にして位相差を計数
し、第一計数結果を出力する第一計数回路と、前記第一
タイミング信号と前記第二タイミング信号とを入力し、
第二タイミング信号を基準にして位相差を計数し、第二
計数結果を出力する第二計数回路と、前記第一計数結果
と前記第二計数結果とを入力し、第一計数結果を基準と
し第二計数結果との大小関係を比較し、第一比較結果を
出力する第一比較回路と、前記第一計数結果と前記第二
計数結果とを入力し、第二計数結果を基準とし第一計数
結果との大小関係を比較し、第二比較結果を出力する第
二比較回路と、前記第一計数結果と前記第一比較結果に
より、前記第一基準周波数信号と前記第一タイミング信
号とに対し遅延を与え、第一装置内基準信号と第一装置
内タイミング信号とを出力する第一遅延回路と、前記第
二計数結果と前記第二比較結果により、前記第二基準周
波数信号と前記第二タイミング信号とに対し遅延を与
え、第二装置内基準信号と第二装置内タイミング信号と
を出力する第二遅延回路とを設けたものである。
に、本発明は、クロック供給装置より供給される冗長系
をなす基準クロック信号を受信し、網同期を確立する装
置において、冗長系をなす基準クロック信号の内の一方
である第一基準クロック信号を受信し、入力状態を監視
し、第一クロック信号を出力する第一受信回路と、冗長
系をなす基準クロック信号の内の他方である第二基準ク
ロック信号を受信し、入力状態を監視し、第二クロック
信号を出力する第二受信回路と、前記第一クロック信号
と前記第二クロック信号とを入力し、いずれかのクロッ
ク信号を選択し、第一基準信号を出力する第一選択回路
と、前記第一クロック信号と前記第二クロック信号とを
入力し、いずれかのクロック信号を選択し、第二基準信
号を出力する第二選択回路と、前記第一受信回路から出
力される第一監視信号と前記第二受信回路から出力され
る第二監視信号とを入力し、前記第一選択回路と前記第
二選択回路に対し、系選択信号を出力する系選択回路
と、前記第一基準信号を入力し、第一基準信号に同期し
た第一基準周波数信号と第一タイミング信号とを発生さ
せる第一電圧制御発振器と、前記第二基準信号を入力
し、第二基準信号に同期した第二基準周波数信号と第二
タイミング信号とを発生させる第二電圧制御発振器と、
前記第一タイミング信号と前記第二タイミング信号とを
入力し、第一タイミング信号を基準にして位相差を計数
し、第一計数結果を出力する第一計数回路と、前記第一
タイミング信号と前記第二タイミング信号とを入力し、
第二タイミング信号を基準にして位相差を計数し、第二
計数結果を出力する第二計数回路と、前記第一計数結果
と前記第二計数結果とを入力し、第一計数結果を基準と
し第二計数結果との大小関係を比較し、第一比較結果を
出力する第一比較回路と、前記第一計数結果と前記第二
計数結果とを入力し、第二計数結果を基準とし第一計数
結果との大小関係を比較し、第二比較結果を出力する第
二比較回路と、前記第一計数結果と前記第一比較結果に
より、前記第一基準周波数信号と前記第一タイミング信
号とに対し遅延を与え、第一装置内基準信号と第一装置
内タイミング信号とを出力する第一遅延回路と、前記第
二計数結果と前記第二比較結果により、前記第二基準周
波数信号と前記第二タイミング信号とに対し遅延を与
え、第二装置内基準信号と第二装置内タイミング信号と
を出力する第二遅延回路とを設けたものである。
【０００７】
【実施例】以下、本発明について、図面を参照して説明
する。図１は、本発明の一実施例を示すブロック図であ
る。図１に示されている一実施例において、基準クロッ
ク信号は１＋１の冗長系を有している。
する。図１は、本発明の一実施例を示すブロック図であ
る。図１に示されている一実施例において、基準クロッ
ク信号は１＋１の冗長系を有している。
【０００８】クロック供給装置２から供給される第一基
準クロック信号Ｓ１と第二基準クロック信号Ｓ２を、装
置１内の第一受信回路１１と第二受信回路２１とで各々
受信する。第一受信回路１１において受信した第一基準
クロック信号Ｓ１の状態を監視し、第一監視信号Ｓ１２
と第一クロック信号Ｓ１１を出力し、第二受信回路２１
において受信した第二基準クロック信号Ｓ２の状態を監
視し、第二監視信号Ｓ２２と第二クロック信号Ｓ２１を
出力する。系選択回路３において、第一監視信号Ｓ１２
と第二監視信号Ｓ２２に基づいて、系選択信号Ｓ１３と
系選択信号Ｓ２３とを出力する。第一選択回路１２にお
いては、第一クロック信号Ｓ１１と第二クロック信号Ｓ
２１を入力し、系選択信号Ｓ１３に基づいて系選択を行
い、第一基準信号Ｓ１４を出力する。第二選択回路２２
においては、第一クロック信号Ｓ１１と第二クロック信
号Ｓ２１を入力し、系選択信号Ｓ２３に基づいて系選択
を行い、第二基準信号Ｓ２４を出力する。第一電圧制御
発振器１３においては、第一基準信号Ｓ１４を入力し、
第一基準信号Ｓ１４に同期した第一基準周波数信号Ｓ１
６と第一タイミング信号Ｓ１５とを発生する。第二電圧
制御発振器２３においては、第二基準信号Ｓ２４を入力
し、第二基準信号Ｓ２４に同期した第二基準周波数信号
Ｓ２６と第二タイミング信号Ｓ２５とを発生する。第一
計数回路１４においては、第一タイミング信号Ｓ１５を
スタート信号として、第二タイミング信号Ｓ２５をスト
ップ信号として入力し、第一タイミング信号Ｓ１５を基
準にして位相差を計数し、第一計数結果Ｓ１７を出力す
る。一方、第二計数回路２４においては、第二タイミン
グ信号Ｓ２５をスタート信号として、第一タイミング信
号Ｓ１５をストップ信号として入力し、第二タイミング
信号Ｓ２５を基準にして位相差を計数し、第二計数結果
Ｓ２７を出力する。第一比較回路１５においては、第一
計数結果Ｓ１７と第二計数結果Ｓ２７とを比較し、第一
計数結果Ｓ１７を基準にして第一比較結果Ｓ１８を出力
する。一方、第二比較回路２５においては、第一計数結
果Ｓ１７と第二計数結果Ｓ２７とを比較し、第二計数結
果Ｓ２７を基準にして第二比較結果Ｓ２８を出力する。
第一遅延回路１６においては、第一基準周波数信号Ｓ１
６と第一タイミング信号Ｓ１５とに対して遅延を与え、
第一装置内基準信号Ｓ１０１と第一装置内タイミング信
号Ｓ１９とを出力する。一方、第二遅延回路２６におい
ては、第二基準周波数信号Ｓ２６と第二タイミング信号
Ｓ２５とに対して遅延を与え、第二装置内基準信号Ｓ２
０１と第二装置内タイミング信号Ｓ２９とを出力する。
準クロック信号Ｓ１と第二基準クロック信号Ｓ２を、装
置１内の第一受信回路１１と第二受信回路２１とで各々
受信する。第一受信回路１１において受信した第一基準
クロック信号Ｓ１の状態を監視し、第一監視信号Ｓ１２
と第一クロック信号Ｓ１１を出力し、第二受信回路２１
において受信した第二基準クロック信号Ｓ２の状態を監
視し、第二監視信号Ｓ２２と第二クロック信号Ｓ２１を
出力する。系選択回路３において、第一監視信号Ｓ１２
と第二監視信号Ｓ２２に基づいて、系選択信号Ｓ１３と
系選択信号Ｓ２３とを出力する。第一選択回路１２にお
いては、第一クロック信号Ｓ１１と第二クロック信号Ｓ
２１を入力し、系選択信号Ｓ１３に基づいて系選択を行
い、第一基準信号Ｓ１４を出力する。第二選択回路２２
においては、第一クロック信号Ｓ１１と第二クロック信
号Ｓ２１を入力し、系選択信号Ｓ２３に基づいて系選択
を行い、第二基準信号Ｓ２４を出力する。第一電圧制御
発振器１３においては、第一基準信号Ｓ１４を入力し、
第一基準信号Ｓ１４に同期した第一基準周波数信号Ｓ１
６と第一タイミング信号Ｓ１５とを発生する。第二電圧
制御発振器２３においては、第二基準信号Ｓ２４を入力
し、第二基準信号Ｓ２４に同期した第二基準周波数信号
Ｓ２６と第二タイミング信号Ｓ２５とを発生する。第一
計数回路１４においては、第一タイミング信号Ｓ１５を
スタート信号として、第二タイミング信号Ｓ２５をスト
ップ信号として入力し、第一タイミング信号Ｓ１５を基
準にして位相差を計数し、第一計数結果Ｓ１７を出力す
る。一方、第二計数回路２４においては、第二タイミン
グ信号Ｓ２５をスタート信号として、第一タイミング信
号Ｓ１５をストップ信号として入力し、第二タイミング
信号Ｓ２５を基準にして位相差を計数し、第二計数結果
Ｓ２７を出力する。第一比較回路１５においては、第一
計数結果Ｓ１７と第二計数結果Ｓ２７とを比較し、第一
計数結果Ｓ１７を基準にして第一比較結果Ｓ１８を出力
する。一方、第二比較回路２５においては、第一計数結
果Ｓ１７と第二計数結果Ｓ２７とを比較し、第二計数結
果Ｓ２７を基準にして第二比較結果Ｓ２８を出力する。
第一遅延回路１６においては、第一基準周波数信号Ｓ１
６と第一タイミング信号Ｓ１５とに対して遅延を与え、
第一装置内基準信号Ｓ１０１と第一装置内タイミング信
号Ｓ１９とを出力する。一方、第二遅延回路２６におい
ては、第二基準周波数信号Ｓ２６と第二タイミング信号
Ｓ２５とに対して遅延を与え、第二装置内基準信号Ｓ２
０１と第二装置内タイミング信号Ｓ２９とを出力する。
【０００９】次に本発明の一実施例について、図１のブ
ロック図を図２及び図３のタイミングチャートを用いて
説明する。図２は、第一タイミング信号より第二タイミ
ング信号が遅れた場合のタイミングチャートであり、図
３は、第二タイミング信号より第一タイミング信号が遅
れた場合のタイミングチャートである。
ロック図を図２及び図３のタイミングチャートを用いて
説明する。図２は、第一タイミング信号より第二タイミ
ング信号が遅れた場合のタイミングチャートであり、図
３は、第二タイミング信号より第一タイミング信号が遅
れた場合のタイミングチャートである。
【００１０】第一タイミング信号Ｓ１５と第二タイミン
グ信号Ｓ２５との位相差は、第一タイミング信号Ｓ１５
を基準にして計数し、第一計数結果Ｓ１７（＝ｘ）とし
て、また、第二タイミング信号Ｓ２５を基準にして計数
し、第二計数結果Ｓ２７（＝ｙ）として出力される。い
ま、図２に示すように、第一タイミング信号Ｓ１５よ
り、第二タイミング信号Ｓ２５が遅れている場合、計数
結果を比較するとｘ＜ｙとなる。このことは、第一遅延
回路１６で遅延を与えた方が、与える遅延量が少なくて
すむことを示している。第一比較回路１５は自系の方が
時間的に進んでいると判断し、第一比較結果Ｓ１８を出
力する。一方、第二比較回路２５は自系の方が時間的に
遅れていると判断し、第二比較結果Ｓ２８を出力する。
第一遅延回路１６は、第一計数結果Ｓ１７（＝ｘ）と、
第一比較結果Ｓ１８（＝進み）により、第一基準周波数
信号Ｓ１６と第一タイミング信号Ｓ１５とに対してｘ分
遅延を与え、第一装置内基準信号Ｓ１０１と第一装置内
タイミング信号Ｓ１９として出力する。一方、第二遅延
回路２６は、第二計数結果Ｓ２７（＝ｙ）と、第二比較
結果Ｓ２８（＝遅れ）により、第二基準周波数信号Ｓ２
６と第二タイミング信号Ｓ２５とに対して遅延を与え
ず、第二装置内基準信号Ｓ２０１（＝第二基準周波数信
号Ｓ２６）と第二装置内タイミング信号Ｓ２９（＝第二
タイミング信号Ｓ２５）として出力させる。図３に示す
ように、第一タイミング信号Ｓ１５が遅れている場合
は、計数結果としてｘ＞ｙとなるので、第一比較結果Ｓ
１８（＝遅れ）、第二比較結果Ｓ２８（＝進み）とな
る。この結果、第一遅延回路１６は、遅延量を「０」と
して与え、即ち、遅延させず、第二遅延回路２６は、ｙ
分遅延量を与える。また、第一・第二のタイミング信号
間の遅延差＝０（＝ｘ＝ｙ）の場合、どちらの遅延回路
とも遅延は、与えない。以上により、二つの電圧制御発
振器が持つ、定常位相誤差を吸収するので、第一装置内
基準信号Ｓ１０１と第二装置内基準信号Ｓ２９間及び第
一装置内タイミング信号Ｓ１９と第二装置内タイミング
信号Ｓ２０１間には、位相差が存在しない。
グ信号Ｓ２５との位相差は、第一タイミング信号Ｓ１５
を基準にして計数し、第一計数結果Ｓ１７（＝ｘ）とし
て、また、第二タイミング信号Ｓ２５を基準にして計数
し、第二計数結果Ｓ２７（＝ｙ）として出力される。い
ま、図２に示すように、第一タイミング信号Ｓ１５よ
り、第二タイミング信号Ｓ２５が遅れている場合、計数
結果を比較するとｘ＜ｙとなる。このことは、第一遅延
回路１６で遅延を与えた方が、与える遅延量が少なくて
すむことを示している。第一比較回路１５は自系の方が
時間的に進んでいると判断し、第一比較結果Ｓ１８を出
力する。一方、第二比較回路２５は自系の方が時間的に
遅れていると判断し、第二比較結果Ｓ２８を出力する。
第一遅延回路１６は、第一計数結果Ｓ１７（＝ｘ）と、
第一比較結果Ｓ１８（＝進み）により、第一基準周波数
信号Ｓ１６と第一タイミング信号Ｓ１５とに対してｘ分
遅延を与え、第一装置内基準信号Ｓ１０１と第一装置内
タイミング信号Ｓ１９として出力する。一方、第二遅延
回路２６は、第二計数結果Ｓ２７（＝ｙ）と、第二比較
結果Ｓ２８（＝遅れ）により、第二基準周波数信号Ｓ２
６と第二タイミング信号Ｓ２５とに対して遅延を与え
ず、第二装置内基準信号Ｓ２０１（＝第二基準周波数信
号Ｓ２６）と第二装置内タイミング信号Ｓ２９（＝第二
タイミング信号Ｓ２５）として出力させる。図３に示す
ように、第一タイミング信号Ｓ１５が遅れている場合
は、計数結果としてｘ＞ｙとなるので、第一比較結果Ｓ
１８（＝遅れ）、第二比較結果Ｓ２８（＝進み）とな
る。この結果、第一遅延回路１６は、遅延量を「０」と
して与え、即ち、遅延させず、第二遅延回路２６は、ｙ
分遅延量を与える。また、第一・第二のタイミング信号
間の遅延差＝０（＝ｘ＝ｙ）の場合、どちらの遅延回路
とも遅延は、与えない。以上により、二つの電圧制御発
振器が持つ、定常位相誤差を吸収するので、第一装置内
基準信号Ｓ１０１と第二装置内基準信号Ｓ２９間及び第
一装置内タイミング信号Ｓ１９と第二装置内タイミング
信号Ｓ２０１間には、位相差が存在しない。
【００１１】
【発明の効果】以上説明したように、本発明は、二つの
電圧制御発振器が持つ、定常位相誤差による、第一基準
周波数信号と第二基準周波数信号間及び第一タイミング
信号と第二タイミング信号間に、存在する位相差を計数
する手段と、第一・第二のどちらが遅れているかを判断
する手段と、位相差を調整する手段を設けることによっ
て、位相差のない冗長系を有する装置内基準信号と装置
内タイミング信号とを装置内に供給できるという効果を
有する。
電圧制御発振器が持つ、定常位相誤差による、第一基準
周波数信号と第二基準周波数信号間及び第一タイミング
信号と第二タイミング信号間に、存在する位相差を計数
する手段と、第一・第二のどちらが遅れているかを判断
する手段と、位相差を調整する手段を設けることによっ
て、位相差のない冗長系を有する装置内基準信号と装置
内タイミング信号とを装置内に供給できるという効果を
有する。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の一実施例において、第一タイミング信
号より第二タイミング信号が遅れた場合のタイミングチ
ャートである。
号より第二タイミング信号が遅れた場合のタイミングチ
ャートである。
【図３】本発明の一実施例において、第二タイミング信
号より第一タイミング信号が遅れた場合のタイミングチ
ャートである。
号より第一タイミング信号が遅れた場合のタイミングチ
ャートである。
【図４】従来のクロック供給方式のブロック図である。
１ 装置 ２ クロック供給装置 ３ 系選択回路 １１ 第一受信回路 １２ 第一選択回路 １３ 第一電圧制御発振器 １４ 第一計数回路 １５ 第一比較回路 １６ 第一遅延回路 ２１ 第二受信回路 ２２ 第二選択回路 ２３ 第二電圧制御発振器 ２４ 第二計数回路 ２５ 第二比較回路 ２６ 第二遅延回路 Ｓ１ 第一基準クロック信号 Ｓ２ 第二基準クロック信号 Ｓ１１ 第一クロック信号 Ｓ１２ 第一監視信号 Ｓ１３，Ｓ２３ 系選択信号 Ｓ１４ 第一基準信号 Ｓ１５ 第一タイミング信号 Ｓ１６ 第一基準周波数信号 Ｓ１７ 第一計数結果 Ｓ１８ 第一比較結果 Ｓ１９ 第一装置内タイミング信号 Ｓ１０１ 第一装置内基準信号 Ｓ２１ 第二クロック信号 Ｓ２２ 第二監視信号 Ｓ２４ 第二基準信号 Ｓ２５ 第二タイミング信号 Ｓ２６ 第二基準周波数信号 Ｓ２７ 第二計数結果 Ｓ２８ 第二比較結果 Ｓ２９ 第二装置内基準信号 Ｓ２０１ 第二装置内タイミング信号
Claims (1)
- 【請求項１】クロック供給装置より供給される冗長系を
なす基準クロック信号を受信し、網同期を確立する装置
において、冗長系をなす基準クロック信号の内の一方で
ある第一基準クロック信号を受信し、入力状態を監視
し、第一クロック信号を出力する第一受信回路と、冗長
系をなす基準クロック信号の内の他方である第二基準ク
ロック信号を受信し、入力状態を監視し、第二クロック
信号を出力する第二受信回路と、前記第一クロック信号
と前記第二クロック信号とを入力し、いずれかのクロッ
ク信号を選択し、第一基準信号を出力する第一選択回路
と、前記第一クロック信号と前記第二クロック信号とを
入力し、いずれかのクロック信号を選択し、第二基準信
号を出力する第二選択回路と、前記第一受信回路から出
力される第一監視信号と前記第二受信回路から出力され
る第二監視信号とを入力し、前記第一選択回路と前記第
二選択回路に対し、系選択信号を出力する系選択回路
と、前記第一基準信号を入力し、第一基準信号に同期し
た第一基準周波数信号と第一タイミング信号とを発生さ
せる第一電圧制御発振器と、前記第二基準信号を入力
し、第二基準信号に同期した第二基準周波数信号と第二
タイミング信号とを発生させる第二電圧制御発振器と、
前記第一タイミング信号と前記第二タイミング信号とを
入力し、第一タイミング信号を基準にして位相差を計数
し、第一計数結果を出力する第一計数回路と、前記第一
タイミング信号と前記第二タイミング信号とを入力し、
第二タイミング信号を基準にして位相差を計数し、第二
計数結果を出力する第二計数回路と、前記第一計数結果
と前記第二計数結果とを入力し、第一計数結果を基準と
し第二計数結果との大小関係を比較し、第一比較結果を
出力する第一比較回路と、前記第一計数結果と前記第二
計数結果とを入力し、第二計数結果を基準とし第一計数
結果との大小関係を比較し、第二比較結果を出力する第
二比較回路と、前記第一計数結果と前記第一比較結果に
より、前記第一基準周波数信号と前記第一タイミング信
号とに対し遅延を与え、第一装置内基準信号と第一装置
内タイミング信号とを出力する第一遅延回路と、前記第
二計数結果と前記第二比較結果により、前記第二基準周
波数信号と前記第二タイミング信号とに対し遅延を与
え、第二装置内基準信号と第二装置内タイミング信号と
を出力する第二遅延回路とからなることを特徴とするク
ロック供給方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4168060A JP2725530B2 (ja) | 1992-06-26 | 1992-06-26 | クロック供給方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4168060A JP2725530B2 (ja) | 1992-06-26 | 1992-06-26 | クロック供給方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0614013A true JPH0614013A (ja) | 1994-01-21 |
| JP2725530B2 JP2725530B2 (ja) | 1998-03-11 |
Family
ID=15861088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4168060A Expired - Fee Related JP2725530B2 (ja) | 1992-06-26 | 1992-06-26 | クロック供給方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725530B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005531221A (ja) * | 2002-06-21 | 2005-10-13 | トムソン ライセンシング | 多数の基準入力又は冗長な基準入力を交互に受けるために構成されたブロードキャストルータ |
-
1992
- 1992-06-26 JP JP4168060A patent/JP2725530B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005531221A (ja) * | 2002-06-21 | 2005-10-13 | トムソン ライセンシング | 多数の基準入力又は冗長な基準入力を交互に受けるために構成されたブロードキャストルータ |
| US7778155B2 (en) | 2002-06-21 | 2010-08-17 | Thomson Licensing | Broadcast router configured for alternately receiving multiple or redundant reference inputs |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2725530B2 (ja) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| RU2127485C1 (ru) | Схема и способ фазовой синхронизации для системы фазовой автоподстройки частоты | |
| US4845709A (en) | Data transfer control system | |
| JP2515091B2 (ja) | 周波数シンセサイザ―回路 | |
| JPH0614013A (ja) | クロック供給方式 | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| JPH03235522A (ja) | 周波数合成方式と周波数合成器 | |
| JPH10243485A (ja) | 網同期装置 | |
| JPH0964732A (ja) | 同期クロック生成回路 | |
| KR920003362B1 (ko) | 미세 위상차 보정회로 및 보정 방법 | |
| JPH10206570A (ja) | 時刻同期システム | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JPH11298460A (ja) | クロック切替回路 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JP2571146B2 (ja) | デジタルテープレコーダーの同期システム | |
| JPS63296589A (ja) | Ｐｌｌ回路 | |
| JPS61144124A (ja) | Ｐｌｌ同期回路 | |
| JPH02143744A (ja) | 従属クロック切替方式 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JP2000151724A (ja) | 位相同期制御装置及び位相同期制御方法 | |
| JPH088888A (ja) | クロック選択回路 | |
| JP2003032320A (ja) | ヒットレス切替回路を具備するデジタル無線通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |