JPS63296589A - Pll回路 - Google Patents
Pll回路Info
- Publication number
- JPS63296589A JPS63296589A JP62132553A JP13255387A JPS63296589A JP S63296589 A JPS63296589 A JP S63296589A JP 62132553 A JP62132553 A JP 62132553A JP 13255387 A JP13255387 A JP 13255387A JP S63296589 A JPS63296589 A JP S63296589A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- system clock
- phase comparator
- burst
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 239000002131 composite material Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン受像俄のデジタル映像信号処理
回路においてシステムクロックを発生するPLI、回路
に関するものである。
回路においてシステムクロックを発生するPLI、回路
に関するものである。
従来の技術
近年テレビジョン受像機のビデオクロマ回路のデジタル
化が進みつつある。これはデジタル信号処理技術を利用
することにょシ部品のバラツキが少なくなシ又部品点数
も削減されるというメリットの他に今までのアナログ技
術ではなされなかったメモリ一応用という新機能を利用
できる利点がある。
化が進みつつある。これはデジタル信号処理技術を利用
することにょシ部品のバラツキが少なくなシ又部品点数
も削減されるというメリットの他に今までのアナログ技
術ではなされなかったメモリ一応用という新機能を利用
できる利点がある。
ビデオクロマ回路のデジタル信号処理化にはシステムク
ロックを必要とする。このクロックはフリーラン周波数
でなく複合ビデオ信号の特定部分とロックしている方が
信号処理が簡単となシ都合がよい。一般的にはバースト
とロックしたシステムクロックが用いられる。
ロックを必要とする。このクロックはフリーラン周波数
でなく複合ビデオ信号の特定部分とロックしている方が
信号処理が簡単となシ都合がよい。一般的にはバースト
とロックしたシステムクロックが用いられる。
しかしながらバーストを基準とした場合には。
バーストが無い信号や無信号時にクロックが安定しない
欠点がある・ 発明が解決しようとする問題点 以下、図面を参照しながら従来の問題点について説明す
る。
欠点がある・ 発明が解決しようとする問題点 以下、図面を参照しながら従来の問題点について説明す
る。
第2図は従来のPLL回路であシ、21はバースト全検
出しシステムクロックのn7分の1の周波数の信号と位
相比較する位相比較器であり、22は位相比較器21の
出力する制御信号で制御されシステムクロックを発生す
るvCOである。この構成によシバ−ストとロックした
システムクロックを発生することが可能となる。
出しシステムクロックのn7分の1の周波数の信号と位
相比較する位相比較器であり、22は位相比較器21の
出力する制御信号で制御されシステムクロックを発生す
るvCOである。この構成によシバ−ストとロックした
システムクロックを発生することが可能となる。
しかしながら、入力信号にバースト信号が存在しなけれ
ばこの系は不安定となシ、システムクロックが不安定と
なる欠点がある°0 0本発明上記問題点に鑑み、バースト信号がない信号が
入力した場合でも安定なシステムクロックを発生するP
LL回路を提供するものである◇問題点を解決するだめ
の手段 上記問題点を解決するために1本発明のPLL回路は、
バーストを検出しシステムクロックのn1分の1の周波
数の信号と位相比較する第1の位相比較器と、水平同期
信号を検出しシステムクロックのn2分の1の周波数の
信号と位相比較する第2の位相比較器と、バーストを検
出し、バーストの有無によシ、有る場合は第1の位相比
較器の出力を選択し、無い場合は第2の位相比較器の出
力を選択するスイッチと、このスイッチを通過した制御
信号によシ発振周波数が制御されてシステムクロックを
発生する発振器とを備えた構成にしたものである。
ばこの系は不安定となシ、システムクロックが不安定と
なる欠点がある°0 0本発明上記問題点に鑑み、バースト信号がない信号が
入力した場合でも安定なシステムクロックを発生するP
LL回路を提供するものである◇問題点を解決するだめ
の手段 上記問題点を解決するために1本発明のPLL回路は、
バーストを検出しシステムクロックのn1分の1の周波
数の信号と位相比較する第1の位相比較器と、水平同期
信号を検出しシステムクロックのn2分の1の周波数の
信号と位相比較する第2の位相比較器と、バーストを検
出し、バーストの有無によシ、有る場合は第1の位相比
較器の出力を選択し、無い場合は第2の位相比較器の出
力を選択するスイッチと、このスイッチを通過した制御
信号によシ発振周波数が制御されてシステムクロックを
発生する発振器とを備えた構成にしたものである。
作用
本発明は上記した構成によって、バースト信号がある場
合にはバースト信号とロックしたシステムクロック″f
!:発生し、バースト信号の無い場合には水平同期信号
とロックしたシステムクロックを発生することとなる。
合にはバースト信号とロックしたシステムクロック″f
!:発生し、バースト信号の無い場合には水平同期信号
とロックしたシステムクロックを発生することとなる。
実施例
以下本発明の一実施例のPLI、回路について図面を参
照しながら説明する。
照しながら説明する。
第1図は本発明の一実施例におけるPLL回路のブロッ
ク図を説明するものである0第1図において、11はバ
ーストを検出しシステムクロックのn1分の1の周波数
の信号と位相比較する第1の位相比較器であシ、12は
水ヰ同期信号を検出しシステムクロックのn2分の1の
周波数の信号と位相比較する第2の位相比較器であるo
13はバーストを検出しバーストの有無により有る場合
は第1の位相比較器11の出力を選択し無い場合は第2
の位相比較器12の出力を選択するスイッチであり、1
4はスイッチを通過した制御信号により発振周波数が変
化しシステムクロックを発生するVCOである。
ク図を説明するものである0第1図において、11はバ
ーストを検出しシステムクロックのn1分の1の周波数
の信号と位相比較する第1の位相比較器であシ、12は
水ヰ同期信号を検出しシステムクロックのn2分の1の
周波数の信号と位相比較する第2の位相比較器であるo
13はバーストを検出しバーストの有無により有る場合
は第1の位相比較器11の出力を選択し無い場合は第2
の位相比較器12の出力を選択するスイッチであり、1
4はスイッチを通過した制御信号により発振周波数が変
化しシステムクロックを発生するVCOである。
以上のように構成されたPLL回路についてその動作を
第1図を用いて説明する。
第1図を用いて説明する。
複合ビデオ同期信号が入力すると、バースト信号が第1
の位相比較器11で検出され、システムクロックのn4
分の1の周波数の信号と位相比較する。その出力信号は
スイッチ13を通過してVCO14’i制御しシステム
クロックを発生する。
の位相比較器11で検出され、システムクロックのn4
分の1の周波数の信号と位相比較する。その出力信号は
スイッチ13を通過してVCO14’i制御しシステム
クロックを発生する。
又、バースト信号がない場合は同期信号が第2の位相比
較器12で検出され、システムクロックのn2分の1の
周波数の信号と位相比較する0その出力信号はスイッチ
13を通過しVCO14を制御する。スイッチ14はバ
ースト信号の有無により第1の位相比較器11と第2の
位相比較器12との出力を選択する。
較器12で検出され、システムクロックのn2分の1の
周波数の信号と位相比較する0その出力信号はスイッチ
13を通過しVCO14を制御する。スイッチ14はバ
ースト信号の有無により第1の位相比較器11と第2の
位相比較器12との出力を選択する。
以上のように本実施例によれば、バースト信号の有無に
より第1の位相比較器と第2の位相比較器とを切換えて
vCOの発生するシステムクロックを制御するため、バ
ースト信号のない信号を受信した場合にも安定なシステ
ムクロックを供給することができる0 発明の効果 以上のように1本発明のPLL回路は、バースト全検出
しシステムクロックのn1分の1の信号と位相比較する
第1の位相比較器と、水平同期信1号を検出しシステム
クロックのn2分の1の信号と位相比較する第2の位相
比較器と、バーストを検出しバーストの有る場合は第1
の位相比較器の出力を選択し無い場合は第2の位相比較
器の出力を選択するスイッチと、スイッチを通過した制
御信号によシ発振周波数が制御されてシステムクロック
を発生するvCO回路とを設けることにより。
より第1の位相比較器と第2の位相比較器とを切換えて
vCOの発生するシステムクロックを制御するため、バ
ースト信号のない信号を受信した場合にも安定なシステ
ムクロックを供給することができる0 発明の効果 以上のように1本発明のPLL回路は、バースト全検出
しシステムクロックのn1分の1の信号と位相比較する
第1の位相比較器と、水平同期信1号を検出しシステム
クロックのn2分の1の信号と位相比較する第2の位相
比較器と、バーストを検出しバーストの有る場合は第1
の位相比較器の出力を選択し無い場合は第2の位相比較
器の出力を選択するスイッチと、スイッチを通過した制
御信号によシ発振周波数が制御されてシステムクロック
を発生するvCO回路とを設けることにより。
バースト信号が無い場合にも安定なシステムクロツクを
発生することが可能となる。
発生することが可能となる。
第1図は本発明の一実施例におけるPLL回路のブロッ
ク図、第2図は従来例のPLL回路のブロック図である
◎ 11・・・・・・パース)t−検出しシステムクロック
のn4分の1と位相比較する位相比較器、12・・・・
・・水平同期信号を検出しシステムクロックのn2分の
1と位相比較する位相比較器、13・・・・・・スイッ
チ、14・・・・・・VCO。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
ク図、第2図は従来例のPLL回路のブロック図である
◎ 11・・・・・・パース)t−検出しシステムクロック
のn4分の1と位相比較する位相比較器、12・・・・
・・水平同期信号を検出しシステムクロックのn2分の
1と位相比較する位相比較器、13・・・・・・スイッ
チ、14・・・・・・VCO。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
Claims (1)
- テレビジョンデジタル映像信号からバーストを検出し、
システムクロックのn_1分の1の周波数の信号と位相
比較する第1の位相比較器と、その水平同期信号を検出
し上記システムクロックのn_2分の1の周波数の信号
と位相比較する第2の位相比較器と、上記バーストを検
出しそのバーストが有る場合は第1の位相比較器の出力
を選択し無い場合は第2の位相比較器の出力を選択する
スイッチと、このスイッチを通過した制御信号により発
振周波数が制御されてシステムクロックを発生する発振
器とを備えたことを特徴とするPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62132553A JPS63296589A (ja) | 1987-05-28 | 1987-05-28 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62132553A JPS63296589A (ja) | 1987-05-28 | 1987-05-28 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63296589A true JPS63296589A (ja) | 1988-12-02 |
Family
ID=15083978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62132553A Pending JPS63296589A (ja) | 1987-05-28 | 1987-05-28 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63296589A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055801A (en) * | 1989-01-12 | 1991-10-08 | Matsushita Electric Industrial Co., Ltd. | Digital phase locked loop for correcting a phase of an output signal with respect to an input signal |
EP0688103A1 (en) | 1994-06-15 | 1995-12-20 | Nec Corporation | Clock signal extraction apparatus |
-
1987
- 1987-05-28 JP JP62132553A patent/JPS63296589A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055801A (en) * | 1989-01-12 | 1991-10-08 | Matsushita Electric Industrial Co., Ltd. | Digital phase locked loop for correcting a phase of an output signal with respect to an input signal |
EP0688103A1 (en) | 1994-06-15 | 1995-12-20 | Nec Corporation | Clock signal extraction apparatus |
US5528198A (en) * | 1994-06-15 | 1996-06-18 | Nec Corporation | Clock signal extraction apparatus using VCO having plurality of selectable phase shifted outputs |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010172B1 (ko) | 자동주파수 절환장치 | |
US6404833B1 (en) | Digital phase synchronizing apparatus | |
JPS63296589A (ja) | Pll回路 | |
US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
JP2647876B2 (ja) | 標準周波数発生回路 | |
JPH0884074A (ja) | Pll回路 | |
JPH0730422A (ja) | サンプリングクロック生成回路 | |
JP2003115759A (ja) | デコーダのクロック信号を発生する装置 | |
JPH06276089A (ja) | Pll回路 | |
JPH04265016A (ja) | Pll回路 | |
JPS63203064A (ja) | ビデオカメラの同期信号発生装置 | |
JPH09130237A (ja) | Pll回路及び転送データ信号処理装置 | |
JPH0458614A (ja) | Pllシンセサイザ | |
JPS6281177A (ja) | 同期制御回路 | |
JPH03119881A (ja) | クロック発生回路 | |
JP3160904B2 (ja) | 位相同期発振回路装置 | |
JPH0530095A (ja) | 位相同期発振回路 | |
JPH0630295A (ja) | 映像信号の同期回路 | |
JP2536959Y2 (ja) | 基準クロック信号生成装置 | |
JPS63108875A (ja) | 映像信号同期装置 | |
JPH06261224A (ja) | Pll回路 | |
JPH05252438A (ja) | 映像信号サンプリング制御回路 | |
JPH06113201A (ja) | 同期切換回路 | |
JPH02206916A (ja) | 位相同期用クロツク切替型位相同期発振回路 | |
JPH01229520A (ja) | クロック発生回路 |