JP2571146B2 - デジタルテープレコーダーの同期システム - Google Patents

デジタルテープレコーダーの同期システム

Info

Publication number
JP2571146B2
JP2571146B2 JP2205555A JP20555590A JP2571146B2 JP 2571146 B2 JP2571146 B2 JP 2571146B2 JP 2205555 A JP2205555 A JP 2205555A JP 20555590 A JP20555590 A JP 20555590A JP 2571146 B2 JP2571146 B2 JP 2571146B2
Authority
JP
Japan
Prior art keywords
signal
frequency dividing
crystal oscillator
voltage
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2205555A
Other languages
English (en)
Other versions
JPH0490177A (ja
Inventor
雅之 伊藤
真之 岡部
幸一 長崎
茂章 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Otari Inc
Original Assignee
Otari Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Otari Inc filed Critical Otari Inc
Priority to JP2205555A priority Critical patent/JP2571146B2/ja
Publication of JPH0490177A publication Critical patent/JPH0490177A/ja
Application granted granted Critical
Publication of JP2571146B2 publication Critical patent/JP2571146B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/002Programmed access in sequence to a plurality of record carriers or indexed parts, e.g. tracks, thereof, e.g. for editing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
  • Management Or Editing Of Information On Record Carriers (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、デジタルテープレコーダの同期システムに
関し、より詳しくは、複数のデジタルテープレコーダー
のテープ走行及びデジタル信号処理の基準となるクロッ
ク信号の時間軸を一致させること、即ち、クロック信号
を同期させることが可能な、例えば1台をマスター機と
し他の1台又はそれ以上をスレーブ機とし、マスター機
のクロック信号にスレーブ機のそれを同期させるシステ
ムに関するものである。
(従来の技術) 従来、複数のデジタルテープレコーダーを互いに同期
させる方法としては、マスター機から送られてきたデジ
タルテープレコーダー本体のクロック信号と、スレーブ
機内部のクロック信号とを位相比較し、その誤差電圧を
もとに電圧制御発振器,分周器を介してマスター機のク
ロック信号と同期したスレーブ機のクロック信号を生成
していく方法が知られている。
ここで、ジッターが多い等の理由で、デジタルテープ
レコーダーでは電圧制御発振器の代わりに電圧制御水晶
発振器を使用することがある。
この電圧制御水晶発振器は、電圧制御発振器に比べ
て、周波数の可変範囲が狭い。これに対し、ピッチコン
トローラーの可変範囲が広いため、マスター機のテープ
速度をピッチコントローラーによって可変した場合、ス
レーブ機との同期がとれなくなる。
このような欠点を解決するために従来では、マスター
機のCPUからテープ速度の可変データをスレーブ機のCPU
へ送り、分周器の分周値を変えることにより,周波数の
可変範囲の狭い電圧制御水晶発振器を使用した場合で
も、マスター機とスレーブ機との同期がとれるようにし
ていた。
(発明が解決しようとする課題) しかしながら、マスター機のCPUからテープ速度の可
変データをスレーブ機のCPUへ送る方法により複数のデ
ジタルテープレコーダーを互いに同期させる場合、可変
データをマスター機のCPUからスレーブ機のCPUへ送った
際、CPUが指令を出す時間だけスレーブ機に遅れが生じ
る。このため、マスター機とスレーブ機とが一時的に同
期外れの状態になるという問題がある。
そこで、本発明は、上記の課題を解決し、複数のデジ
タルテープレコーダーを常に同期させることが可能なデ
ジタルテープレコーダーの同期システムを提供すること
を目的とするものである。
[発明の構成] (課題を解決するための手段) 上記課題を解決するために、本発明は、水晶発振器
と、設定された分周値に基いて前記水晶発振器からの信
号を分周し第1のクロック信号を生成して外部に出力す
る第1の可変分周手段と、テープ速度を設定する速度設
定手段と、前記速度設定手段からの信号に基き分周値を
設定する信号を前記第1の可変分周手段及び外部へ出力
する分周値制御手段とを備えた第1のデジタルテープレ
コーダーと、電圧により周波数を変更し信号を出力する
電圧制御水晶発振器と、前記分周値を設定する信号によ
って設定された分周値に基いて、前記電圧制御水晶発振
器からの信号を分周し第2のクロック信号を生成する第
2の可変分周手段と、前記第1のクロック信号と前記第
2の可変分周手段の出力信号との位相を比較し、その誤
差を電圧として前記電圧制御水晶発振器へ出力する位相
比較手段とを備えた第2のデジタルテープレコーダーと
からなり、前記位相比較手段の比較結果に基ずき前記電
圧制御水晶発振器の出力信号を制御して第1のクロック
信号と第2のクロック信号とを同期させるようにしたも
のである。
(作 用) まず、マスター機である第1のデジタルテープレコー
ダーの速度設定手段からの信号を受けた分周値制御手段
は、分周値を設定するための信号を第1の可変分周手段
と第2のデジタルテープレコーダーに送る。
これにより、分周値を設定された第1の可変分周手段
は水晶発振器からの信号を分周し出力する。
この出力信号がマスター機の動作を司る、即ち、テー
プ走行及びデジタル信号処理の基準となる第1のクロッ
ク信号となる。
一方、スレーブ機である第2のデジタルテープレコー
ダーでは、前記マスター機の分周値制御手段が出力する
信号によって分周値を設定された第2の可変分周手段
が、電圧制御水晶発振器からの信号を分周し、その出力
信号を位相比較手段に送る。
位相比較手段は、前記マスター機の第1の可変分周手
段から出力される信号と、スレーブ機の第2の可変分周
手段から出力された信号との位相を比較し、その誤差を
電圧として電圧制御水晶発振器へ出力する。この電圧に
基いて電圧制御水晶発振器は周波数を変え、信号を出力
する。第2の可変分周手段は、この信号を分周し前記第
1のクロック信号に同期した第2のクロック信号を生成
する。
(実施例) 以下に本発明の実施例について図面を参照して説明す
る。
図面は本実施例のデジタルテープレコーダーの同期シ
ステムの構成を示すものである。
同図中、1はマスター機である第1のデジタルテープ
レコーダーである。
この第1のデジタルテープレコーダー1は、水晶発振
器2と、第1の可変分周手段3と、速度設定手段5と、
分周値制御手段6とを具備している。
水晶発振器2は、固定された周波数の信号を出力す
る。第1の可変分周手段3は、設定された分周値に基い
て水晶発振器2からの信号を分周する。
前記第1の可変分周手段3の出力信号は第1のクロッ
ク信号であり、第1の外部出力端子7へ送られる。
速度設定手段5は、ピッチコントローラー又はテープ
速度切り替え装置である。
分周値制御手段6は、速度設定手段5からの信号に基
いて第1の可変分周手段3と第2の外部出力端子8へ信
号を送り、第1の可変分周手段3及び外部に接続された
口述する第2の可変分周手段11の分周値を設定する。
9はスレーブ機である第2のデジタルテープレコーダ
ーであり、第1のデジタルテープレコーダ1によって動
作を制御される。
10は電圧制御水晶発振器(VCXO)であり、入力された
電圧に基いて周波数を変えて信号を出力する。11は第2
の可変分周手段であり、第1の外部入力端子14からの信
号により設定された分周値に基いて電圧制御水晶発振器
10からの信号を分周する。
位相比較手段13は、第2の外部入力端子15からの信号
と第2の可変分周手段11からの出力との位相を比較し、
その誤差を電圧に変えて電圧制御水晶発振器10へ出力す
る。第2の可変分周手段11は、電圧制御水晶発振器10の
出力に基ずき第2のクロック信号を生成し、これを位相
比較手段13に送る。
また、第1の外部出力端子7と第2の外部入力端子1
5、第2の外部出力端子8と第1の外部入力端子14とは
各々接続されている。
次に、図面を参照して動作を説明する。
まず、前記速度設定手段5からの信号を受けた分周値
制御手段6は、分周値を設定するための信号を第1の可
変分周手段3と第2の外部出力端子8とに送る。これに
より分周値を設定された第1の可変分周手段3は水晶発
振器2からの信号を分周し出力する。この出力信号が第
1のクロック信号となる。
一方、第2のデジタルテープレコーダー9では、第1
の外部入力端子14と第2の外部出力端子8を介して前記
分周値制御手段9からの信号を取り込み、分周値を設定
された第2の可変分周手段11は、電圧制御水晶発振器10
からの信号を分周し、その出力信号を第2のクロック信
号として位相比較手段13に送る。
位相比較手段13は、第2の外部入力端子15と第1の外
部出力端子7とを介して第1の可変分周手段3から出力
された信号と前記第2の可変分周手段11から出力された
第2のクロック信号との位相を比較し、その誤差を電圧
として電圧制御水晶発振器10へ出力する。この電圧に基
いて電圧制御水晶発振器10は周波数を変え、信号を出力
する。第2の可変分周手段11は、この信号を分周し出力
する。この出力信号が第2のクロック信号となる。第2
のクロック信号は、前記第1のクロック信号と同期して
おり、第2のデジタルテープレコーダー9のクロック信
号となる。
以上のようにして、複数のデジタルテープレコーダー
の各可変分周手段の分周値を同時に変更することによ
り、可変範囲の狭い電圧制御水晶発振器を使用したデジ
タルテープレコーダーでも、ピッチコントローラーを用
いた同期運転を可能にする。
[発明の効果] 本発明は以上のような構成であるため、複数のデジタ
ルテープレコーダー間の同期を常に保ったまま、ピッチ
コントローラーによるテープ速度の可変が可能なデジタ
ルテープレコーダの同期システムを提供することができ
る。
【図面の簡単な説明】
図面は本実施例の構成を説明するためのブロック図であ
る。 1……第1のデジタルテープレコーダ、 2……水晶発振器、3……第1の可変分周手段、 5……速度設定手段、6……分周値制御手段、 9……第2のデジタルテープレコーダ、 10……電圧制御水晶発振器、 11……第2の可変分周手段、 13……位相比較手段。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】水晶発振器と、設定された分周値に基いて
    前記水晶発振器からの信号を分周し第1のクロック信号
    を生成して外部に出力する第1の可変分周手段と、 テープ速度を設定する速度設定手段と、 前記速度設定手段からの信号に基き分周値を設定する信
    号を前記第1の可変分周手段及び外部へ出力する分周値
    制御手段とを 備えた第1のデジタルテープレコーダーと、 電圧により周波数を変更し信号を出力する電圧制御水晶
    発振器と、 前記分周値を設定する信号によって設定された分周値に
    基いて、前記電圧制御水晶発振器からの信号を分周し第
    2のクロック信号を生成する第2の可変分周手段と、 前記第1のクロック信号と前記第2の可変分周手段の出
    力信号との位相を比較し、その誤差を電圧として前記電
    圧制御水晶発振器へ出力する位相比較手段とを 備えた第2のデジタルテープレコーダーとからなり、 前記位相比較手段の比較結果に基ずき前記電圧制御水晶
    発振器の出力信号を制御して第1のクロック信号と第2
    のクロック信号とを同期させるようにしたことを特徴と
    するデジタルテープレコーダーの同期システム。
JP2205555A 1990-08-02 1990-08-02 デジタルテープレコーダーの同期システム Expired - Lifetime JP2571146B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2205555A JP2571146B2 (ja) 1990-08-02 1990-08-02 デジタルテープレコーダーの同期システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2205555A JP2571146B2 (ja) 1990-08-02 1990-08-02 デジタルテープレコーダーの同期システム

Publications (2)

Publication Number Publication Date
JPH0490177A JPH0490177A (ja) 1992-03-24
JP2571146B2 true JP2571146B2 (ja) 1997-01-16

Family

ID=16508832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2205555A Expired - Lifetime JP2571146B2 (ja) 1990-08-02 1990-08-02 デジタルテープレコーダーの同期システム

Country Status (1)

Country Link
JP (1) JP2571146B2 (ja)

Also Published As

Publication number Publication date
JPH0490177A (ja) 1992-03-24

Similar Documents

Publication Publication Date Title
JPH0292021A (ja) ディジタルpll回路
JPH04233016A (ja) 時間基準装置および同期方法
JP2571146B2 (ja) デジタルテープレコーダーの同期システム
JP2758443B2 (ja) Pll周波数シンセサイザー
JPS63232615A (ja) クロツク切替回路
JP3034388B2 (ja) 位相同期発振器
JPH11237489A (ja) 基準周波数発生装置
JPS62146020A (ja) Pll周波数シンセサイザ
JP2572674B2 (ja) 信号同期装置
JPS6346814A (ja) デイジタル位相同期回路
JP2998716B2 (ja) フレーム同期制御回路
JPS60190024A (ja) デイジタル位相同期回路
JPH04360333A (ja) デジタル信号多重化装置
JPH0741228Y2 (ja) デジタル信号多重化装置
JP2979811B2 (ja) クロック出力回路
KR960011426B1 (ko) 시스템 클럭 통합 장치
JPH02143744A (ja) 従属クロック切替方式
JPH0531967B2 (ja)
JPS6013536B2 (ja) 3重系におけるクロツクパルス同期方式
JPH0326035A (ja) 無線送信装置の周波数設定方式
JPS61163411A (ja) 調走制御回路
JPH04262620A (ja) クロック信号同期装置
JPS63152224A (ja) クロツク自動同期方式
JPH04291819A (ja) 位相同期ループ回路及び基準信号選択回路
JPH04225408A (ja) 情報処理装置