JPS6346814A - デイジタル位相同期回路 - Google Patents
デイジタル位相同期回路Info
- Publication number
- JPS6346814A JPS6346814A JP61190503A JP19050386A JPS6346814A JP S6346814 A JPS6346814 A JP S6346814A JP 61190503 A JP61190503 A JP 61190503A JP 19050386 A JP19050386 A JP 19050386A JP S6346814 A JPS6346814 A JP S6346814A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- frequency divider
- input signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、入力信号に一致した周波数２位相情報を得る
ディジタル位相同期回路に関するものである。
ディジタル位相同期回路に関するものである。
［従来の技術］
従来のディジタル位相同期回路は、位相比較器１分周数
制御回路２発振器２分周器からなり、位相比較器に入力
された入力信号と、分周器出力の位相の進み、遅れを検
出して分周数を変化させている。しかしながら、ジッタ
の低減についてはほとんど配慮されていなかった。
制御回路２発振器２分周器からなり、位相比較器に入力
された入力信号と、分周器出力の位相の進み、遅れを検
出して分周数を変化させている。しかしながら、ジッタ
の低減についてはほとんど配慮されていなかった。
これらの位相同期回路については、例えば角田秀夫著ｒ
ＰＬＬの基本と応用」 （昭和５３年３月東京電機大学
出版局発行）の第６頁に述べられている。
ＰＬＬの基本と応用」 （昭和５３年３月東京電機大学
出版局発行）の第６頁に述べられている。
［発明が解決しようとする問題点］
入力信号と分周器出力の周波数２位相がほとんど同一の
場合には、入力信号に対する分周器出力のジッタは、分
周器を動作させる基準発振器の最小クロック幅をＴとし
たとき、ジッタとして±Ｔを生じる。このジッタを減少
させるには、基準発振器の発振周波数を高くし、分周数
を大きくすることが考えられるが１回路により高速の動
作が必要となり、更に回路現漠の増大を招くなどの欠点
があった。
場合には、入力信号に対する分周器出力のジッタは、分
周器を動作させる基準発振器の最小クロック幅をＴとし
たとき、ジッタとして±Ｔを生じる。このジッタを減少
させるには、基準発振器の発振周波数を高くし、分周数
を大きくすることが考えられるが１回路により高速の動
作が必要となり、更に回路現漠の増大を招くなどの欠点
があった。
本発明の目的は、基準発振器の発振周波数を高くするこ
となしに、ジッタの低減を図るディジタル位相同期回路
を提供することにある。
となしに、ジッタの低減を図るディジタル位相同期回路
を提供することにある。
［問題点を解決するための手段］
本発明のディジタル位相同期回路は、位相同期がとれて
いる状態において入力信号に対して分周器の出力状態が
変化しない領域（以下不感帯と呼ぶことにする）を制御
する回路を付加することにより、ジッタの低減を図るも
のである。
いる状態において入力信号に対して分周器の出力状態が
変化しない領域（以下不感帯と呼ぶことにする）を制御
する回路を付加することにより、ジッタの低減を図るも
のである。
［作用〕
即ち、位相比較器に入力される分周器出力の立上り変化
点の前後の領域を不感帯とするような不感帯制御信号に
より１分周器を動作させないこととする。この場合、実
際の分周器の動作は不感帯を除いた部分での入力信号変
化のときにのみ分周数が変化することになり、ジッタ量
に±Ｔより小さくすることができ、目的を達成すること
ができる。
点の前後の領域を不感帯とするような不感帯制御信号に
より１分周器を動作させないこととする。この場合、実
際の分周器の動作は不感帯を除いた部分での入力信号変
化のときにのみ分周数が変化することになり、ジッタ量
に±Ｔより小さくすることができ、目的を達成すること
ができる。
［実施例コ
以下、本発明の実施例を第１図により説明する。なお本
実施例では、入力信号の周波数は基準発振器をｍ分周に
したものに近いと仮定する。
実施例では、入力信号の周波数は基準発振器をｍ分周に
したものに近いと仮定する。
端子１に加えられた入力信号と分周器６からの信号は１
位相比較器３により両者の位相差を検出する。分周数制
御回路４では、両者の位相の進み・遅れに応じてｍ −
１またはｍ＋１の分周数を設定するが、分周器出力の立
上り変化点の前後の領域では不感帯制御回路７を介して
得られる不感帯制御信号により分周数はｍのみに固定さ
れる。分周数制御回路４の出力により基準発振器５の出
力は分周器６で必要な分周数に分周される。この出力は
前述の位相比較器３に入力されると同時に外部に端子２
を介して出力される。また分周器６の出力の一部は不感
帯制御回路７に入力される。
位相比較器３により両者の位相差を検出する。分周数制
御回路４では、両者の位相の進み・遅れに応じてｍ −
１またはｍ＋１の分周数を設定するが、分周器出力の立
上り変化点の前後の領域では不感帯制御回路７を介して
得られる不感帯制御信号により分周数はｍのみに固定さ
れる。分周数制御回路４の出力により基準発振器５の出
力は分周器６で必要な分周数に分周される。この出力は
前述の位相比較器３に入力されると同時に外部に端子２
を介して出力される。また分周器６の出力の一部は不感
帯制御回路７に入力される。
不感帯制御信号のパルス幅は、第２図から明らかな如く
、分周器をｖＪ作させる基準発振器の最小クロック幅Ｔ
に近い値にすればよい。
、分周器をｖＪ作させる基準発振器の最小クロック幅Ｔ
に近い値にすればよい。
即ち、第２図は、分周器として基準発振器を通常１６分
周し、位相比較器の結果として分周比を１７．１５に１
＠だけ分周比を変化させるものを用いた場合の不感帯の
範囲に対するジッタの分散について実験値を示したもの
である。
周し、位相比較器の結果として分周比を１７．１５に１
＠だけ分周比を変化させるものを用いた場合の不感帯の
範囲に対するジッタの分散について実験値を示したもの
である。
この場合Ｔは２位相同期がとれている場合には。
分周器出力の周期を１６で割ったものに等しくなる。第
２図から明らかな如く、不感帯の範囲を分周器を動作さ
せる基準発振器の最小クロック幅Ｔに近い値に選んだと
き、ジッタは非常に小さくなることがわかる。
２図から明らかな如く、不感帯の範囲を分周器を動作さ
せる基準発振器の最小クロック幅Ｔに近い値に選んだと
き、ジッタは非常に小さくなることがわかる。
第３図は、本発明によるディジタル位相同期回路をタイ
ムチャートによって示したものであり、この例では分周
数を１０±１に変化させる場合を示している。ａの部分
では入力信号が不感帯領域に入っているため分周数は１
０となる。
ムチャートによって示したものであり、この例では分周
数を１０±１に変化させる場合を示している。ａの部分
では入力信号が不感帯領域に入っているため分周数は１
０となる。
またｂの部分では分周器出力に比べ入力信号が進んでい
ることから、分周数を９とする制御を行ない、さらにＣ
の部分では分周器出力に比べ入力信号が遅れていること
から、分周数を１１とし、入力信号に分周器出力が追従
する動作を行なう。
ることから、分周数を９とする制御を行ない、さらにＣ
の部分では分周器出力に比べ入力信号が遅れていること
から、分周数を１１とし、入力信号に分周器出力が追従
する動作を行なう。
［発明の効果コ
以上述べた如く１本発明によれば、位相同期がとれてい
る状７１１で入力信号に対して追従動作を行なわない制
御回路を設置し、制御しない領域を分周数を制御する最
小クロック幅に近い値に設定することにより、従来に比
ベジッタを大幅に低減することができる効果がある。
る状７１１で入力信号に対して追従動作を行なわない制
御回路を設置し、制御しない領域を分周数を制御する最
小クロック幅に近い値に設定することにより、従来に比
ベジッタを大幅に低減することができる効果がある。
第１図は本発明によるディジタル位相同期回路の一実施
例を示すブロック図、第２図は不感帯の範囲とジッタの
分散を示す図、第３図は本発明によるディジタル位相同
期回路の動作を示すタイムチャートである。 １・・・入力信号端子、 ２・・・分周器出力端子、 ３・・・位相比較器、 ４・・・分周数制御回路、 ５・・・基準発振器。 ６・・・分周器、 ７・・・不感帯制御回路
例を示すブロック図、第２図は不感帯の範囲とジッタの
分散を示す図、第３図は本発明によるディジタル位相同
期回路の動作を示すタイムチャートである。 １・・・入力信号端子、 ２・・・分周器出力端子、 ３・・・位相比較器、 ４・・・分周数制御回路、 ５・・・基準発振器。 ６・・・分周器、 ７・・・不感帯制御回路
Claims (1)
- １、第１発振器出力を分周して得られる第２発振器の周
波数、位相が、入力信号の周波数、位相に一致するよう
に両者の位相差を検出して第１発振器の分周数を制御す
るディジタル位相同期回路において、位相同期がとれて
いる状態で、入力信号に追従動作を行なわない時間幅を
第１発振器出力の分周数を制御する最小クロック幅に近
い値とする制御回路を設置したことを特徴とするディジ
タル位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190503A JPS6346814A (ja) | 1986-08-15 | 1986-08-15 | デイジタル位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190503A JPS6346814A (ja) | 1986-08-15 | 1986-08-15 | デイジタル位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6346814A true JPS6346814A (ja) | 1988-02-27 |
Family
ID=16259173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61190503A Pending JPS6346814A (ja) | 1986-08-15 | 1986-08-15 | デイジタル位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6346814A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146643A (ja) * | 1982-02-26 | 1983-09-01 | 日立金属株式会社 | 柱脚金物 |
| JPH0530304U (ja) * | 1991-09-24 | 1993-04-20 | 日立金属株式会社 | 柱脚金物 |
| JPH0530303U (ja) * | 1991-09-24 | 1993-04-20 | 日立金属株式会社 | 柱脚金物 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60190024A (ja) * | 1984-03-12 | 1985-09-27 | Hitachi Ltd | デイジタル位相同期回路 |
-
1986
- 1986-08-15 JP JP61190503A patent/JPS6346814A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60190024A (ja) * | 1984-03-12 | 1985-09-27 | Hitachi Ltd | デイジタル位相同期回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146643A (ja) * | 1982-02-26 | 1983-09-01 | 日立金属株式会社 | 柱脚金物 |
| JPS6346814B2 (ja) * | 1982-02-26 | 1988-09-19 | Hitachi Kinzoku Kk | |
| JPH0530304U (ja) * | 1991-09-24 | 1993-04-20 | 日立金属株式会社 | 柱脚金物 |
| JPH0530303U (ja) * | 1991-09-24 | 1993-04-20 | 日立金属株式会社 | 柱脚金物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| JPS6346814A (ja) | デイジタル位相同期回路 | |
| JPS5957530A (ja) | 位相同期回路 | |
| JPS59143444A (ja) | デイジタルフエ−ズロツクドル−プ回路 | |
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JP2735092B2 (ja) | フェーズロックドループ回路 | |
| JP2745787B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2571146B2 (ja) | デジタルテープレコーダーの同期システム | |
| JPS62236213A (ja) | デジタル位相同期回路 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPH01180118A (ja) | ディジタルｐｌｌ回路 | |
| JP2994021B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH07120941B2 (ja) | デイジタルｐｌｌ回路 | |
| JPH0342737B2 (ja) | ||
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPS6276927A (ja) | 位相同期回路 | |
| JPH0522125A (ja) | 位相比較回路装置 | |
| JPS6011853B2 (ja) | 位相同期回路 | |
| JPH03178221A (ja) | 位相同期装置 | |
| JPH01253317A (ja) | ディジタル位相同期回路 | |
| JPH04154220A (ja) | 位相同期回路 | |
| JPH0732464B2 (ja) | Ｐｌｌ回路 | |
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| JPH02142220A (ja) | ディジタル位相同期回路 |