JP2735092B2 - フェーズロックドループ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各種伝送及び通信装置
に使用され、基準信号に同期した発振信号を出力するフ
ェーズロックドループ（ＰＬＬ）回路に関する。

【０００２】

【従来の技術】従来のフェーズロックドループ回路の一
例を図４に示す。入力信号１１は、フェーズロックドル
ープ回路入力端子に接続された位相比較器１の第１の比
較器入力端子に入力される。この入力信号１１は、位相
比較器１の第２の比較器入力端子に入力された分周回路
４の分周出力１２と、位相比較器１により位相比較さ
れ、その結果は両者の位相差に対するＰＷＭ波として出
力される。このＰＷＭ波は、フィルタ２によりろ波され
て、電圧制御発振器３の制御入力となる。電圧制御発振
器３は、その制御入力の電圧値により、出力周波数が変
化する。電圧制御発振器３の出力は、分周回路４によ
り、入力信号１１と等しい周波数まで分周されて、位相
比較器１の第２の比較器入力端子に与えられる。電圧制
御発振器３の出力端子からフェーズロックドループ出力
信号が取り出される。

【０００３】以上のフェーズロックドループ回路は一種
のサーボ系を構成しており、定常状態では位相比較器１
の２入力の位相差は一定で、かつその周波数は一致して
いる。そのため本回路は、入力信号１１の周波数を、分
周回路４の分周比倍に逓倍する回路を構成している。

【０００４】

【発明が解決しようとする課題】フェーズロックドルー
プ回路を実際に使用する場合には、入力信号１１が断と
なった時にも、それ以前の定常状態の出力周波数に出来
るだけ近い周波数で自走する事が要求される場合が多
い。図１の例では入力信号１１の断時、位相比較器１の
出力はある一定のデューティ比のパルスしか出力できな
くなる。該デューティ比がどれくらいに設定されるかは
位相比較器１の回路構成に依存する。

【０００５】この一定デューティ比のパルスはフィルタ
２で平滑化され、一定の直流電圧として電圧制御発振器
３に入力する。通常、この直流電圧は、入力信号１１が
断以前の定常状態における電圧制御発振器３の制御入力
電圧値と一致するように設定する事が望ましく、またそ
れに対応したデューティ比のパルスを、自走時に出力す
るように位相比較器１は設計される。

【０００６】一方、電圧制御発振器３は、周波数温度特
性を持っており、仮に一定の制御入力電圧を与え続けて
いたとしても、周囲温度が変動する事によりその出力周
波数が変化するという欠点がある。このために以上の様
なフェーズロックドループ回路自走時の制御を施して
も、出力周波数は周囲温度の変化に伴い変化してしまう
ため、期待される定常状態の出力周波数からずれてしま
うという問題点を有していた。

【０００７】従って、本発明の課題は、入力信号が断と
なった時にも、それ以前の定常状態の出力周波数に近い
周波数で自走する構成のフェーズロックドループ回路を
提供することにある。

【０００８】本発明のもう一つの課題は、入力信号が断
となった時には、自動的に、それ以前の定常状態の出力
周波数に近い周波数での自走状態になり、入力信号が再
到来した時には、自動的に、再び入力信号に同期した発
振信号を出力する定常状態になるフェーズロックドルー
プ回路を提供することにある。

【０００９】

【課題を解決するための手段】本発明によれば、入力信
号を受けるフェーズロックドループ回路入力端子と、第
１及び第２の比較器入力端子を有する位相比較器と、電
圧制御発振器とを、備え、前記第２の比較器入力端子
と、前記位相比較器と、前記電圧制御発振器とでフェー
ズロックドループを構成し、前記電圧制御発振器の出力
端子からフェーズロックドループ出力信号を取り出すフ
ェーズロックドループ回路において、前記フェーズロッ
クドループ回路入力端子に接続され、前記入力信号の断
を検出し、断検出信号を出力する断検出回路と；第１及
び第２のセレクタ入力端子とセレクタ出力端子とを有
し、前記第１のセレクタ入力端子が前記フェーズロック
ドループ回路入力端子に接続され、前記セレクタ出力端
子が前記第１の比較器入力端子に接続され、前記断検出
回路が前記断検出信号を出力していない時は、前記第１
のセレクタ入力端子を前記セレクタ出力端子に接続し、
前記断検出回路が前記断検出信号を出力している時は、
前記第２のセレクタ入力端子を前記セレクタ出力端子に
接続するセレクタと；周囲温度を検出し、検出温度を表
すディジタル温度信号を出力する温度検出回路と；予
め、前記検出温度に対応して温度補償データを記憶して
おり、前記ディジタル温度信号に応答して、当該ディジ
タル温度信号にて表されている検出温度に対応した温度
補償データを出力するメモリと；遅延回路入力端子と遅
延回路出力端子と制御入力端子とを有し、前記遅延回路
入力端子が前記第２の比較器入力端子に接続され、前記
遅延回路出力端子が前記第２のセレクタ入力端子に接続
され、前記制御入力端子が前記メモリの出力に接続さ
れ、前記遅延回路入力端子の信号に、前記メモリの出力
に対応した遅延を与えて、前記遅延回路出力端子に出力
する可変遅延回路と；を有することを特徴とするフェー
ズロックドループ回路が得られる。

【００１０】更に本発明によれば、前記フェーズロック
ドループが、前記第２の比較器入力端子と、前記位相比
較器と、前記電圧制御発振器とに加えて、該位相比較器
の出力をろ波し、ろ波出力を前記電圧制御発振器の入力
端子に与えるフィルタと、前記電圧制御発振器の前記出
力端子からの信号を分周し、分周出力を前記第２のセレ
クタ入力端子に与える分周器とによって構成されている
ことを特徴とするフェーズロックドループ回路が得られ
る。

【００１１】

【実施例】次に本発明の実施例について図面を参照して
説明する。図１を参照すると、本発明の一実施例にフェ
ーズロックドループ回路は、通常時（入力信号１１が断
でない時）、セレクタ６は、図示のように、入力信号１
１を受けるフェーズロックドループ回路入力端子に接続
された第１のセレクタ入力端子を、位相比較器１の第１
の比較器入力端子に接続されたセレクタ出力端子に接続
している。この時、可変遅延回路７、メモリ８、温度検
出回路９は、フェーズロックドループ回路から切り離さ
れているため、フェーズロックドループ回路の動作は先
に説明した従来例と等しくなる。

【００１２】一方、温度検出回路９の出力をアドレスと
するメモリ８には、予め温度補償データが書き込んであ
り、温度検出回路９の出力に対応した該データは可変遅
延回路７の制御入力として与えられる。結果として可変
遅延回路７の入出力の遅延差は、メモリ８に書き込まれ
ている温度補償データにより制御される事になる。

【００１３】入力信号１１が断になると、断検出回路５
が断検出信号（入力信号１１が断でない時の出力信号の
反転信号）を出力するため、セレクタ６は、図１に破線
で示すように、可変遅延回路７の出力に接続された第２
のセレクタ入力端子を、セレクタ出力端子に接続するよ
うに、切り替わる。結果として位相比較器１は、可変遅
延回路７の入出力間の位相差（言い替えると遅延差）に
対応したデューティ比のパルスを出力するようになる。
またこのデューティ比は、先に説明したように、電圧制
御発振器３の制御入力の特定な電圧値に変換される。

【００１４】以上のメカニズムを利用してフェーズロッ
クドループ回路の自走周波数の温度補償をかけるのが、
本発明の特徴である。すなわち温度補償は可変遅延回路
７の遅延量を制御する事により、位相比較器１の出力の
デューティ比を制御し、またそれにより電圧制御発振器
３の制御入力電圧が制御され、結果として出力周波数を
制御される事を利用して実現している。

【００１５】位相比較器１の入出力のタイムチャート
を、周囲温度が異なっている２つの場合を想定して、図
３及び図４に示す。位相比較器１は、一方の入力である
信号１２の立上りから他方の入力である信号１３の立上
りまでを「１」として出力し、その他の場合を「０」と
して出力していることが、位相比較器１の出力信号１４
で示されている。図３と図４を比べて、可変遅延回路７
の出力である信号１３の位相に差があるのは、前述のよ
うに各々の図で周囲温度が異なる事を想定しているから
であり、そのため可変遅延回路７に加えられた温度補償
制御量が異なり、可変遅延回路７の遅延量に差異が生じ
ている為である。その結果として図３及び図４で位相比
較器１出力信号１４デューティ比に差異が生じている事
が分かるであろう。この出力信号１４がフィルタ２を通
ったのちの波形を波線で示している。図３と図４の場合
のいずれも、フィルタ２により信号１４のパルス成分が
十分に抑圧され、信号１４のデューティ比に比例した一
定の電圧値となっている。この電圧値が電圧制御発振器
３の制御入力電圧となる。信号１４のデューティ比に関
し、図３の場合の方が、図４の場合に比べ「１」の幅が
広いため、より高い制御電圧を電圧制御発振器３に与え
ている。

【００１６】以上の説明で、温度補償制御により可変遅
延回路７の遅延量を制御する事が、電圧制御発振器３の
制御入力電圧を制御する事になり、出力周波数を制御す
るにいたるプロセスが理解できるであろう。

【００１７】

【発明の効果】以上説明したように本発明は、フェーズ
ロックドループ回路の自走周波数制御に温度補償を適用
する事が出来るので、フェーズロックドループ回路自走
時にも、正常入力が与えられる時の定常状態の出力周波
数に近い、高安定な出力周波数を得る事ができるという
優れた効果を有する。本発明を使用することにより、フ
ェーズロックドループ回路は自走時にも正確なタイミン
グを供給できるため、非常時にフェーズロックドループ
回路の入力が断となった場合でもデータを正確に伝送す
る事が可能となりビット誤り率が低減され、回線品質が
向上するという効果が期待できる。

【００１８】更に本発明によれば、断検出回路と、断検
出回路に接続されたセレクタとを供えるので、入力信号
が断となった時には、自動的に、それ以前の定常状態の
出力周波数に近い周波数での自走状態になるし、入力信
号が再到来した時には、自動的に、再び入力信号に同期
した発振信号を出力する定常状態になるフェーズロック
ドループ回路が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】従来例のブロック図である。

【図３】位相比較器の入出力の関係の一例を表わすタイ
ムチャートである。

【図４】位相比較器の入出力の関係の他の例を表わすタ
イムチャートである。

【符号の説明】

１ 位相比較器 ２ フィルタ ３ 電圧制御発振器 ４ 分周回路 ５ 断検出回路 ６ セレクタ ７ 可変遅延回路 ８ メモリ ９ 温度検出回路 １１ 入力信号

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号を受けるフェーズロックドルー
   プ回路入力端子と、第１及び第２の比較器入力端子を有
   する位相比較器と、電圧制御発振器とを、備え、前記第
   ２の比較器入力端子と、前記位相比較器と、前記電圧制
   御発振器とでフェーズロックドループを構成し、前記電
   圧制御発振器の出力端子からフェーズロックドループ出
   力信号を取り出すフェーズロックドループ回路におい
   て、 前記フェーズロックドループ回路入力端子に接続され、
   前記入力信号の断を検出し、断検出信号を出力する断検
   出回路と；第１及び第２のセレクタ入力端子とセレクタ
   出力端子とを有し、前記第１のセレクタ入力端子が前記
   フェーズロックドループ回路入力端子に接続され、前記
   セレクタ出力端子が前記第１の比較器入力端子に接続さ
   れ、前記断検出回路が前記断検出信号を出力していない
   時は、前記第１のセレクタ入力端子を前記セレクタ出力
   端子に接続し、前記断検出回路が前記断検出信号を出力
   している時は、前記第２のセレクタ入力端子を前記セレ
   クタ出力端子に接続するセレクタと；周囲温度を検出
   し、検出温度を表すディジタル温度信号を出力する温度
   検出回路と；予め、前記検出温度に対応して温度補償デ
   ータを記憶しており、前記ディジタル温度信号に応答し
   て、当該ディジタル温度信号にて表されている検出温度
   に対応した温度補償データを出力するメモリと；遅延回
   路入力端子と遅延回路出力端子と制御入力端子とを有
   し、前記遅延回路入力端子が前記第２の比較器入力端子
   に接続され、前記遅延回路出力端子が前記第２のセレク
   タ入力端子に接続され、前記制御入力端子が前記メモリ
   の出力に接続され、前記遅延回路入力端子の信号に、前
   記メモリの出力に対応した遅延を与えて、前記遅延回路
   出力端子に出力する可変遅延回路と；を有することを特
   徴とするフェーズロックドループ回路。
2. 【請求項２】 前記フェーズロックドループが、前記第
   ２の比較器入力端子と、前記位相比較器と、前記電圧制
   御発振器とに加えて、該位相比較器の出力をろ波し、ろ
   波出力を前記電圧制御発振器の入力端子に与えるフィル
   タと、前記電圧制御発振器の前記出力端子からの信号を
   分周し、分周出力を前記第２のセレクタ入力端子に与え
   る分周器とによって構成されていることを特徴とする請
   求項１に記載のフェーズロックドループ回路。