JPH03178221A - 位相同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は位相同期装置に関するものである。

従来の技術 従来から位相同期装置は送受信器やファクシミリ等に欠
くことのできない構成要素となっている。

以下、従来のディジタル位相同期装置について説明する
。

第４図は従来のディジタル位相同期装置のブロック図で
ある。第４図において、１は入力クロックと出力クロッ
クの位相を比較する位相比較器、２は位相比較器１の出
力を積分するループフィルタ、３はディジタル電圧制御
発振器でループフィルタ２の出力信号により制御されて
いる。

以上のように構成されたディジタル位相同期装置につい
て、以下その動作を説明する。

入力クロックに対する出力クロックの位相は位相比較器
１により比較され、位相進み又は遅れ情報としてループ
フィルタ２へ出力される。ループフィルタ２は位相比較
器１の出力信号を積分し、その積分結果にもとすきディ
ジタル電圧制御発振器３を制御する。ディジタル電圧制
御発振器３はこの制御信号にもとすき入力クロックと出
力り、ロックの位相の同期をとる。

以上の動作について、入力クロックと出力クロックの位
相が第５図に示すような関係にあるときの同期引き込み
過程を説明する。

まず、第５図（イ）に示すように、入力タロ・ツクに対
する出力クロックの位相が時刻１＝１０において１８０
°より僅かに小さな値だけ進んでし）る場合位相比較器
１はＨ信号を出力する。この状態がループフィルタ２の
積分時定数に相当する時間続いた時ループフィルタ２は
ディジタル電圧制御発振器３に位相を遅らすよう制御信
号を出力する。その結果人力クロックに対する出力クロ
ックの位相は時刻ｔ＝ｔ　１に示すように位相差が縮小
する。この動作を順次繰り返して、時刻ｔ＝ｔ４にて出
力クロックが入力クロックに同期する。

次に、第５図（ロ）に示すように、入力クロ・ツクに対
する出力クロックの位相が時刻１＝１０において１８０
°より僅かに小さな値だけ遅れている場合位相比較器ｌ
はＬ信号４出力する。この状態がループフィルタ２の積
分時定数に相当する時間続いた時ループフィルタ２はデ
ィジタル電圧制御発振器３に位相を進めるよう制御信号
を出力する。その結果入力クロックに対する出力クロッ
クの位相は時刻ｔ＝ｔｌに示すように位相差が縮小する
。この動作を順次繰り返し、時刻ｔ＝ｔ４において出力
クロックか入力タロツクに同期する。

この最大同期引き込み時間は、同期引き込み過程の経過
時間を横軸に、入力クロックと出力クロックの位相差を
縦軸にとると第６図に示すように位相差１８０°を最高
に位相差と経過時間は比例して位相差はＯｏに近ずく。

このディジタル位相同期装置の重要な性能として同期状
態安定度と同期引き込み時間がある。同期状態安定度を
向上させるためにはループフィルタの積分時定数を大き
くするかディジタル電圧制御発振器の位相制御量を小さ
くする方法をとり、同期引き込み時間を短縮するために
は同期状態安定度を向上する時とは逆にループフィルタ
の積分時定数を小さくするかディジタル電圧制御発振器
の位相制御量を大きくする方法をとるので、この同期状
態安定度の向上と同期引き込み時間の短縮は相反する条
件を持っている。

この同期状態安定度の向上と同期引き込み時間の短縮の
両方を満たす手段の一例として従来の改良型のディジタ
ル位相同期装置を第７図に示す。

第７図において、ｌは位相比較器、３はディジタル電圧
制御発振器でこれらは第４図に示した従来例の構成と同
じものであるので詳細な説明を省略する。１０は出力ク
ロックの位相を９０’遅らせる９０°移相器、１１は９
０’移相器１０より出力されたクロックと入力クロック
を比較する位相比較器である。１２は出力タロツクの位
相を９０°進ませる−９０”移相器、１３は−９０”移
相器１２より出力されたクロックと入力クロックを比較
する位相比較器である。１４は判定器で位相比較器１１
と１３の出力により入力クロックに対する出力クロック
の位相差が９０’より大きいかどうかを判定する。１５
は位相比較器１の出力を積分するループフィルタで、判
定器１４の出力信号により積分時定数を変えることがで
きる。

以上のように構成されたディジタル位相同期装置につい
て以下その動作を説明する。

入力クロックに対する出力クロックの位相は位相比較器
１により比較されるのと同時に９０’移相器１０．位相
比較器１１、−９０°移相器１２、位相比較器１３、判
定器１４により位相差が±９０°以下である場合９０”
移相器１０と位相比較器１１の組合せは位相比較器１１
に入る位相差は０°〜１８０°の範囲にあるため位相遅
れ信号であるし信号を、−９０”移相器１２と位相比較
器１３の組合せは位相比較器■３に入る位相差は＝１８
０°〜Ｏ°の範囲にあるため位相進み信号であるＨ信号
を出力する。判定器１４はこの位相比較器１１の出力が
Ｌ信号、位相比較器１３の出力信号がＨ信号であるとき
位相差は９０°以下であると判定し、これ以外の組合せ
である時は位相差が９０°より大きいと判定する。ルー
プフィルタ１５は判定器１４の出力信号により位相差が
９０°以下の時は積分時定数をτ１、位相差が９０”よ
り大きい間は積分時定数をτ１よりも小さくτ２と決め
この積分時定数に従って位相比較器■より出力される位
相進みまたは位相遅れ情報を積分し、その積分結果にも
とすきディジタル電圧制御発振器３を制御する。ディジ
タル電圧制御発振器３はこの制御信号により入力クロッ
クと出力クロックの位相の同期をとる。

以上の動作について、入力タロツクと出力クロックの位
相か第８図に示すような関係にあるときの同期引き込み
過程を説明する。

第８図（イ）に示すように、人力クロックに対する出力
クロックの位相が時刻１＝１０において、１８０°より
僅かに小さな値だけ進んでいる場合位相比較器ｌはＨ信
号を出力するのと同時にループフィルタ１５の積分時定
数は判定器１４の判定信号によりτ２となる。この状態
が積分時定数τ２に相当する時間続いた時ループフィル
タ１５はディジタル電圧制御発振器３に位相を遅らすよ
う制御信号を出力する。その結果人力タロツクに対する
出力クロックの位相差は縮小し、時刻１＝１１にて入力
タロツクに対する出力クロックの位相進みは９０°以下
になる。このとき判定器１４の判定信号が変化しループ
フィルタ１５は積分時定数をτ２からτ１に切り換え前
記と同様にディジタル電圧制御発振器３に制御信号を出
力し、時刻ｔ＝ｔ３において出力クロックが入力クロッ
クに同期する。

次に、第８図（ロ）に示すように、入力クロックに対す
る出力クロックの位相が時刻１＝１０において１８０°
より僅かに小さい値だけ遅れている場合、位相比較器１
はＬ信号を出力するのと同時に判定器１４の判定信号に
よりループフィルタ１５の積分時定数をτ２として時刻
ｔ＝ｔｌの入力クロックに対する出力クロックの位相差
が９０°以下になるまでディジタル電圧制御発振器３に
制御信号を出力する。入力クロックに対する出力クロッ
クの位相進みが９０°以下になると判定器１４の判定信
号によりループフィルタエ５の積分時定数をτ１として
ディジタル電圧制御発振器３に制御信号を出力し、時刻
ｔ＝ｔ３において出力クロックが入力クロックに同期す
るまでこれを繰り返す。

この最大同期引き込み時間を同期引き込み過程の経過時
間を横軸に、入力クロックと出力クロックの位相差を縦
軸にとると第９図に示すようになり最大同期引き込み時
間が第１図に示す従来例の最大同期引き込み時間を点線
で表すとｔ４よりｔ３に改善されているのがわかるが最
大位相差は１８０”　のままである。

発明か解決しようとする課題 しかしながら上記従来の構成では、同期引き込み時間を
短縮するために入出力クロックの位相差が所定の位相差
以下であるかどうかを判定するための回路、及びループ
フィルタの積分時定数切換回路を用いており、前記した
所定の位相差の値を下げることや積分時定数を小さくす
ることにより同期引き込み時間を短縮することはできる
が、これらの所定の位相差の値を下げることや積分時定
数を小さくすることには限界があるため同期引き込み時
間の短縮にも限界がある。

課題を解決するための手段 本発明は前記問題点を解決するため、電圧制御発振手段
と、電圧制御発振手段より出力される発振信号と入力信
号との位相を比較する位相比較手段と、発振信号と入力
信号との位相差が所定値より大きい場合発振信号を反転
させる第１の反転手段と、発振信号と入力信号との位相
差が所定値より大きい場合位相比較手段より出力される
位相比較信号を反転させる第２の反転手段とを備えた。

作用 本発明は上記した構成により、位相比較手段と第１の反
転手段によって、入力信号と発振信号との位相差が所定
値より大きい場合は入力信号と発振信号とを逆位相で同
期させ、人力信号と発振信号との位相差が所定値以下の
場合は入力信号と発振信号とを同位相で同期させ、入力
信号と発振信号とが逆位相で同期している場合は第２の
反転手段により、人力信号と出力信号とが同位相で同期
する。

実施例 第１図は本発明の一実施例におけるディジタル位相同期
装置のブロック図を示すものである。

第１図において、１は位相比較器、２はループフィルタ
、３はディジタル電圧制御発振器でこれらは第４図に示
した従来例の構成と同じものであるので詳細な説明を省
略する。４はディジタル電圧制御発振器３の出力信号の
位相を９０°遅らせる９０°移相器、５は９０°移相器
４より出力された信号と入力クロックを比較する位相比
較器である。６は位相比較器１の出力信号を反転するイ
ンバータ、７はディジタル電圧制御発振器３の出力信号
を反転するインバータである。８は位相比較器５の出力
信号に応じ位相比較器１の出力信号とインバータ６の出
力信号とのどちらかを選択しループフィルタ２に出力す
るセレクタ、９は位相比較器５の出力信号に応じディジ
タル電圧制御発振器３の出力信号とインバータ７の出力
信号とのどちらかを選択するセレクタである。

以上のように構成されたディジタル位相同期装置につい
て、以下その動作を説明する。入力クロックに対するデ
ィジタル電圧制御発振器３の出力信号の位相は位相比較
器１により比較される。同時に９０°移相器４、位相比
較器５により人力クロックとディジタル電圧制御発振器
３の出力信号の位相差が９０°より大きいかどうかを判
定しセレクタ８．９に判定結果を出力する。セレクタ８
．９は入力クロックとディジタル電圧制御発振器３の出
力信号の位相差が９０”より大きい時はインバータ６．
７の出力信号をそれぞれ選択し、位相差が９０°以下の
時は位相比較器１、ディジタル電圧制御発振器３の出力
信号をそれぞれ選択する。

ループフィルタ２はセレクタ８の出力信号を積分し、そ
の積分結果にもとすきディジタル電圧制御発振器３を制
御する。ディジタル電圧制御発振器３はこの制御信号に
もとずき入力クロックと出力クロックの位相の同期をと
る。

以上の動作について、入力クロックとディジタル電圧制
御発振器３の出力信号の位相が第２図に示すような関係
にあるときの同期引き込み過程を説明する。

まず、第２図（イ）に示すように入力クロックに対する
ディジタル電圧制御発振器３の出力信号の位相が時刻１
＝１０において９０°より僅かに大きな値だけ進んでい
る場合位相比較器ｌはＨ信号を出力するのと同時にセレ
クタ８．９は位相比較器５の出力信号Ｈによりそれぞれ
インバータ６．７の出力信号を選択する。位相比較器１
の出力信号はインバータ６によりＨ信号はＬ信号となり
セレクタ８を通してループフィルタ２に入力される。

この状態が積分時定数に相当する時間続いた時ループフ
ィルタ２はディジタル電圧制御発振器３に位相を進める
よう制御信号を出力する。その結果人力クロックに対す
るディジタル電圧制御発振器３の出力信号の位相は時刻
ｔ＝ｔ２において反転位相で同期する。このときセレク
タ９はインバータ７の反転出力を選択するためディジタ
ル電圧制御発振器３の反転信号を出力クロックとするの
で出力クロックは入力クロックと同相で同期する。

次に、第２図（ロ）に示すように入力クロックに対する
ディジタル電圧制御発振器３の出力信号の位相が時刻１
＝１０において９０°より僅かに小さな値だけ進んでい
る場合位相比較器１はＨ信号を出力するのと同時にセレ
クタ８．９は位相比較器５の出力信号りによりそれぞれ
位相比較器１、ディジタル電圧制御発振器３の出力信号
を選択する。この状態が積分時定数に相当する時間続い
た時ループフィルタ２はディジタル電圧制御発振器３に
位相を遅らすよう制御信号を出力する。その結果人力ク
ロックに対するディジタル電圧制御発振器３の出力信号
の位相は時刻ｔ＝ｔ２において同期する。このときセレ
クタ９はディジタル電圧制御発振器３の出力信号を選択
するためディジタル電圧制御発振器３の出力信号が出力
クロックとなり、出力クロックは入力クロックと同相で
同期する。

前記の同期引き込み過程とは逆に初期状態においてディ
ジタル電圧制御発振器３の出力信号が入力クロックより
も位相が遅れている場合も位相が進んでいる場合と同様
の動作をし位相差が９０”より大きいときはディジタル
電圧制御発振器３の出力信号が入力クロックと逆相で同
期しディジタル電圧制御発振器３の反転信号が出力りロ
ックとなり、位相差が９０”以下のときはディジタル電
圧制御発振器３の出力信号が入力クロックと同相で同期
しディジタル電圧制御発振器３の出力信号が出力クロッ
クとなるため出力り口・ツクはいずれの場合にも入力ク
ロックと同相で同期するように動作する。

この最大同期引き込み時間の同期引き込み過程の経過時
間を横軸に、入力クロックと出力クロ・ツクの位相差を
縦軸にとると第３図に示すようになる。第３図において
ｔ４は第４図に示す従来のディジタル位相同期装置の最
大同期引き込み時間、ｔ３は第７図に示すディジタル位
相同期装置改良型の最大同期引き込み時間、ｔ２は本発
明のディジタル位相同期装置の最大同期引き込み時間を
表す。第３図に示すように最大同期引き込み時間がｔ４
からｔ２に改善されている。

なお本発明ではディジタル信号を用いたが、これはアナ
ログ信号でも実現可能である。

発明の効果 以上のように本発明は、電圧制御発振手段と、電圧制御
発振手段より出力される発振信号と入力信号との位相を
比較する位相比較手段と、発振信号と入力信号との位相
差が所定値より大きい場合発振信号を反転させる第（の
反転手段と、発振信号と入力信号との位相差が所定値よ
り大きい場合位相比較手段より出力される位相比較信号
を反転させる第２の反転手段とを備えたものであり、位
相比較手段と第１の反転手段によって、入力信号と発振
信号との位相差が所定値より大きい場合入力信号と発振
信号とを逆位相で同期し、入力信号と発振信号との位相
差が所定値以下の場合は入力信号と発振信号とを同位相
で同期するが、入力信号と発振信号とが逆位相で同期し
ている場合は第２の反転手段により入力信号と出力信号
とが同位相で同期するようにしたことにより、最大同期
号き込み時間を積分時定数や位相制御量の値等を変える
ことなく最高約半分にまで短縮することができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるディジタル位相同期
装置のブロック図、第２図は本発明のディジタル位相同
期装置のタイムチャート図、第３図は本発明のディジタ
ル位相同期装置の最大同期引き込み時間図、第４図は従
来例のディジタル位相同期装置のブロック図、第５図は
従来例のディジタル位相同期装置のタイムチャート図、
第６図は従来例のディジタル位相同期装置の最大同期引
き込み時間図、第７図は従来例のディジタル位相同期装
置改良型のブロック図、第８図は従来例のディジタル位
相同期装置改良型のタイムチャート図、第９図は従来例
のデインタル位相同期装置改良型の最大同期引き込み時
間図である。 ｌ・・・位相比較器　　　　２・・・ループフィルタ３
・・ディジタル電圧制御発振器

Claims (1)

【特許請求の範囲】
1. 電圧制御発振手段と、前記電圧制御発振手段より出力さ
   れる発振信号の位相と入力信号の位相とを比較する位相
   比較手段と、前記発振信号と前記入力信号との位相差が
   所定値より大きい場合前記発振信号を反転させる第１の
   反転手段と、前記発振信号と前記入力信号との位相差が
   所定値より大きい場合前記位相比較手段より出力される
   位相比較信号を反転させる第２の反転手段とを備えたこ
   とを特徴とする位相同期装置。