JPH04165819A - 位相同期発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相同期発振器に関し、特に可変周波数発振器
としてルビジウム原子発振器等の周波数可変範囲が極め
て小さい発振器を用いた位相同期発振器に関する。

〔従来の技術〕

従来の位相同期発振器は、第３図に示すように、入力端
子１００から与えられる入力クロック信号を位相比較周
波数まで分周する分周器１と、出力端子２００に出力さ
れる出力クロック信号を位相比較周波数まで分周する分
局器７と、分周器１および７の再出力信号の位相を比較
しその位相差を示す制御信号を発生する位相比較器３と
、この制御信号により周波数制御される可変周波数発振
器８とから成る構成をもつ。位相比較器３が発生する制
御信号は、可変周波数発振器８が電圧制御発振器である
場合には、位相比較した２つの信号の位相差に応じた直
流電圧信号である。なお、位相比較器３に与えられる信
号の周波数と、入力端子１００に入力される入力クロッ
ク信号の周波数または出力端子２００に出力される出力
クロック信号の周波数とが等しい場合には、分周器１ま
たは７が不要である。

この様な構成の従来の位相同期発振器において、可変周
波数発振器８の出力周波数が低下すると、分局器７から
位相比較器３に加えられている信号の位相は、分周器１
から位相比較器３に加えられている信号の位相よりも遅
れていくことになる。この位相ずれに応じて、位相比較
器３は可変周波数発振器８の出力周波数を高める制御信
号を発出して可変周波数発振器８の出力周波数を上昇さ
せ、入力信号の周波数に近付けていく。逆に可変周波数
発振器８の出力周波数が上昇した場合には、分周器７の
出力信号が分周器１の出力信号よりも進むことになるた
め、位相比較器３から可変周波数発振器８の出力周波数
を低下させる制御信号が発出され、出力周波数を入力信
号と等しい周波数に近付けていき、同期を確立させる。

なお通常、位相同期発振器の位相比較器での位相比較範
囲をできるだけ広＜シ、かつ進み位相変化の場合の位相
比較範囲と遅れ位相変化の場合の位相比較範囲を等しく
するため、２つの信号の位相関係が同期状態で１８０°
異なるように構成される。

〔発明が解決しようとする課題〕

この従来の位相同期発振器では、電源投入直後などにお
いて、可変周波数発振器８がまだ正常状態になっていな
い場合には、可変周波数発振器８の出力周波数は所望値
から大幅にずれているのが一般的であり、その周波数ず
れは可変周波数発振器８の周波数可変範囲よりも大きく
なることが多い。特に、安定度の高い可変周波数発振器
では、周波数可変量も小さくなる傾向にある。従って、
電源投入直後の正常状態となっていない間に発生する周
波数以上の周波数可変範囲を得ることは現実的に不可能
である。例えば、ルビジウム原子発振器に周波数可変機
能を付加したルビジウム可変周波数発振器の場合、電源
投入直後の正常状態となっていない間では、公称中心周
波数に対して±ｔｏｐｐｍ程度の差のある周波数が出力
される。

これに対して、周波数可変量は±０．０１ｐＩ）ｍ程度
であり、最悪の場合、周波数ずれの１／１０００程度の
周波数可変範囲である。

この様な可変周波数発振器を用いた位相同期発振器では
、電源投入直後など、異常な周波数が出力されている間
では、正しい基準人力クロック信号が与えられていても
、この信号に位相同期した出力クロック信号を発生する
ことはできない。この間、位相比較器３に加えられる２
つの信号の位相差は常に変化しており、位相比較器３か
らは、最大進み位相状態から最大遅れ状態まで変動する
制御信号が出力されることになる。しかし、電源投入後
、可変周波数発振器８の状態が正常になると、可変周波
数発振器８の出力周波数は設計上の可変周波数範囲内に
なり、位相同期過程に入ることができるようになる。し
かし、可変周波数発振器８が正常状態になった時刻にお
ける両信号の位相差は、全く不定であり、同期状態にお
ける位相関係から太き（かけ離れた状態でなる場合があ
る。この場合には、同期状態での位相関係に到達するま
で多大な時間を要することになる。

例えば、前述のような周波数可変範囲が±０．Ｏ１ｐｐ
ｍのルビジウム可変周波数発振器を用いた、位相比較周
波数が８ＫＨｚの位相同期発振器の場合、可変周波数発
振器が正常状態になった時刻での位相差が同期状態の位
相差から６２．５μｓだけ離れていると、同期状態の位
相差となるまでに要する時間Ｔは最短でも、 Ｔ　＝　ｆｉ２．５Ｘ　１０−”／　０．０１　Ｘ　１
０−”：　８２５０秒→１０４．２分となる。更に、ル
ビジウム可変周波数発振器が正常状態になるまで要する
時間は、電源投入後１５分程度であるから、この位相同
期発振器の出力クロック信号が同期状態となるためには
、電源投入後、少なくとも１２０分すなわち２時間程度
を要することになる。

この様に、従来の位相同期発振器、特に使用している可
変周波数発振器の周波数可変範囲が小さい位相同期発振
器では、電源投入後、出力クロック信号が入力クロック
信号に位相同期するまでに極めて長時間を要するという
欠点がある。

〔課題を解決するための手段〕

本発明の位相同期発振器は、入力クロック信号を分周す
る第１の分周器および出力クロ、り信号を分周する第２
の分周器の少くとも一方と、前記第１の分周器の分周信
号あるいは前記入力クロック信号と前記第２の分周器の
分周信号あるいは前記出力クロック信号との位相を比較
し両者の位相差に応じた制御信号を発生する位相比較器
と、該位相比較器が発生する前記制御信号に応答して前
記出力クロック信号を周波数制御する可変周波数発振器
とを有する位相同期発振器において、前記可変周波数発
振器の動作が正常状態になっとことを検出する正常状態
検出回路と、該正常状態検出回路の検出結果に応答して
前記第１の分周器の分周信号あるいは前記入力クロック
信号と前記第２の分周器あるいは前記出力クロック信号
とのうちの一方の位相に応答して前記第２の分周器また
は前記第１の分周器の分周信号の位相を初期化する位相
初期化回路とを備えていることを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る。正常状態検出回路５は、可変周波数発振器４が正常
状態になったことを検出する回路であり、位相初期化回
路６は正常状態検出回路５の検出結果に応答して、可変
周波数発振器４が正常状態となった時に、分周器２の出
力位相を、分周器１の出力位相に対して同期状態の位相
関係となるよう、強制的に初期化する回路である。

第２図は、この位相初期化回路６の構成例を示すブロッ
ク図である。セットリセット形フリップフロップ６０の
リセット端子は、可変周波数発振器４が正常状態になっ
た時に、論理レベル“Ｈ”となる信号を正常状態検出回
路５から受信する。

微分回路６１は、分周器１の出力信号を微分しテ、論理
レベル“Ｈ”に立上る時点で細いパルスを発生させる。

ナントゲート６２は、正常状態検出回路５．セットリセ
ット形フリップフロップ６０、および微分回路６１の出
力信号のナンド信号を分周器２のリセット端子に送出す
る。可変周波数発振器４が正常状態で無い場合には、正
常状態検出回路５から論理レベル“Ｌ”が与えられてい
るので、ナントゲート６２の出力信号は論理レベル“Ｈ
”となっている。可変周波数発振器４が正常状態になっ
た時、正常状態検出回路５から論理レベル“Ｈ”に立上
がる信号が与えられ、セットリセット形フリップフロッ
プ６０の出力信号も論理レベル“Ｈ″に立上るから、微
分回路６１で検出された分周器１の立ち上がり変化点で
立上るパルスは、ナントゲート６２で反転されて分周器
２へ送られる。この反転パルスの立上りがセットリセッ
ト形フリップフロップ６０のリセット端子に送られると
、その出力信号は再び論理レベル“Ｌ”となるので、以
後のナントゲート６２の出力信号は再び論理レベル“Ｈ
”となり、当初の状態に戻る。

即ち、この位相初期化回路６は、可変周波数発振器４が
正常状態のなった後、最初に到来した入力クロックの分
周信号の立ち上がり変化点のみを検出して、ただ１回だ
け論理レベル“Ｌ”の細いパルスを発生する機能を宵し
ている。この細いバルスのタイミングで分周器２の出力
位相を強制的にリセットさせる。この結果、分周器１の
出力信号と立上りと分周器２の出力信号の立下りとのタ
イミングが一致し、分周器１および２の出力位相差はち
ょうど１８０″異なることになる。

従って、本実施例では可変周波数発振器４が正常状態と
なった直後に、同期状態と同じ位相関係を得ることがで
きる。なお、本実施例では、可変周波数発振器４が正常
状態となった時に、分周器２の位相を初期化しているが
、同様にして分周器１の位相を初期化しても同期状態と
同じ位相関係を得られる。

〔発明の効果〕

以上説明したように本発明は、可変周波数発振器が正常
状態となった直後に分周器の位相を初期化して位相同期
ループ中の位相比較器に加えられる２つの信号の位相関
係を同期状態と同等にすることにより、早期に出力クロ
ック信号を入力クロック信号に同期させることができる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図中の位相初期化回路６の構成例を示すブロック図、第
３図は従来の位相同期発振器のブロック図である。 １．２．７・・・分周器、３・・・位相比較器、４，８
・・・可変周波数発振器、５・・・正常状態検出回路、
６・・・位相初期化回路、６０・・・セットリセット形
フリップフロップ、６１・・・微分回路、６２・・・ナ
ンドゲ−）、１００・・・入力端子、２００・・・出力
端子。

Claims (1)

1. 【特許請求の範囲】 １、入力クロック信号を分周する第１の分周器および出
   力クロック信号を分周する第２の分周器の少くとも一方
   と、前記第１の分周器の分周信号あるいは前記入力クロ
   ック信号と前記第２の分周器の分周信号あるいは前記出
   力クロック信号との位相を比較し両者の位相差に応じた
   制御信号を発生する位相比較器と、該位相比較器が発生
   する前記制御信号に応答して前記出力クロック信号を周
   波数制御する可変周波数発振器とを有する位相同期発振
   器において、 前記可変周波数発振器の動作が正常状態になっとことを
   検出する正常状態検出回路と、該正常状態検出回路の検
   出結果に応答して前記第１の分周器の分周信号あるいは
   前記入力クロック信号と前記第２の分周器あるいは前記
   出力クロック信号とのうちの一方の位相に応答して前記
   第２の分周器または前記第１の分周器の分周信号の位相
   を初期化する位相初期化回路とを備えていることを特徴
   とする位相同期発振器。 ２、前記位相初期化回路は、前記正常状態検出回路が正
   常状態を検出した直後における前記第１の分周器の分周
   信号あるいは前記入力クロック信号と前記第２の分周器
   の分周信号あるいは前記出力クロック信号とのうちの一
   方の初めてのパルス立上りあるいは立下りのタイミング
   を検出して、該タイミングで前記第２の分周器または第
   １の分周器の分周信号の位相を初期化するとめのリセッ
   ト信号を発生する請求項１記載の位相同期発振器。