JPH10206570A - 時刻同期システム - Google Patents

Abstract

(57)【要約】 【課題】 高安定発振器を設けることなく、しかも簡単
な同期制御で高精度な時刻同期を実現する。 【解決手段】 時刻同期システムは、基準クロックを基
に同期制御を行う時刻同期装置１０、２０が伝送路３０
を介して対向して接続され対向する時刻同期装置１０、
３０の間で時刻同期をとるように構成されており、ディ
ジタル同期網に使用される。各時刻同期装置１０，２０
には、基準クロックを発生する基準クロック発振回路を
内蔵せず、ディジタル同期網の同期に使用されているデ
ィジタルクロック供給装置４０，５０からのクロックを
基に基準クロック信号Ｓ１１、Ｓ２１を形成する基準ク
ロック形成手段１１、２１を設けている。これにより、
簡単な構成で高精密な基準時刻パルスＳ１１、Ｓ２１を
得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広域ディジタル同
期網で接続された分散局間の時刻同期に利用できる時刻
同期装置を備えた時刻同期システムに関する。さらに詳
述すると、本発明は、現在のディジタル同期網で標準的
に使用されているディジタルクロック供給装置からのク
ロックを用いて時刻同期を行う時刻同期システムに関す
る。

【０００２】

【従来の技術】従来、この種の時刻同期システムは、広
域ディジタル同期網で接続された分散局間の時刻同期に
利用されている。この時刻同期システムとしては、伝送
路を介して対向して接続された二つの時刻同期装置間で
時刻同期をとるようにしたものや、複数の時刻同期装置
が伝送路に接続されていて複数の時刻同期装置間で同期
をとるようにしたものが知られている。このような時刻
同期システムを適用して遠隔の通信局間で時刻同期ある
いはタイミング同期をとっている。

【０００３】ところで、これら時刻同期システムにおい
て使用する時刻同期装置には、許容同期誤差に応じた一
定の安定度を備えた基準クロック発振回路を内蔵するこ
とが必要となる。また、通信局間の時刻同期誤差をより
小さくするためには、基準クロック発振回路に代えてさ
らに高安定な発振器に交換するか、あるいは通信局間で
の信号伝送に基づく同期制御を頻繁に行う必要があっ
た。

【０００４】

【発明が解決しようとする課題】このような従来の時刻
同期システムによれば、通信局間の時刻同期誤差を小さ
くしようとするために時刻同期装置内に高安定な発振器
を内蔵させる場合には、現在のディジタル同期網におけ
る高安定周波数同期用クロック発振器（網同期用クロッ
ク発振器）と重複した装置構成となって、不経済であり
かつ運用が複雑となる欠点がある。

【０００５】また、従来の時刻同期システムにおいて、
頻繁な同期制御を行う場合には、通信局間の信号伝送回
路の容量を大きくする必要があり、加えて、同期制御が
複雑になるという欠点がある。

【０００６】そこで、本発明は、高安定発振器を設ける
ことなしに、しかも簡単な同期制御で高精度な時刻同期
を行える時刻同期システムを提供することを目的とす
る。

【０００７】

【課題を解決するための手段】かかる目的を達成するた
めに、請求項１記載の発明に係る時刻同期システムは、
基準クロックを発振する基準クロック発振回路を備えか
つこの基準クロック発振回路からの基準クロックを基に
同期制御を行う時刻同期装置が伝送路を介して対向して
接続され対向した時刻同期装置間で時刻同期をとり、あ
るいは時刻同期装置の複数台が伝送路に接続され各時刻
同期装置間で時刻同期をとるようにしたディジタル同期
網に使用される時刻同期システムであって、各時刻同期
装置には、基準クロック発振回路に代えて、ディジタル
同期網の同期に使用されているディジタルクロック供給
装置からのクロックを基に基準クロック信号を形成する
基準クロック形成手段が設けられている。

【０００８】したがって、請求項１記載の発明によれ
ば、時刻同期装置の内部の基準クロック形成手段は、デ
ィジタルクロック供給装置の高安定発振クロックを受信
し、そのクロックに従属して基準クロック信号を形成す
る。

【０００９】また、請求項２記載の発明は、請求項１記
載の時刻同期システムのディジタルクロック供給装置
が、セシウム原子発振器、ルビジゥム発振器、あるいは
ディジタル位相同期ループ制御水晶発振器であることを
特徴とするものである。

【００１０】また、請求項３記載の発明では、前記基準
クロック形成手段は、前記ディジタルクロック供給装置
からの入力クロックと、基準クロック信号を基に形成し
たフィードバック信号との位相を比較して制御電圧を形
成しこの制御電圧を基に基準クロック信号を形成する手
段とから構成したことを特徴とするものである。

【００１１】更に、請求項４記載の発明では、前記基準
クロック形成手段は、前記ディジタルクロック供給装置
からの入力クロックと、基準クロック信号及びオフセッ
ト水晶発信器の発振周波数を混合して形成したフィード
バック信号との位相を比較して制御電圧を形成し、該制
御電圧を基に基準クロック信号を形成する手段とから構
成したことを特徴とするものである。

【００１２】

【発明の実施の形態】以下、本発明の構成を図面に示す
実施の一形態に基づいて詳細に説明する。

【００１３】図１に、本発明に係る時刻同期システムの
実施の一形態を示す。この実施形態の時刻同期システム
は、相互同期型であり、時刻同期装置１０，２０が伝送
路３０を介して対向して接続されており、かつこれら時
刻同期装置１０，２０の間で相互に時刻基準パルスを送
信し合い、自局パルスを送信してから相手局パルスを受
信するまでの時間を計測し、両局の計測時間が一致する
ようにパルス送信タイミングを制御することで時刻同期
をとるように構成されている。

【００１４】さらに説明すると、時刻同期システムは、
時刻同期装置１０，２０と、伝送路３０とを備え、時刻
同期装置１０が伝送路３０を介して時刻同期装置２０に
接続されている。また、時刻同期装置１０，２０には、
外部のディジタル同期網で使用されている各ディジタル
クロック供給装置４０、５０から網同期クロックＳ１
０，Ｓ２０がそれぞれ供給されるように設けられてい
る。なお、ディジタルクロック供給装置４０，５０は、
セシウム原子発振器（周波数確度１０−１２ 以下）、
ルビジゥム発振器（周波数確度１０−９以下）、あるい
はディジタル位相同期ループ（ＰＬＬ；Phase-Locked L
oop ）制御水晶発信器などによるマスタークロックに従
属したクロックを供給できるようになっている。

【００１５】ここで、時刻同期装置１０は、基準クロッ
ク形成手段１１と、送信回路１２と、受信回路１３と、
時間間隔カウンタ１４とからなり、次のように接続され
ている。

【００１６】基準クロック形成手段１１には、ディジタ
ルクロック供給装置４０から網同期クロックＳ１０が入
力されるように設けられている。基準クロック形成手段
１１は、網同期クロックＳ１０を基に基準時刻クロック
Ｓ１１を形成するようになっている。基準クロック形成
手段１１の出力は、送信回路１２および時間間隔カウン
タ１４の入力端子に接続されており、基準時刻クロック
Ｓ１１がそれらに入力されるように設けられている。送
信回路１２は、基準時刻クロックＳ１１を基に基準時刻
クロックＳ１１と計測時間データＳ１４とを送信信号Ｓ
１２として相手局２０の受信回路２３へ伝送路３０を介
して送出できるよう設けられている。受信回路１３は、
基準時刻クロックＳ１１を基に相手局の時刻パルスＳ２
２を得ることができるように設けられている。時間間隔
カウンタ１４は、基準時刻クロックＳ１１と、相手局の
時刻パルスＳ２２とから計測時間（計測された伝送遅延
時間）を計測して計測時間データＳ１４を得るように設
けられている。

【００１７】時刻同期装置２０は、基準クロック形成手
段２１と、送信回路２２と、受信回路２３と、時間間隔
カウンタ２４と、演算回路２５と、位相制御回路２６と
を備え、次のように構成されている。

【００１８】基準クロック形成手段２１には、ディジタ
ルクロック供給装置５０からの網同期クロックＳ２０が
供給されるように構成されている。この基準クロック形
成手段２１は、網同期クロックＳ２０から基準時刻クロ
ックＳ２１を形成できるように設けられている。基準ク
ロック形成手段２１の出力端子は、位相制御回路２６の
入力端子に接続されている。位相制御回路２６は、基準
クロック形成手段２１からの基準時刻クロックＳ２１の
位相を制御できるようになっている。位相制御回路２６
の出力端子は送信回路２２および時間間隔カウンタ２４
に接続されており、位相制御回路２６からの時刻パルス
Ｓ２６が供給されるように設けられている。送信回路２
２は、基準時刻クロックＳ２１に同期した時刻パルスＳ
２６を基に送信信号Ｓ２２を送出できるよう設けられて
いる。受信回路２３は、送信データＳ１２から基準時刻
パルスＳ２３を形成する。そして、基準時刻パルスＳ２
３を基に時刻同期装置１０で計測された計測時間データ
Ｓ１４を得ることができるように構成されている。時間
間隔カウンタ２４は、基準時刻パルスＳ２６と、相手局
の基準時刻パルスＳ２３とから遅延時間（計測された伝
送遅延時間）を計測して計測時間データＳ２４を得られ
るように設けられている。演算回路２５は、時刻同期装
置１０において計測された計測時間データＳ１４と、時
間間隔カウンタ２４で計測された計測時間データＳ２４
とを基に制御信号Ｓ２５を形成して位相制御回路２６に
供給できるようになっている。位相制御回路２６では、
制御信号Ｓ２５を基に基準クロック形成手段２１からの
基準クロックＳ２１の位相を制御して、計測時間が一致
し基準時刻に同期した時刻パルスＳ２６を得ることがで
きる。

【００１９】なお、基準クロック形成手段１１、２１の
構成、動作については後述する。

【００２０】このように構成された実施の形態の動作を
説明する。

【００２１】まず、時刻基準局（上位局）となる時刻同
期装置１０では、基準クロック形成手段１１から出力さ
れる基準時刻パルスＳ１１の基準位相（基準時刻）に同
期した時刻パルスを送信回路１２に入力する。また、時
間間隔カウンタ１４には、基準クロック形成手段１１か
らの時刻パルスＳ１１を入力し、その時刻パルスＳ１１
に従って時間計測の動作をする。

【００２２】対向する時刻同期装置２０から伝送路３０
を介して送られてきた時刻パルスＳ２６の送信信号Ｓ２
２は、時刻同期装置１０の受信回路１３で受信される。
この受信回路１３では、その送信信号Ｓ２２から受信パ
ルスＳ１３を得てこれを出力する。この受信パルスＳ１
３は、時間間隔カウンタ１４に入力される。時間間隔カ
ウンタ１４は、時刻パルスＳ１１と、対向する時刻同期
装置２０からの受信パルスＳ１３の時間間隔（伝送遅
延）を計測する。

【００２３】この時間間隔カウンタ１４で計測された計
測時間データＳ１４は、送信回路１２に入力される。送
信回路１２は、時刻パルスＳ１１とともに計測時間デー
タＳ１４を送信信号Ｓ１２として対向する時刻同期装置
２０に伝送路３０を介して送信する。

【００２４】一方、従属局となる時刻同期装置２０で
は、位相制御回路２６からの時刻パルスＳ２６を、送信
回路２２により送信信号Ｓ２２として伝送路３０を通し
て対向する時刻同期装置１０に送信する。同時に、時刻
パルスＳ２６を時間間隔カウンタ２４に入力する。

【００２５】時刻同期装置２０の受信回路２３では、対
向する時刻同期装置１０から送出されてきた送信データ
Ｓ１２を受信する。この受信回路２３は、その送信デー
タＳ１２から受信パルスＳ２３を形成するとともに、計
測時間データＳ１４を得る。この受信パルスＳ２３は、
時間間隔カウンタ２４に入力される。同カウンタ２４
は、自己の時刻パルスＳ２６と、対向する時刻同期装置
１０からの受信パルスＳ２３との時間間隔（伝送遅延）
を計測する。時間間隔カウンタ２４で計測された計測時
間データＳ２４は、演算回路２５に入力される。

【００２６】演算回路２５では、自己の時刻同期装置２
０で計測された計測時間データＳ２４と、対向する時刻
同期装置１０で計測された計測時間データＳ１４とを比
較し、両者の差に応じた制御信号Ｓ２５を形成する。こ
の制御信号Ｓ２５は、位相制御回路２６に入力される。

【００２７】この位相制御回路２６は、基準クロック形
成手段２１からの時刻パルスＳ２１を制御信号Ｓ２５に
応じて位相制御することにより対向する時刻同期装置１
０の基準時刻パルスＳ１１に同期したパルスＳ２６を得
ることができる。

【００２８】したがって、時刻同期装置１０からは基準
時刻パルスＳ１１が出力できることになり、また、時刻
同期装置２０からは基準時刻パルスＳ１１の基準時刻に
同期したパルスＳ２６を出力できることになる。

【００２９】このように本実施の形態では、ディジタル
同期網で使用されているディジタルクロック供給装置４
０，５０の網同期クロックＳ１０，Ｓ２０を時刻同期装
置１０，２０に取込み、時刻同期装置１０、２０内の基
準クロック形成手段１１、２１において網同期クロック
Ｓ１０，Ｓ２０を基に基準時刻パルスＳ１１，Ｓ２１を
形成するようにしたので、時刻同期装置１０，２０の内
部に高安定発振器を持たせる必要がなく、ディジタル同
期網における高安定周波数同期用クロック発振器（網同
期用クロック発振器）と重複した装置構成とはならず、
経済的でかつ運用が簡単となる利点がある。

【００３０】また、上記時刻同期システムによれば、頻
繁な同期制御を行う必要がなくなり、伝送回路の容量を
大きくする必要がなく、同期制御も簡単になる。

【００３１】したがって、簡易な構成の時刻同期装置で
あっても高精度な時刻同期システムを提供できる。

【００３２】次に、網同期クロックと装置内基準クロッ
クが互いに整数倍になっている場合の基準クロック形成
手段の構成例を図２及び図３に示す。なお、以下の説明
では時刻同期装置１０の基準クロック形成手段１１の構
成のみを説明するものとし、時刻同期装置２０の基準ク
ロック形成手段２１については同一構成として説明を省
略する。

【００３３】図２に、基準クロック形成手段１１に入力
される網同期クロックＳ１０の周波数が、基準クロック
形成手段１１から出力される基準時刻クロックＳ１１の
周波数より高く、かつ両クロックＳ１０、Ｓ１１が互い
に整数倍の関係にある基準時刻クロックＳ１１を出力で
きる回路を示す。

【００３４】この図において、基準クロック形成手段１
１は、位相検出器１１１と、ループフィルタ１１２と、
電圧制御発振器１１３と、分周器１１４とを備えてい
る。

【００３５】すなわち、位相検出器１１１の入力端子に
は、ディジタルクロック供給装置４０からの網同期クロ
ックＳ１０が供給されるようになっている。位相検出器
１１１では、網同期クロックＳ１０とフィードバック信
号Ｆｓとの位相を検出できるように設けられている。こ
の位相検出器１１１はループフィルタ１１２に接続さ
れ、その出力がループフィルタ１１２に入力される。こ
のループフィルタ１１２は、位相検出器１１１によって
検出された位相から電圧信号を形成できるようになって
いる。ループフィルタ１１２の出力端子は電圧制御発振
器１１３に接続されている。電圧制御発振器１１３は、
ループフィルタ１１２からの電圧信号を基にパルスを形
成できるように設けられている。この電圧制御発振器１
１３の出力は、位相検出器１１１の比較端子に接続され
ることにより位相検出器１１１にフィードバック信号Ｆ
ｓを供給できるようになっている。また、この電圧制御
発振器１１３の出力は、分周器１１４にも接続されてい
る。この分周器１１４は、基準時刻クロックＳ１１を出
力できるようになっている。

【００３６】この基準クロック形成手段１１によれば、
次のように動作する。ディジタルクロック供給装置４０
からのクロックＳ１０は、位相検出器１１１に供給され
る。位相検出器１１１では、ディジタルクロック供給装
置４０からのクロックＳ１０と、電圧制御発振器１１３
からのフィードバック信号Ｆｓとの位相差を検出する。
この位相検出器１１１で検出された位相差出力は、ルー
プフィルタ１１２によって電圧信号を形成する。このル
ープフィルタ１１２からの出力電圧は、電圧制御発振器
１１３に供給される。電圧制御発振器１１３は、ループ
フィルタ１１２からの電圧信号を基にパルスを形成す
る。このパルスは、フィードバック信号Ｆｓとして位相
検出器１１１の比較端子に入力される。また、このパル
スは、分周器１１４で基準時刻パルスＳ１１にされる。

【００３７】次に、図３に、基準クロック形成手段１１
ａに入力される網同期クロックＳ１０の周波数が、基準
クロック形成手段１１ａから出力される基準時刻クロッ
クＳ１１の周波数より低く、かつ両クロックＳ１０、Ｓ
１１が互いに整数倍の関係にある基準時刻クロックＳ１
１を出力できる回路を示す。

【００３８】図３に示す基準クロック形成手段１１ａ
は、電圧制御発振器１１３が分周器１１５を介して位相
検出器１１１の比較端子に接続され、電圧制御発振器１
１３の出力が分周器１１５を介して位相検出器１１１に
入力される。この基準クロック形成手段１１ａは、図２
の分周器１１４を省略したものであり、他の構成につい
ては図２の回路構成と同一であるので説明を省略する。

【００３９】この基準クロック形成手段１１ａによれ
ば、基準クロック形成手段１１ａに入力される網同期ク
ロックＳ１０の周波数が、基準クロック形成手段１１ａ
から出力される基準時刻クロックＳ１１の周波数より低
く、かつ両クロックＳ１０、Ｓ１１が互いに整数倍の関
係にある基準時刻クロックＳ１１を出力できる。

【００４０】さらに、網同期クロックＳ１０と装置内基
準クロックが互いに整数倍にならない場合の基準クロッ
ク形成手段１１ｂの構成例を図４及び図５に示す。な
お、以下では時刻同期装置１０の基準クロック形成手段
１１の構成のみを説明するものとし、時刻同期装置２０
の基準クロック形成手段２１については同一構成として
説明を省略する。

【００４１】図４に、基準クロック形成手段１１ｂに入
力される網同期クロックＳ１０の周波数が、基準クロッ
ク形成手段１１ｂから出力される基準時刻クロックＳ１
１の周波数より高く、かつ両クロックＳ１０、Ｓ１１が
互いに整数倍の関係にない基準時刻クロックＳ１１を出
力できる回路を示す。

【００４２】図４において、基準クロック形成手段１１
ｂは、位相検出器１１１と、ループフィルタ１１２と、
電圧制御発振器１１３と、分周器１１４と、ミキサー１
１６と、オフセット水晶発振器１１７とを備え、次のよ
うに構成されている。

【００４３】ディジタルクロック供給装置４０の出力信
号である網同期クロックＳ１０は、位相検出器１１１に
供給されるように設けられている。位相検出器１１１で
は、ディジタルクロック供給装置４０からの網同期クロ
ックＳ１０とフィードバック信号Ｆｓとの位相を検出す
る。この位相検出器１１１の出力端子はループフィルタ
１１２に接続されている。また、ループフィルタ１１２
は、位相検出器１１１で検出された位相を電圧信号に変
換するように設けられている。更に、ループフィルタ１
１２の出力端子は電圧制御発振器１１３の入力端子に接
続されている。そして、電圧制御発振器１１３は、ルー
プフィルタ１１２からの電圧信号を基にパルスを形成で
きるように設けられている。この電圧制御発振器１１３
の出力端子は、ミキサー１１６及び分周器１１４の入力
端子にそれぞれ接続されている。ミキサー１１６は、電
圧制御発振器１１３からの基準クロックとオフセット水
晶発振器１１７からのクロックとを混合してフィードバ
ック信号Ｆｓを形成できるように設けられている。この
ミキサー１１６の出力端子は位相検出器１１１の比較端
子に接続されており、ミキサー１１６で形成したフィー
ドバック信号Ｆｓを位相検出器１１１に供給できるよう
にされている。

【００４４】この基準クロック形成手段１１ｂによれ
ば、次のように動作する。ディジタルクロック供給装置
４０からのクロックＳ１０は、位相検出器１１１に供給
される。位相検出器１１１では、ディジタルクロック供
給装置４０からのクロックＳ１０と、ミキサー１１６か
らのフィードバック信号Ｆｓとの位相差を検出する。こ
の位相検出器１１１で検出された位相差出力は、ループ
フィルタ１１２によって電圧信号にされる。この出力電
圧は、電圧制御発振器１１３に供給される。電圧制御発
振器１１３は、ループフィルタ１１２からの電圧信号を
基に時刻パルスを形成し、分周器１１４及びミキサー１
１６にそれぞれ供給する。

【００４５】ミキサー１１６では、電圧制御発振器１１
３からの時刻パルスとオフセット水晶発振器１１７から
のクロックとを混合してフィードバック信号Ｆｓにす
る。このフィードバック信号Ｆｓは、位相検出器１１１
の比較端子に供給される。

【００４６】この基準クロック形成手段１１ｂによれ
ば、基準クロック形成手段１１ｂに入力される網同期ク
ロックＳ１０の周波数が、基準クロック形成手段１１ｂ
から出力される基準時刻クロックＳ１１の周波数より高
く、かつ両クロックＳ１０、Ｓ１１が互いに整数倍の関
係にない基準時刻クロックＳ１１を得ることができる。

【００４７】また、図５に、基準クロック形成手段１１
ｃに入力される網同期クロックＳ１０の周波数が、基準
クロック形成手段１１ｃから出力される基準時刻クロッ
クＳ１１の周波数より低く、かつ両クロックＳ１０、Ｓ
１１が互いに整数倍の関係にない基準時刻クロックＳ１
１を出力できる回路を示す。

【００４８】図５に示す基準クロック形成手段１１ｃ
は、ミキサー１１６が分周器１１５を介して位相検出器
１１１の比較端子に接続され、ミキサー１１６の出力が
分周器１１５を介して位相検出器１１１に入力される。
この基準クロック形成手段１１ｃは、図４の分周器１１
４を省略したものであり、他の構成については図４の回
路構成と同一であるので説明を省略する。

【００４９】この基準クロック形成手段１１ｃによれ
ば、基準クロック形成手段１１ｃに入力される網同期ク
ロックＳ１０の周波数が、基準クロック形成手段１１ｃ
から出力される基準時刻クロックＳ１１の周波数より低
く、かつ両クロックＳ１０、Ｓ１１が互いに整数倍の関
係にない基準時刻クロックＳ１１を出力できる。

【００５０】尚、上述の実施形態は本発明の好適な実施
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。例えば、各実施の形態では、時刻同期装置１０と
時刻同期装置２０とが対向する形態で主に説明したが、
これに限られず、複数の時刻同期装置が伝送路３０に接
続されていてこれら複数の時刻同期装置の間で時刻同期
をとる構成であってもよい。

【００５１】

【発明の効果】以上説明したように請求項１記載の発明
に係る時刻同期システムによれば、ディジタル同期網で
現に使用されているディジタルクロック供給装置の網同
期クロックを時刻同期装置内に取込み、時刻同期装置内
の基準クロック形成手段によって前記網同期クロックを
基に基準時刻パルスを形成するようにしたので、次のよ
うな効果がある。

【００５２】（Ａ）高安定発振器を持たせる必要がな
く、ディジタル同期網における高安定周波数同期用クロ
ック発振器（ディジタル同期網用クロック発振器）と重
複した装置構成とはならず、経済的でかつ運用が簡単と
なる。

【００５３】（Ｂ）頻繁な同期制御を行う必要がなくな
るとともに、伝送回路の容量を大きくする必要がなく、
同期制御が簡単になる。

【００５４】（Ｃ）簡易な構成の時刻同期装置であって
も高精度な時刻同期システムを提供できる。

【００５５】請求項２記載の発明によれば、ディジタル
クロック供給装置として、セシウム原子発振器、ルビジ
ゥム発振器、あるいはディジタルＰＬＬ制御水晶発信器
を用いて形成したクロックを使用しているので、高精度
なクロックを得ることができる。

【００５６】請求項３記載の発明では、ディジタルクロ
ック供給装置からの入力クロックと、基準クロック信号
を基に形成したフィードバック信号との位相を比較して
形成した制御電圧を基に基準クロック信号を形成してい
るので、ディジタルクロック供給装置からの入力クロッ
クと、基準クロック信号とが互いに整数倍の関係にある
基準クロック信号を得ることができる。

【００５７】請求項４記載の発明では、ディジタルクロ
ック供給装置からの入力クロックと、基準クロック信号
及びオフセット水晶発信器の発振周波数を混合して形成
したフィードバック信号との位相を比較して形成した制
御電圧を基に基準クロック信号を形成しているので、デ
ィジタルクロック供給装置からの入力クロックと、基準
クロック信号とが互いに整数倍の関係にない基準クロッ
ク信号を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】同実施の形態で使用する基準クロック形成手段
の第１の構成例を示すブロック図である。

【図３】同実施の形態で使用する基準クロック形成手段
の第２の構成例を示すブロック図である。

【図４】同実施の形態で使用する基準クロック形成手段
の第３の構成例を示すブロック図である。

【図５】同実施の形態で使用する基準クロック形成手段
の第４の構成例を示すブロック図である。

【符号の説明】

１０, ２０ 時刻同期装置 １１, １１ａ, １１ｂ, １１ｃ, ２１ 基準クロック形
成手段 １２, ２２ 送信回路 １３, ２３ 受信回路 １４, ２４ 時間間隔カウンタ ２５ 演算回路 ２６ 位相制御回路 １１１ 位相検出器 １１２ ループフィルタ １１３ 電圧制御発振器 １１４, １１５ 分周器 １１６ ミキサー １１７ オフセット水晶発振器 ３０ 伝送路 ４０, ５０ ディジタルクロック供給装置

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基準クロックを発振する基準クロック発
   振回路を備えかつ当該基準クロック発振回路からの基準
   クロックを基に同期制御を行う時刻同期装置が伝送路を
   介して対向して接続され対向時刻同期装置間で時刻同期
   をとり、あるいは前記時刻同期装置の複数台が伝送路に
   接続され各時刻同期装置間で時刻同期をとるようにした
   ディジタル同期網に使用される時刻同期システムであっ
   て、前記各時刻同期装置には、前記基準クロック発振回
   路に代えて、ディジタル同期網の同期に使用されている
   ディジタルクロック供給装置からのクロックを基に基準
   クロック信号を形成する基準クロック形成手段を設けた
   ことを特徴とする時刻同期システム。
2. 【請求項２】 前記ディジタルクロック供給装置は、セ
   シウム原子発振器、ルビジゥム発振器、あるいはディジ
   タル位相同期ループ制御水晶発信器であることを特徴と
   する請求項１記載の時刻同期システム。
3. 【請求項３】 前記基準クロック形成手段は、前記ディ
   ジタルクロック供給装置からの入力クロックと、前記基
   準クロック信号を基に形成したフィードバック信号との
   位相を比較して制御電圧を形成し前記制御電圧を基に基
   準クロック信号を形成する手段とから構成されているこ
   とを特徴とする請求項１記載の時刻同期システム。
4. 【請求項４】 前記基準クロック形成手段は、前記ディ
   ジタルクロック供給装置からの入力クロックと、前記基
   準クロック信号及びオフセット水晶発信器の発振周波数
   を混合して形成したフィードバック信号との位相を比較
   して制御電圧を形成し、前記制御電圧を基に基準クロッ
   ク信号を形成する手段とから構成されていることを特徴
   とする請求項１記載の時刻同期システム。