CN100438361C - 对同步数字体系设备主备时钟相位进行控制的方法 - Google Patents
对同步数字体系设备主备时钟相位进行控制的方法 Download PDFInfo
- Publication number
- CN100438361C CN100438361C CNB031437699A CN03143769A CN100438361C CN 100438361 C CN100438361 C CN 100438361C CN B031437699 A CNB031437699 A CN B031437699A CN 03143769 A CN03143769 A CN 03143769A CN 100438361 C CN100438361 C CN 100438361C
- Authority
- CN
- China
- Prior art keywords
- clock
- system clock
- frequency
- phase
- reference source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种对同步数字体系设备主备时钟相位进行控制的方法，SDH设备的主备板系统时钟通过各自的锁相环同时跟踪同一外部参考源，保证主备板的系统时钟的频率基本一致，将主备板锁相环输出时钟分别进行相同倍数的倍频，或仅对备板锁相环输出的时钟进行倍频，倍频后的时钟一个周期时间小于SDH设备进行时钟平滑倒换所能容忍的相位差范围；然后，由分频控制信号同时控制主备板倍频时钟的分频开始，或只控制备板倍频时钟的分频，这样就能实现主备板系统时钟相位差小于平滑倒换所容忍的相位差范围。利用本发明，使得SDH设备的主备板时钟可进行平滑倒换，从而防止SDH设备在倒换时产生业务误码。
Description
技术领域
本发明涉及通信技术领域，尤其涉及一种对同步数字体系(SDH)设备主、备时钟相位进行控制的方法。
背景技术
SDH(Synchronous Digital Hierarchy，即同步数字体系)设备中的系统时钟往往是1+1热备份的，一旦主板系统时钟失效，备板系统时钟马上切换为主用系统时钟，但是要求这个切换过程是平滑的，也就是说主、备板系统时钟之间的相位差不能超过一定范围(具体不同设备有不同的相位差要求)，否则对SDH业务将产生影响，例如时钟倒换时会产生业务的瞬断、误码等。
SDH设备的系统时钟通常有三种工作模式：正常跟踪锁定模式、保持模式和自由振荡模式。正常跟踪锁定模式即实际业务条件下的工作模式，时钟单元锁定在某一外参考输入信号上；当外参考输入丢失时进入保持模式，以丢失时的外参考输入信号的频率作为定时基准保持运行；当时钟不仅丢失外参考输入，而且失去定时基准记忆时，进入自由振荡模式，时钟单元工作于由内部振荡器提供的时钟源上。
现有的SDH设备的主板系统时钟跟踪外部参考源，而备板系统时钟跟踪主板的系统时钟，以达到主备板系统时钟的频率一致和相位差在允许的范围内。在主板上的系统时钟一般采用数字锁相环(PLL，PhaseLocked Loop)来跟踪外部参考源(其具体工作模式可为正常跟踪锁定模式、保持模式或自由振荡模式)，在备板上的系统时钟采用模拟锁相环来跟踪主板系统时钟，并根据实际情况在备板系统时钟或主板系统时钟上进行某种延时处理，以达到主备板输出的系统时钟频率和相位尽量一致。此时当SDH设备的主板系统时钟发生故障，需进行主备板时钟倒换时，就需要进行数字锁相环与模拟锁相环之间的切换，但这种切换往往产生比较难于控制的相位跳变，容易在SDH设备上产生业务误码情况。
由于现有技术的这种相位锁定方式采用SDH设备的备板系统时钟跟踪主板系统时钟，因而在进行主备时钟倒换时，由于数字锁相环与模拟锁相环切换，主备板输出系统时钟的相位差难以控制在允许的范围内。并且主备板系统时钟间的相位差通常也不是一个固定值，无法通过简单地进行某种延时处理的方法来对齐主备板系统时钟的输出相位，这样在SDH设备上进行主备板时钟倒换时就容易产生业务误码。
发明内容
本发明所要解决的技术问题是：克服现有的SDH设备主备时钟相位难以对齐，主备板时钟倒换时易产生业务误码等不足，提供一种对SDH设备主备时钟相位进行控制的方法，使得主备板时钟能平滑倒换，防止倒换时产生业务误码。
本发明为解决上述技术问题所采用的技术方案为：
这种对同步数字体系设备主备时钟相位进行控制的方法，包括以下步骤：
同步数字体系(SDH)设备的主、备板系统时钟同时跟踪同一个外部时钟参考源，所述主、备板的系统时钟频率一致；
将主、备板的系统时钟分别倍频，所述倍频后的时钟的一个周期时间小于该SDH设备平滑倒换所要求的主备系统时钟的相位差范围；
根据该SDH设备平滑倒换所要求的主备系统时钟的相位差范围，由分频控制信号同时控制主、备板倍频后的时钟进行分频并输出时钟，所述主、备板的输出时钟的相位差小于所述相位差范围。
所述的分频控制信号为外加信号或由主板系统时钟直接产生，或主板系统时钟倍频后的时钟产生。
延长分频控制信号在主板内的走线，使得分频控制信号在主板内走线等于分频控制信号从主板到备板以及在备板内的走线，使得分频控制信号到达主、备板分频计数器的时间相同。
对分频控制信号到达备板分频计数器或到达主板分频计数器的走线延时进行控制，使所述到达主板与到达备板的走线延时差等于一个主板分频后的输出时钟周期。
可通过在所述备板的分频计数器上缩短第一个周期内的计数长度来补偿分频控制信号在主板和备板间的走线延时。
当主板系统时钟进入保持模式或自由振荡模式时，备板系统时钟将跟踪参考源切换到主板系统时钟上。
当主板系统时钟跟踪的参考源丢失时，主板系统时钟切换到其它参考源，备板系统时钟也根据主板的跟踪参考源情况，切换到同一参考源上，保持备板系统时钟跟主板系统时钟的一致。
当备板系统时钟跟踪的参考源丢失，而主板系统时钟跟踪的参考源还存在，备板将跟踪参考源切换到主板系统时钟上，保持备板系统时钟的频率跟主板系统时钟的频率一致。
相应的一种对同步数字体系设备主备时钟相位进行控制的方法，包括以下步骤：
同步数字体系(SDH)设备的主备板系统时钟同时跟踪同一个外部时钟参考源，所述主备板的系统时钟频率一致；
将备板的系统时钟倍频，所述倍频后时钟的一个周期时间小于该SDH设备平滑倒换所要求的相位差范围；
根据该SDH设备平滑倒换所要求的主备系统时钟的相位差范围，由主板输出时钟产生的分频控制信号控制备板倍频后的时钟频率开始进行分频并输出时钟，所述主、备板的输出时钟的相位差小于所述相位差范围。
当主板系统时钟跟踪的参考源丢失时，主板系统时钟切换到其它参考源，备板系统时钟也根据主板的跟踪参考源情况，切换到同一参考源上，保持备板系统时钟跟主板系统时钟的一致。
本发明的有益效果为：利用本发明，在正常工作状态下，SDH设备的主备板系统时钟通过各自的锁相环同时跟踪同一外部参考源，保证主备板的系统时钟的频率基本一致。将主备板锁相环输出时钟分别进行相同倍数的倍频，或仅对备板锁相环输出的时钟进行倍频，倍频后的时钟一个周期时间小于SDH设备进行时钟平滑倒换所能容忍的相位差范围。然后，由分频控制信号同时控制主备板相同倍数的分频开始(或在仅备板系统时钟倍频时，只用分频控制信号控制备板倍频时钟的分频)，经过把倍频时钟计数分频后输出主备板系统时钟，这样就能实现主备板系统时钟相位差小于平滑倒换所容忍的相位差范围。
本发明还通过对分频控制信号在主板和备板之间的走线延时加以补偿，使得分频控制信号到主板分频计数器和备板分频计数器的时间一致，从而保证了相位控制的准确性。
本发明通过对主备板的系统时钟进行先倍频后再受控分频的方法，实现了对主备板系统时钟输出相位差的控制，使得SDH设备的主备板时钟可进行平滑倒换，从而使得SDH设备在倒换时不产生业务误码。
附图说明
图1为本发明主备板时钟倍频分频实施结构示意图；
图2为本发明主备板时钟倍频分频信号控制原理示意图；
图3为本发明备板时钟倍频分频信号控制原理示意图。
具体实施方式
下面根据附图和实施例对本发明作进一步详细说明：
本发明通过对主备板的系统时钟进行先倍频后再受控分频的方法，实现对主备板系统时钟输出相位差的控制，使其满足SDH设备的主备板时钟进行平滑倒换所需的相位差范围要求，以使在SDH设备上不产生业务误码。
如图1所示，SDH设备的主备板系统时钟同时跟踪同一个外部时钟参考源，保证主备板的系统时钟频率一致，由于SDH设备要求主备板的系统时钟不仅频率一致，而且还要保持主备板相位差在一定的允许范围内(具体不同设备有不同的相位差要求)。这个主备相位差的控制是通过受控分频的方法来实现的，先将主备板的系统时钟分别倍频，使倍频后时钟的一个周期时间小于SDH设备平滑倒换所要求的相位差范围，而后再由分频控制信号来同时控制主备板倍频后的时钟进行分频计数的开始，这样可实现SDH设备的主备板系统时钟的相位差小于主备平滑倒换所要求的范围。倍频和分频数不一定相同，根据输出时钟频率的需要作改变，可能不一样，但主备板之间的倍频数和分频数是一样的。
分频控制信号可以为外加信号，也可以用主板系统时钟来直接产生，或主板系统时钟倍频后的时钟产生。分频控制信号在主板和备板之间一般会有一定的走线延时(一般情况下分频控制信号从主板发出，并且对于确定的系统这个走线延时为固定值)，走线延时使得分频控制信号到达主备板分频计数器的时间不一致，从而不能对主备板倍频时钟进行同时分频，也就达不到主备板输出时钟能小于一个倍频时钟周期的要求，所以必须要对分频控制信号的这个走线延时加以严格控制，具体有以下几种方法：
一、延长分频控制信号在主板内的走线，使得分频控制信号在主板内走线等于分频控制信号从主板到备板以及在备板内的走线，以期分频控制信号到达主备板分频计数器的时间相同。
二、可以控制这个分频控制信号到达备板分频计数器和到达主板分频计数器的走线延时差刚好等于一个主板分频后的输出时钟周期，这样虽然主板输出时钟比备板输出时钟早一个周期，但主板的下一个输出时钟周期的相位和备板的第一个输出时钟相位却能相同(最多也相差一个倍频时钟周期)，这样以后所有周期的相位也相同，保证了主备板输出时钟相位的一致。
三、在备板的分频计数器上，通过缩短第一个周期内的计数长度来补偿分频控制信号在主板和备板间的走线延时。对于分频计数器，设置一个计数预置值，此值等于分频控制信号从主板到备板走线延时。
如图1所示，主板锁相环和备板锁相环同时跟踪同一外部时钟参考源，跟踪锁定后的锁相环(PLL)输出的主备板时钟频率与外部时钟参考源频率基本一致。分别对锁相环输出的主备板时钟进行相同倍数M的倍频，倍频后就如图2中所示的主板倍频时钟和备板倍频时钟，这里要求倍频后得到的倍频时钟的一个周期时间要小于主备板时钟进行平滑倒换所能容忍的相位差范围。然后再对倍频后的主备板倍频时钟进行相同倍数N的分频，分频后的时钟频率就为主备板系统时钟的频率，并由分频控制信号来同时控制主备板倍频后的时钟进行分频计数的开始。规定只有分频控制信号为高电平时，才使能主备板各自的分频计数器，而倍频时钟作为分频计数器的输入，每个倍频时钟的上升沿，计数器都会计数一次，并且倍频时钟所给的第一个上升沿，主备板分频计数器的输出时钟都为高电平。而当计数器计到N/2时，计数器输出就有高低电平的变换。通过这样的过程所得到主板输出时钟和备板输出时钟的相位差就能小于主备板倍频时钟的一个周期，也就满足了主备板时钟进行平滑倒换所容忍的相位差要求。
本发明也可以仅对备板系统时钟进行倍频，仅倍频备板时钟的具体实施过程如图3所示。
同样，主板锁相环和备板锁相环同时跟踪同一外部时钟参考源，跟踪锁定后的锁相环输出的主备板时钟频率与外部时钟参考源基本一致。这里的主板锁相环输出时钟直接作为主板输出时钟，而仅对备板锁相环输出的时钟进行M倍数的倍频，要求倍频后得到的倍频时钟的周期要小于主备板时钟进行平滑倒换所能容忍的相位差范围，倍频后就如图3中所示的备板倍频时钟。用主板输出时钟的某个上升沿来产生分频控制信号，用它来控制备板倍频后时钟的再分频。同样规定只有分频控制信号为高电平时，才使能备板的分频计数器，而备板倍频时钟作为分频计数器的输入，每个倍频时钟的上升沿，计数器都会计数一次，并且倍频时钟所给的第一个上升沿，备板分频计数器的输出时钟都为高电平。而当计数器计到N/2时，计数器输出就有高低电平的变换。通过这样的过程所得到主板输出时钟和备板输出时钟的相位差就能小于备板的倍频时钟的一个周期，也就满足了主备板时钟进行平滑倒换所能容忍的相位差要求。
在采用倍频分频方案时，SDH设备在不同的工作模式下主备板系统时钟的控制情况如下：
1、正常跟踪锁定模式：
SDH设备的主备板在正常状态下同时跟踪同一外部参考源，保证主备板系统时钟的频率一致。采用主备板系统时钟同时倍频，然后进行同时被受控分频，控制主备板系统时钟的相位差，来保证主备板系统时钟的相位一致。
2、保持模式：
当主板系统时钟进入保持模式时，备板系统时钟马上将跟踪参考源切换到主板系统时钟上，保证主备板系统时钟的频率一致，同时备板的受控分频也保证了主备板系统时钟相位的一致。
3、自由振荡模式：
当主板系统时钟进入自由振荡模式时，备板系统时钟马上将跟踪参考源切换到主板系统时钟上，保证主备板系统时钟的频率一致，同时备板的受控分频也保证了主备板时钟相位的一致。
4、主板参考源丢失：
当主板系统时钟跟踪的参考源丢失，马上切换到其它参考源，备板系统时钟也根据主板的跟踪源情况，切换到这同一参考源上，保持备板系统时钟跟主板系统时钟的一致。
5、备板参考源丢失：
当备板系统时钟跟踪的参考源丢失，而主板系统时钟跟踪的参考源还存在，备板马上将跟踪参考源切换到主板系统时钟上，保持备板系统时钟的频率跟主板系统时钟的频率一致。
由于各种SDH设备的主备板时钟平滑倒换所要求的相位差不同，利用本发明可对系统时钟相应的进行各种不同的倍频，只要其倍频后一个周期时间小于所要求的相位差，则SDH设备的系统时钟在主备板进行切换时就能保证是平滑的，从而防止了业务误码等的产生。
Claims (10)
1、一种对同步数字体系设备主备时钟相位进行控制的方法，其特征在于，包括以下步骤：
同步数字体系(SDH)设备的主、备板系统时钟同时跟踪同一个外部时钟参考源，所述主、备板的系统时钟频率一致；
将主、备板的系统时钟分别倍频，所述倍频后的时钟的一个周期时间小于该SDH设备平滑倒换所要求的主备系统时钟的相位差范围；
根据该SDH设备平滑倒换所要求的主备系统时钟的相位差范围，由分频控制信号同时控制主、备板倍频后的时钟进行分频并输出时钟，所述主、备板的输出时钟的相位差小于所述相位差范围。
2、根据权利要求1所述的对同步数字体系设备主备时钟相位进行控制的方法，其特征在于：所述的分频控制信号为外加信号或由主板系统时钟直接产生，或主板系统时钟倍频后的时钟产生。
3、根据权利要求1或2所述的对同步数字体系设备主备时钟相位进行控制的方法，其特征在于：延长分频控制信号在主板内的走线，使得分频控制信号在主板内走线等于分频控制信号从主板到备板以及在备板内的走线，使得分频控制信号到达主、备板分频计数器的时间相同。
4、根据权利要求1或2所述的对同步数字体系设备主备时钟相位进行控制的方法，其特征在于，进一步包括：对分频控制信号到达备板分频计数器或到达主板分频计数器的走线延时进行控制，使所述到达主板与到达备板的走线延时差等于一个主板分频后的输出时钟周期。
5、根据权利要求1或2所述的对同步数字体系设备主备时钟相位进行控制的方法，其特征在于：可通过在所述备板的分频计数器上缩短第一个周期内的计数长度来补偿分频控制信号在主板和备板间的走线延时。
6、根据权利要求1所述的对同步数字体系设备主备时钟相位进行控制的方法，其特征在于：当主板系统时钟进入保持模式或自由振荡模式时，备板系统时钟将跟踪参考源切换到主板系统时钟上。
7、根据权利要求1所述的对同步数字体系设备主备时钟相位进行控制的方法，其特征在于：当主板系统时钟跟踪的参考源丢失时，主板系统时钟切换到其它参考源，备板系统时钟也根据主板的跟踪参考源情况，切换到同一参考源上，保持备板系统时钟跟主板系统时钟的一致。
8、根据权利要求1所述的对同步数字体系设备主备时钟相位进行控制的方法，其特征在于：当备板系统时钟跟踪的参考源丢失，而主板系统时钟跟踪的参考源还存在，备板将跟踪参考源切换到主板系统时钟上，保持备板系统时钟的频率跟主板系统时钟的频率一致。
9、一种对同步数字体系设备主备时钟相位进行控制的方法，其特征在于，包括以下步骤：
同步数字体系(SDH)设备的主备板系统时钟同时跟踪同一个外部时钟参考源，所述主、备板的系统时钟频率一致；
将备板的系统时钟倍频，所述倍频后的时钟的一个周期时间小于该SDH设备平滑倒换所要求的相位差范围；
根据该SDH设备平滑倒换所要求的主备系统时钟的相位差范围，由主板输出时钟产生的分频控制信号控制备板倍频后的时钟频率开始进行分频并输出时钟，所述主、备板的输出时钟的相位差小于所述相位差范围。
10、根据权利要求9所述的对同步数字体系设备主备时钟相位进行控制的方法，其特征在于：当主板系统时钟跟踪的参考源丢失时，主板系统时钟切换到其它参考源，备板系统时钟也根据主板的跟踪参考源情况，切换到同一参考源上，保持备板系统时钟跟主板系统时钟的一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031437699A CN100438361C (zh) | 2003-08-01 | 2003-08-01 | 对同步数字体系设备主备时钟相位进行控制的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031437699A CN100438361C (zh) | 2003-08-01 | 2003-08-01 | 对同步数字体系设备主备时钟相位进行控制的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1581715A CN1581715A (zh) | 2005-02-16 |
| CN100438361C true CN100438361C (zh) | 2008-11-26 |
Family
ID=34579512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031437699A Expired - Fee Related CN100438361C (zh) | 2003-08-01 | 2003-08-01 | 对同步数字体系设备主备时钟相位进行控制的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100438361C (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1983886B (zh) * | 2006-04-21 | 2010-09-08 | 华为技术有限公司 | Sdh/sonet设备外时钟测试设备 |
| CN101047490B (zh) * | 2006-05-11 | 2011-07-20 | 华为技术有限公司 | 一种通信系统时间故障的检测方法及其装置 |
| CN101345596B (zh) * | 2007-07-09 | 2011-11-02 | 大唐移动通信设备有限公司 | 同步数字序列网中的异常处理方法和装置 |
| CN101459500B (zh) * | 2007-12-14 | 2011-11-16 | 华为技术有限公司 | 实现时间主备保护的方法及时间主备保护装置 |
| CN101631013B (zh) * | 2008-07-17 | 2013-03-06 | 大唐移动通信设备有限公司 | 接入网时钟同步的方法、设备及系统 |
| CN101562440B (zh) * | 2009-05-12 | 2010-11-10 | 华为技术有限公司 | 延迟模块和方法、时钟检测装置及数字锁相环 |
| CN103051310B (zh) * | 2012-07-27 | 2015-07-08 | 西安空间无线电技术研究所 | 一种用于星载高速调制器编码fpga中的dcm自动复位方法 |
| CN107396326A (zh) * | 2017-08-02 | 2017-11-24 | 北京北方烽火科技有限公司 | 一种生成系统帧号的方法及主控时钟系统 |
| CN108988849B (zh) * | 2018-06-22 | 2019-05-28 | 西安邮电大学 | Sdh系统中e1支路信号输出平滑锁相环及分频方法 |
| CN111294043B (zh) * | 2020-03-11 | 2023-04-11 | 京微齐力(北京)科技有限公司 | 一种基于pll的自动恢复外部时钟的系统 |
| CN115001646B (zh) * | 2022-08-01 | 2022-11-18 | 杭州加速科技有限公司 | 一种适用于多板卡的时钟同步校准方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302121A (zh) * | 1999-12-29 | 2001-07-04 | 上海贝尔有限公司 | 一种同步时钟供给系统中的时钟信号切换选择方法及其装置 |
| CN1383287A (zh) * | 2001-04-26 | 2002-12-04 | 深圳市中兴通讯股份有限公司 | 多点时钟同步系统的自动保护倒换装置 |
| JP2003008533A (ja) * | 2001-06-18 | 2003-01-10 | Nec Eng Ltd | Ｓｄｈ伝送システムにおける回線切替方法 |
-
2003
- 2003-08-01 CN CNB031437699A patent/CN100438361C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1302121A (zh) * | 1999-12-29 | 2001-07-04 | 上海贝尔有限公司 | 一种同步时钟供给系统中的时钟信号切换选择方法及其装置 |
| CN1383287A (zh) * | 2001-04-26 | 2002-12-04 | 深圳市中兴通讯股份有限公司 | 多点时钟同步系统的自动保护倒换装置 |
| JP2003008533A (ja) * | 2001-06-18 | 2003-01-10 | Nec Eng Ltd | Ｓｄｈ伝送システムにおける回線切替方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1581715A (zh) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8305119B2 (en) | Clock generation circuit | |
| JP3066690B2 (ja) | 位相同期発振回路 | |
| JP2002217715A (ja) | ヒットレス基準切替えを用いた多重入力位相同期ループ | |
| US6297702B1 (en) | Phase lock loop system and method | |
| CN101079629B (zh) | 一种实现sdh产品时钟板无缝切换的数字锁相装置 | |
| CN100438361C (zh) | 对同步数字体系设备主备时钟相位进行控制的方法 | |
| US20040208256A1 (en) | Digital Phase-Locked Loop with Master-Slave Modes | |
| US6118314A (en) | Circuit assembly and method of synchronizing plural circuits | |
| CN101132247B (zh) | 一种实现主备时钟相位对齐的方法及其装置 | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| KR100222360B1 (ko) | 디지탈 위상 동기 루프 | |
| US6147562A (en) | Apparatus for synchronizing master and slave processors | |
| ATE362227T1 (de) | Jitterarmes pll-taktrückgewinnungssystem hoher phasenauflösung | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| EP4113244A1 (en) | Timing system including a master device and at least a slave device synchronized with each other and related synchronization method | |
| KR0139827B1 (ko) | 개선된 위상고정루프회로를 구비한 클럭발생회로 | |
| JP3269079B2 (ja) | クロック分配回路 | |
| US11967965B2 (en) | Generating divided signals from phase-locked loop (PLL) output when reference clock is unavailable | |
| JP3612497B2 (ja) | 移動通信基地局装置のクロック同期システム及び方法 | |
| KR100560434B1 (ko) | 범용 망 동기 시스템 클럭 공급 장치 | |
| JPH0964732A (ja) | 同期クロック生成回路 | |
| JP2725530B2 (ja) | クロック供給方式 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JPH0832567A (ja) | 複数の信号系のｐｌｌ使用による同期切替え方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20190801 |