CN1383287A - 多点时钟同步系统的自动保护倒换装置 - Google Patents

多点时钟同步系统的自动保护倒换装置 Download PDF

Info

Publication number
CN1383287A
CN1383287A CN 01112721 CN01112721A CN1383287A CN 1383287 A CN1383287 A CN 1383287A CN 01112721 CN01112721 CN 01112721 CN 01112721 A CN01112721 A CN 01112721A CN 1383287 A CN1383287 A CN 1383287A
Authority
CN
China
Prior art keywords
clock
pecl
phase
distributor
clock source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 01112721
Other languages
English (en)
Other versions
CN1275416C (zh
Inventor
朱波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN 01112721 priority Critical patent/CN1275416C/zh
Publication of CN1383287A publication Critical patent/CN1383287A/zh
Application granted granted Critical
Publication of CN1275416C publication Critical patent/CN1275416C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明构造了一种多点时钟同步系统的自动保护倒换装置,包括两个相同的时钟源单元和多个时钟分配单元;时钟源单元位于时钟板上,包括PECL时钟源和PECL时钟锁相环分配器;时钟分配单元位于各个系统单板上,包括一个带冗余时钟源的PECL锁相环驱动器和多个PECL－TTL电平转换时钟分配器;本装置具有较强的抗干扰能力以及低偏斜、高稳定度并能实现在主备时钟源之间平滑切换的优点。

Description

多点时钟同步系统的自动保护倒换装置
本发明涉及通讯领域中多点时钟同步系统，尤其涉及该领域中的系统同步时钟自动保护倒换装置。
随着电子技术水平的不断提高和电子技术应用范围的迅速扩大，在电路设计中对同步时钟的要求也越来越高。尤其是在通讯领域，随着数字时代的到来，对数据传输和处理的带宽的要求越来越高，从而使得同步系统的频率也越来越高，这就对系统的时钟提出了越来越高的要求，由于时钟同步系统中的各个单元是分布在空间上较为分散的单板上的，所以称为多点时钟同步系统。目前，多点时钟同步系统的同步时钟直接采用TTL电平的时钟源，由时钟分配器驱动后经背板传输到各个单板，在单板上经过一个锁相环后再分配给下一级器件使用。同时，在主备自动倒换的设计中只是用一个二选一开关控制器通过系统的主备控制信号来实现时钟的主备倒换控制。所以使用这种方式设计的时钟系统存在着以下不足：1、由于在背板上对TTL电平信号进行长距离传输，容易受外界环境的干扰；2、在整个时钟系统中，由于经过多级的传输和分配而没有进行补偿，就有可能因为各个单板布线的长度存在的差异，从而导致在时钟到达最终使用器件时出现比较大的偏斜；3、在主备时钟的倒换过程中，由于是在主、备两路时钟之间直接切换，可能会导致时钟相位在切换过程中出现突变。
本发明的目的是提出一种具有较强的抗干扰能力以及低偏斜、高稳定度并能实现在主备时钟源之间平滑切换的多点时钟同步系统自动保护倒换装置，以有效克服现有技术中在主备切换的过程中出现的时钟大幅偏斜和不稳定的缺点。
本发明所述的多点时钟同步系统的自动保护倒换装置包括两个时钟源单元和多个时钟分配单元；
所述的两个时钟源单元具有相同的结构，分别位于系统的主、备两个时钟板上，每个时钟源单元包括：PECL(Positive Emitter Coupled Logic，正发射极耦合逻辑)时钟源和PECL时钟锁相分配器，所述的PECL时钟源(采用差分时钟晶振)产生一对PECL时钟信号，传送给所述的PECL时钟锁相分配器，所述的PECL时钟锁相分配器将所接收到的PECL时钟信号转换成多对PECL时钟信号，并将这些PECL时钟信号经过系统背板分别传输到各个系统单板作为时钟源；
所述的时钟分配单元位于各个系统单板上，每个系统单板上的时钟分配单元包括：一个带冗余时钟源的PECL锁相环驱动器和多个PECL-TTL电平转换时钟分配器，所述的带冗余时钟源的PECL锁相环驱动器同时接收主、备两对PECL时钟信号，根据信号质量动态的在两对PECL时钟之间切换，同时锁相输入的PECL时钟信号，输出多路PECL时钟信号给各个PECL-TTL电平转换时钟分配器，所述的PECL-TTL电平转换时钟分配器将接收到的信号转换成TTL电平的时钟信号输出给本板上的各个器件使用。
下面结合附图和实施例对本发明所构造的自动保护倒换装置做进一步描述：
图1是本发明所述装置中的时钟源单元结构框图；
图2是本发明所述装置中的时钟分配单元结构框图；
图3是本发明所构造的自动保护倒换装置结构框图。
图3所示的本发明自动保护倒换装置包括位于时钟板上的时钟源单元和位于单板上的时钟分配单元，分别如图1和图2所示。
在图1所示的时钟板的时钟源单元结构图中，整个系统中的各个单板的时钟源都由主、备时钟板冗余提供。在时钟板上，由一个差分时钟晶振(PECL时钟源)产生一对PECL时钟信号，经过一个PECL时钟锁相和分配器可以得到多个稳定的PECL时钟，这些PECL信号经过系统背板传输到各个单板作为各个单板的时钟源。如果一个PECL时钟锁相和分配器输出的PECL时钟信号的数量不能满足系统的需要，可以用多个，但应尽量减少分配器数而用分配比大的分配器。在布线时必须确保从差分时钟晶振到各PECL时钟锁相分配器的布线长度一致，以及各PECL时钟锁相分配器的输出引脚到背板引脚的布线长度一致，这样才可以使提供给各个单板的PECL时钟源之间的偏斜降低。
图2所示的是各个单板的时钟分配单元结构示意图。时钟分配单元位于系统的各个单板上。以一块单板为例，主要包括：一个带冗余时钟源的PECL锁相环驱动器以及多个PECL-TTL电平转换时钟分配器。各个单板由带冗余时钟源的PECL锁相环驱动器同时接收主、备两对PECL时钟信号，根据信号质量随时在两对PECL时钟之间切换，并且锁相输入的时钟信号，输出多路PECL时钟信号给不同的PECL-TTL电平转换时钟分配器。在PECL锁相环驱动器上通过一对PECL时钟反馈信号来匹配不同单板上布线长度的差异，这样可以降低在单板上到达PECL-TTL电平转换时钟分配器的各个PECL时钟之间的偏斜(在接下来的时钟线路长度匹配的原则中将会详细的描述)。从PECL锁相环驱动器输出的PECL时钟信号，由PECL-TTL电平转换时钟分配器负责接收，并转换成TTL电平的时钟信号输出给本板上的各个器件使用，之所以在PECL时钟源输入到各个单板后要经过一个TTL电路，是因为需要对输入时钟进行整形，另外可以实现在时钟主备倒换的时候的平滑切换。PECL-TTL电平转换时钟分配器上包括一个TTL电路，以针对分配器到不同器件之间布线长度的差异，进行匹配，从而降低到达各器件的时钟之间的偏斜。在各个单板上的带冗余时钟源的PECL锁相环驱动器需要由系统的CPU来控制，同时将本板的时钟源状态通知系统的CPU。两者之间交流的信号包括：一为带冗余时钟源的PECL锁相环驱动器的复位信号，系统CPU给每个单板一个复位信号。在工作正常后如果原始PECL时钟信号由于外界干扰出现不正常，则带冗余时钟源的PECL锁相环分配器会将时钟源切换到第二路PECL时钟，同时通知CPU，由CPU给出复位信号复位带冗余时钟源的PECL锁相环分配器，如果原始PECL时钟此时已经恢复正常(通常情况下是如此)，则会将时钟源切换回原始PECL时钟。如果原始PECL时钟此时仍没恢复正常，则仍选用第二路PECL时钟作为时钟源。另外为两个PECL时钟源状态信号，各个单板上的带冗余时钟源的PECL锁相环分配器，通过这两个PECL时钟源状态信号通知系统CPU，来报告此时两路时钟源的好或坏。
下面结合图3所示本发明的时钟保护倒换装置描述一下在布线的时候遵循的线路长度匹配的原则。对于板级设计，如果同步时钟频率较高，而且对稳定度和偏斜有要求的话，那么在时钟电路布线的时候就应该考虑线路长度的匹配。各个单板上的带冗余时钟源的PECL锁相环分配器以及PECL-TTL转换器都应该选用相同的器件，这样可以保证较小的偏斜。各时钟线上的标识符表示线路的布线长度，在单板上通过两级反馈来补偿由于各器件的布局所引起的时钟长度的不一致。其基本原理如下：
所述带冗余时钟源的PECL锁相环分配器内含有锁相环电路，所以在稳定工作的情况下，带冗余时钟源的PECL锁相环分配器的参考时钟输入端与反馈时钟输入端是同相的，可以得出以下公式：
假设时钟传输到a点的时间为Ta，传输到b点的时间为Tb，则：
               Ta+Y’＝Tb-P’+Y’+P’
由此可以得出Ta＝Tb。
可以看出，对于不同的单板并不需要约束它们的时钟线布线完全一致，仍然可以保证各个单板上b点与a点具有相同的相位，只要在时钟板上确保各PECL时钟锁相分配器的输出引脚到背板引脚的布线长度一致，就可以得到在所有单板上的b点具有相同的相位。这样，可以消除由于单板布线的不同所引起的时钟相位的偏斜。在PECL-TTL转换器部分，采用了同样的反馈补偿的方法来消除布线带来的时延差异，图3中所示的同一块单板中的相同的标识所代表的线路延时相同，不同单板之间可以不同。
下面结合实施例对本发明所构造的装置作进一步描述。
本装置的带冗余时钟源PECL锁相环分配器选用了一款Motorola的PECL时钟锁相环分配器。此器件接收两个不同的(主备)PECL时钟输入，其二选一的输入信号由器件上的一位输入信号通过硬件来设置，当检测到PECL时钟源质量变坏时，会自动切换到另一路时钟源，由于采用的锁相环电路具有钳位作用，能够使得各个单板的相位逐步与时钟板一致，所以这个过程是自动的、平滑的。各个单板上的带冗余时钟源的PECL锁相环分配器通过两个PECL时钟源状态信号通知CPU此时两路时钟源好或坏。同时此带冗余时钟源的PECL锁相环分配器还有一复位信号用来清除PECL时钟源由于信号质量不好产生的告警指示，此信号由CPU来控制。
本时钟系统自动保护倒换装置的工作流程如下：首先是复位过程，系统上电，各个单板上电，两块时钟板稳定地输出两路PECL时钟源，在各个单板上带冗余时钟源的PECL锁相环分配器选折一路PECL时钟信号，各个单板上由硬件上设置为选择相同的PECL时钟源。CPU给出信号复位带冗余时钟源的PECL锁相环分配器，此后整个时钟系统就处于稳定工作状态。在工作正常后，如果原始PECL时钟信号由于外界干扰出现不正常，则带冗余时钟源的PECL锁相环分配器会将时钟源切换到第二路PECL时钟，同时通知CPU，由CPU给出复位信号复位带冗余时钟源的PECL锁相环分配器，如果原始PECL时钟此时已经恢复正常(通常情况下是如此)，则会将时钟源切换回原始PECL时钟。如果原始PECL时钟此时仍没恢复正常，则仍选用第二路PECL时钟作为时钟源。由于带冗余时钟源的PECL锁相环分配器在两路PECL时钟源输入后有一个锁相环电路，所以这个过程是自动的、平滑的，可以使时钟相位从原时钟源相位逐步向新时钟源相位对齐。
本发明提出的多点时钟同步系统的自动保护倒换装置，采用PECL信号在背板上进行长距离的传输，提高了时钟系统抵抗外界干扰的能力，具有较高的稳定性。同时在时钟电路的线路的布线的过程中，对时钟线进行约束和补偿，可以保证比较低的相位偏斜。另外，本发明在时钟主备倒换的过程中，实现了时钟信号的平滑切换，降低了由于时钟相位的突然改变导致的系统故障几率。尤其对于同步时钟数量多，传输距离远的系统，本发明更是一种很好的解决方案。
综合上述，本发明为高速电子系统，尤其是高速数据通讯系统提出了一种时钟同步及自动保护倒换的解决方案，具有低偏斜、高稳定度、主备切换自动平滑的特点。

Claims (6)

1、一种多点时钟同步系统的自动保护倒换装置，其特征在于，包括两个时钟源单元和多个时钟分配单元；
所述两个时钟源单元具有相同的结构，分别位于系统的主、备两个时钟板上，每个时钟源单元包括：PECL时钟源和PECL时钟锁相分配器，所述的PECL时钟源产生一对PECL时钟信号，传送给所述的PECL时钟锁相分配器，所述的PECL时钟锁相分配器将所接收到的PECL时钟信号转换成多对PECL时钟信号，并将这些PECL时钟信号经过系统背板分别传输到各个系统单板作为时钟源；
所述的时钟分配单元位于各个系统单板上，每个系统单板上的时钟分配单元包括：一个带冗余时钟源的PECL锁相环驱动器和多个PECL-TTL电平转换时钟分配器，所述的带冗余时钟源的PECL锁相环驱动器同时接收主、备两对PECL时钟信号，根据信号质量动态的在两对PECL时钟之间切换，同时锁相输入的PECL时钟信号，输出多路PECL时钟信号给各个PECL-TTL电平转换时钟分配器，所述的PECL-TTL电平转换时钟分配器将接收到的信号转换成TTL电平的时钟信号输出给本板上的各个器件使用。
2、根据权利要求1所述的自动保护倒换装置，其特征在于，所述的PECL时钟源采用差分时钟晶振。
3、根据权利要求1所述的自动保护倒换装置，其特征在于，所述的PECL时钟锁相分配器的输出引脚到背板引脚的布线长度一致。
4、根据权利要求1所述的自动保护倒换装置，其特征在于，各个单板上的带冗余时钟源的PECL锁相环驱动器由系统的CPU来控制。
5、根据权利要求1所述的自动保护倒换装置，其特征在于，在各个单板上的带冗余时钟源的PECL锁相环驱动器都采用相同的器件。
6、根据权利要求1所述的自动保护倒换装置，其特征在于，在各个单板上的PECL-TTL电平转换时钟分配器都采用相同的器件。
CN 01112721 2001-04-26 2001-04-26 多点时钟同步系统的自动保护倒换装置 Expired - Fee Related CN1275416C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01112721 CN1275416C (zh) 2001-04-26 2001-04-26 多点时钟同步系统的自动保护倒换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01112721 CN1275416C (zh) 2001-04-26 2001-04-26 多点时钟同步系统的自动保护倒换装置

Publications (2)

Publication Number Publication Date
CN1383287A true CN1383287A (zh) 2002-12-04
CN1275416C CN1275416C (zh) 2006-09-13

Family

ID=4659476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01112721 Expired - Fee Related CN1275416C (zh) 2001-04-26 2001-04-26 多点时钟同步系统的自动保护倒换装置

Country Status (1)

Country Link
CN (1) CN1275416C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428630C (zh) * 2003-08-29 2008-10-22 华为技术有限公司 同步数字体系系统时钟及产生方法
CN100438361C (zh) * 2003-08-01 2008-11-26 华为技术有限公司 对同步数字体系设备主备时钟相位进行控制的方法
CN1655455B (zh) * 2004-02-10 2010-04-28 中兴通讯股份有限公司 一种处理时钟系统主备倒换的方法和装置
CN102445193A (zh) * 2011-09-20 2012-05-09 北京空间机电研究所 一种焦平面电路关键信号交叉备份保护系统
WO2013026307A1 (zh) * 2011-08-23 2013-02-28 中兴通讯股份有限公司 时钟保护方法及装置
CN101615965B (zh) * 2009-07-13 2013-08-07 中兴通讯股份有限公司 主/备时钟的倒换方法和装置
CN104052589A (zh) * 2013-03-15 2014-09-17 美国博通公司 容错时钟网络
US9973601B2 (en) 2013-03-15 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Fault tolerant clock network

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438361C (zh) * 2003-08-01 2008-11-26 华为技术有限公司 对同步数字体系设备主备时钟相位进行控制的方法
CN100428630C (zh) * 2003-08-29 2008-10-22 华为技术有限公司 同步数字体系系统时钟及产生方法
CN1655455B (zh) * 2004-02-10 2010-04-28 中兴通讯股份有限公司 一种处理时钟系统主备倒换的方法和装置
CN101615965B (zh) * 2009-07-13 2013-08-07 中兴通讯股份有限公司 主/备时钟的倒换方法和装置
WO2013026307A1 (zh) * 2011-08-23 2013-02-28 中兴通讯股份有限公司 时钟保护方法及装置
CN102445193A (zh) * 2011-09-20 2012-05-09 北京空间机电研究所 一种焦平面电路关键信号交叉备份保护系统
CN102445193B (zh) * 2011-09-20 2013-07-24 北京空间机电研究所 一种焦平面电路关键信号交叉备份保护系统
CN104052589A (zh) * 2013-03-15 2014-09-17 美国博通公司 容错时钟网络
US9973601B2 (en) 2013-03-15 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Fault tolerant clock network
CN104052589B (zh) * 2013-03-15 2018-06-22 安华高科技通用Ip(新加坡)公司 容错时钟网络

Also Published As

Publication number Publication date
CN1275416C (zh) 2006-09-13

Similar Documents

Publication Publication Date Title
US7043657B1 (en) Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle
US4185245A (en) Fault-tolerant clock signal distribution arrangement
US20060184814A1 (en) Redundant oscillator distribution in a multi-processor server system
US20040052323A1 (en) Phase interpolater and applications thereof
CN1275416C (zh) 多点时钟同步系统的自动保护倒换装置
US10261539B2 (en) Separate clock synchronous architecture
CN1798018A (zh) 一种系统时钟同步装置及方法
JP4155062B2 (ja) クロック整形器とこれを用いた電子機器
CN101272235B (zh) 数据传送装置、时钟切换电路和时钟切换方法
CN101621371A (zh) 一种时钟设计方法及时钟装置
CN215768986U (zh) 数字雷达中频信号处理单元及数字相控阵雷达
CN1108024C (zh) 一种同步时钟供给系统中的时钟信号切换选择方法及其装置
CN1655455B (zh) 一种处理时钟系统主备倒换的方法和装置
CN209861022U (zh) 一种多路sdi视频收发装置
US6473440B1 (en) Clock supplying apparatus for multiline transmission system
CN101964183B (zh) 显示处理设备和多屏显示系统
US6516419B1 (en) Network synchronization method and non-break clock switching method in extended bus connection system
CN111865463B (zh) 一种板级间时钟无缝对接同源电路结构
CN109005022B (zh) 一种应用于高速光模块的高精度共享时钟电路
CN104052642A (zh) 一种通信系统及通信方法
CN101420515A (zh) 影像缩放器
JP2713004B2 (ja) クロック供給方式
JPH05268206A (ja) ディジタルシステムにおける同期制御信号供給方法
CN116260498A (zh) 一种灵活扩展的蜂窝网型数字波束合成网络系统
CN115729149A (zh) 一种基于jesd204b协议的多板卡同步采样装置

Legal Events

Date Code Title Description
ASS Succession or assignment of patent right

Owner name: SHENZHENG CITY ZTE CO., LTD.

Free format text: FORMER OWNER: SHENZHENG CITY ZTE CO., LTD. SHANGHAI SECOND INSTITUTE

Effective date: 20010912

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20010912

Address after: 518057 Ministry of law, 6 floor, Zhongxing building, South hi tech Industrial Park, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen

Applicant after: Zhongxing Communication Co., Ltd., Shenzhen City

Address before: 200233 No. 396, Shanghai, Guilin Road

Applicant before: Shanghai Inst. of No.2, Zhongxing Communication Co., Ltd., Shenzhen City

C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060913

Termination date: 20140426