CN209861022U - 一种多路sdi视频收发装置 - Google Patents

Abstract

本实用新型公开了一种多路SDI视频收发装置，包括：视频接收端、视频发送端、现场可编程门阵列芯片和时钟分配器；现场可编程门阵列芯片具有串行高速收发器和锁相环；视频接收端具有SDI视频源输入接口和均衡器；均衡器的输入端连接多个SDI视频源输入接口，均衡器的输出端连接串行高速收发器；时钟分配器与多个锁相环相连接；接收端串行高速收发器用于接收多路SDI视频源，视频信号经过处理后并发送至视频发送端；视频发送端具有SDI视频源输出接口和驱动器，驱动器的输入端连接串行高速收发器；驱动器的输出端连接多个SDI视频源输出接口，解决了多路SDI视频收发装置的通用性和稳定性差，功耗高的问题。

Description

一种多路SDI视频收发装置

技术领域

本实用新型涉及现场可编程门阵列器件应用领域，具体地涉及一种多路SDI视频收发装置。

背景技术

SDI是数字分量串行接口(serial digital interface)的缩写，是由SMPTE组织制定的一种数字视频接口标准。目前SDI已经从SD-SDI、HD-SDI、3G-SDI、6G-SDI到12G-SDI(真4K)，这也使得SDI视频的数据吞吐量越来越大，特别是多路SDI视频需要同时传输时。为保证传输过程的实时性，数据并行处理机制显得格外重要。而随着现场可编程门阵列(FPGA)的技术不断更新，以其突出的可灵活性编程、低延迟、实时性和并行性特点，非常适合视频处理，因此，通过共用参考时钟的方式，FPGA可同时并行处理多路视频接收和发送，减少了其他芯片的使用数量，简化了系统设计的复杂度，例如，传统的多路SDI视频信号的收发通常采用时钟分配器、多个接收器、多个发送器与FPGA芯片来实现，相机输出的视频信号经过视频接收器将数据串转并后，将时钟、同步信号及并行数据同步送入FPGA。在FPGA中对多路采集视频信号并行传输，异步时钟域转换、通道切换、图像算法运算等一系列处理。以输入端参考时钟经过FPGA内部PLL产生的输出时钟，分别将数据、同步信号送给各个发生器进行并串转换，串行数据通过同轴线缆将视频送到监视器上进行显示。

但是，在多路SDI视频接收、发送的实际应用过程中，传统的实现方法要求多个接收器和发送器，晶振和时钟芯片数量也会增加。多路SDI视频数据并行进出FPGA，对FPGA的IO消耗非常大，特别是FPGA全局时钟IO数量非常有限。因此采用传统实现方式，一片FPGA芯片支持多路SDI视频同时发送和接收非常困难，采用多片FPGA芯片并行方式则会增加产品的功耗和成本，制约了FPGA的应用。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种多路SDI视频收发装置，旨在解决多路SDI视频的并行收发系统设计复杂多变，通用性和稳定性差，成本、功耗高的问题。

本实用新型实施例提供了一种多路SDI视频收发装置，包括：视频接收端、视频发送端、现场可编程门阵列芯片以及时钟分配器；其中：

所述现场可编程门阵列芯片，具有串行高速收发器以及锁相环；

所述视频接收端，具有SDI视频源输入接口以及均衡器；其中，所述均衡器的输入端连接多个SDI视频源输入接口以接收多路SDI视频源，所述均衡器的输出端连接所述现场可编程门阵列芯片的串行高速收发器，以将接收的多路SDI视频源输入至串行高速收发器；

所述时钟分配器，与所述现场可编程门阵列芯片的多个锁相环相连接，以向所述锁相环提供参考时钟信号；其中，所述锁相环输出时钟均连接至一个带串行高速收发器的发送模块或接收模块；

所述串行高速收发器，在接收端，用于接收多路SDI视频源的串行数据，在发送端，用于发送多路SDI视频的串行数据；

所述视频发送端，具有SDI视频源输出接口以及驱动器；其中，所述驱动器的输入端连接所述现场可编程门阵列芯片的串行高速收发器，以将接收的多路SDI视频源输入至所述驱动器中；所述驱动器的输出端连接多个所述SDI视频源输出接口以接收多路SDI视频源。

优选地，所述接收模块以及发送模块包括串行高速收发器和视频处理电路，所述均衡器的输出端与所述现场可编程门阵列芯片的接收模块相连接；所述驱动器的输入端与所述现场可编程门阵列芯片的发送模块相连接。

优选地，所述锁相环的数量Q＝max(接收模块数量，发送模块数量)/n；其中，n＝3，Q最小数值为1。

优选地，每路SDI视频源输入接口分别接入一SDI视频源，多个SDI视频源输入接口分别通过一均衡器连接至现场可编程门阵列芯片的串行高速收发器。

优选地，所述一个锁相环最大可连接n对串行高速收发器

优选地，还包括用于显示视频内容的监视器，所述驱动器的输出端与所述监视器相连接；所述监视器连接多个所述驱动器，以接收多路SDI视频源。

优选地，还包括用于产生时钟信号的有源晶振；所述有源晶振的输出端与所述时钟分配器的输入端连接。

实施本实用新型实施例，具有如下有益效果：

在上述一实施例中，视频接收端根据SDI视频源数可自定义均衡器、时钟分配器，现场可编程门阵列芯片的串行高速收发器以及锁相环的设计数量，视频发送端采用和视频接收端共用时钟分配器、串行高速收发器以及锁相环，同时自定义视频发送端驱动器额设计数量，能够解决传统方式实现多路SDI视频收发装置时，因数据吞吐量大、源时钟同步约束难、时钟资源消耗大而导致设计方式复杂多变等问题，从而简化多路SDI视频收发装置设计方法，提高设计的通用性以实现SDI视频收发装置的可靠性和稳定性，同时降低了产品的功耗和成本。

附图说明

为了更清楚地说明本实用新型的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的多路SDI视频收发装置的一种结构示意图。

图2为现有技术的多路SDI视频收发装置的另一种结构示意图。

图3为本实用新型实施例提供的多路SDI视频收发装置视频接收端的结构示意图。

图4为本实用新型实施例提供的多路SDI视频收发装置视频发送端的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例一：

多路视频信号的并行处理是现场可编程门阵列的一项重要优点，通过共用参考时钟的方式，现场可编程门阵列可同时并行处理多路视频接收和发送，减少了其他芯片的使用数量，简化了系统设计的复杂度，提高了系统的可靠性和稳定性，同时降低了产品的功耗和成本。如图1和图2所示，传统的多路SDI视频信号的收发通常采用时钟分配器、多个接收、发送器与现场可编程门阵列芯片来实现。相机输出的视频信号经过视频接收器将数据串转并后，将时钟、同步信号及并行数据同步送入现场可编程门阵列。在现场可编程门阵列中对多路采集视频信号并行传输，异步时钟域转换、通道切换、图像算法运算等一系列处理。以输入端参考时钟经过现场可编程门阵列内部PLL产生的输出时钟，分别将数据、同步信号送给各个发生器进行并串转换，串行数据通过同轴线缆将视频送到监视器上进行显示。

具体地，参见图3以及图4，本实用新型实施例提供了一种多路SDI视频收发装置，包括：视频接收端、视频发送端、现场可编程门阵列芯片100以及时钟分配器400；其中：

所述现场可编程门阵列芯片100，具有串行高速收发器以及锁相环200。

所述视频接收端，具有SDI视频源输入接口以及均衡器300；其中，所述均衡器300的输入端连接多个SDI视频源输入接口以接收多路SDI视频源，所述均衡器300的输出端连接所述现场可编程门阵列芯片100的串行高速收发器，以将接收的多路SDI视频源输入至串行高速收发器。

具体地，每路SDI视频源输入接口分别接入一SDI视频源，多个SDI视频源输入接口分别通过一均衡器300连接至现场可编程门阵列芯片100的串行高速收发器。例如，假设所述视频接收端包含1～N路SDI视频源(N为具体SDI视频源总个数)，并分别经过均衡器300后送入现场可编程门阵列芯片100的串行高速收发器，其中均衡器300的个数为L个，如采用支持4路的SDI输入的均衡器300，则均衡器300使用数量则为L＝N/4个，其他以此类推，可以理解的是，所述SDI视频源的支持类型为目前已发布的SDI标准。

当然，需要说明的是，在本实用新型的其他实施例中，根据均衡器300的设置，也可以是将其他数量的SDI视频源输入接口通过一均衡器300连接至现场可编程门阵列芯片100的串行高速收发器，例如，3个，5个或者其他数值，本实用新型不做具体限定。

所述时钟分配器400，与所述现场可编程门阵列芯片100的多个锁相环200的相连接，以向所述锁相环200输出时钟信号；其中，所述锁相环200输出的时钟均连接至串行高速收发器。

所述串行高速收发器，用于接收多路SDI视频源，视频信号经过处理后并发送至视频发送端。

所述视频发送端，具有SDI视频源输出接口以及驱动器500；其中，所述驱动器500的输入端连接所述现场可编程门阵列芯片100的串行高速收发器，以将接收的多路SDI视频源输入至所述驱动器500中；所述驱动器500的输出端连接多个所述SDI视频源输出接口以接收多路SDI视频源。

在本实施例中，所述接收模块B以及发送模块D包括串行高速收发器和视频处理电路，所述均衡器300的输出端与所述现场可编程门阵列芯片100的接收模块B相连接；所述驱动器500的输入端与所述现场可编程门阵列芯片100的发送模块D相连接。

在本实施例中，所述现场可编程门阵列芯片100中以Quad来对串行高速收发器进行分组，每个Quad包括四个串行高速收发器和1个或者2个锁相环，四个串行高速收发器称为四个通道，当然，需要说明的是，不同型号的现场可编程门阵列芯片100的串行高速收发器数量不同，设计时需选择串行高速收发器数量合理的现场可编程门阵列芯片100，可以理解的是，现场可编程门阵列芯片100的每个高速收发器最大同时支持4路SDI视频信号的收发。

其中，SDI视频接收端内现场可编程门阵列芯片100中每n对串行高速收发器共用一个具有n/4个输出接口的锁相环。以n＝10为例，锁相环200的位置位于3个串行高速收发器中处于正中间串行高速收发器区域，其他上下两个串行高速收发器共用中间串行高速收发器的锁相环200，因此，所述锁相环200连接3个串行高速收发器Bank。具体地，3个串行高速收发器Bank最大可支持12路SDI视频接收和12路SDI视频的发送。当然，需要说明的是，在其他实施例中，锁相环200的位置，设计时可根据实际情况设置，本实用新型在此不做具体限制。

其中，接收模块B分别将接收到的串行SDI视频数据进行解串操作，根据恢复出来的时钟作为后继处理的随路时钟。每路输入的SDI串行数据会恢复出一路接收时钟，使用此时钟可进行数据同步传输，视频预处理等一系列操作。每个接收模块B最大可接收4路SDI视频源输入，输入视频源路数N小于4时，即可使用一个接收模块B。当然，需要说明的是，实际应用可根据输入视频源的数量，选择合理的现场可编程门阵列芯片100型号，本实用新型在此不做具体限制。可以理解的是，在现场可编程门阵列芯片100中可自定义接收模块B的数量，以保证现场可编程门阵列芯片100资源使用最优化，以及该技术的通用性。

在本实施例中，当视频发送端需求输出SDI视源路数为M，则发送模块D个数则为M/4个，时钟分配器输出时钟信号作为现场可编程门阵列芯片100的锁相环参考时钟，此时，锁相环个数Q＝(发送模块D数量)/3个，但是由于视频接收端和视频发送端SDI视频源路数不同，则共用所述锁相环200的数量Q＝max(接收模块数量，发送模块数量)/3。

综上，视频接收端根据SDI视频源数可自定义均衡器300、时钟分配器400，现场可编程门阵列芯片100的串行高速收发器以及锁相环200的设计数量，视频发送端采用和视频接收端共用时钟分配器400、锁相环200，同时自定义视频发送端驱动器的设计数量，能够解决传统方式实现多路SDI视频收发装置时，因数据吞吐量大、源时钟同步约束难、时钟资源消耗大而导致设计方式复杂多变等问题，从而简化多路SDI视频收发装置设计方法，提高设计的通用性以实现SDI视频收发装置的可靠性和稳定性，同时降低了产品的功耗和成本。

在上述一实施例的基础上，本实用新型一优选实施例中，还包括用于显示视频内容的监视器600；所述驱动器500的输出端与所述监视器相连接；所述监视器600连接多个所述驱动器500，以接收多路SDI视频源。其中，视频发送端中有M/4个发送模块B，其输出的M路串行数据经过K个驱动器后送入到P个监视器600显示，其中K和P小于等于M。

在上述一实施例的基础上，本实用新型一优选实施例中，还包括用于产生时钟信号的有源晶振700；所述有源晶振700的输出端与所述时钟分配器400的输入端连接。由上述可知，一个晶振、和一个J路输出的时钟分配器则最大可以支持J x 12路SDI视频的接收和发送。理论上，时钟分配器输出时钟路数的12倍则为可支持的SDI视频接收和发送的路数。相比于传统方式，本实用新型的多路SDI收发装置可减少晶振和时钟分配芯片的使用数量。

需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本实用新型提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种多路SDI视频收发装置，其特征在于，包括：视频接收端、视频发送端、现场可编程门阵列芯片以及时钟分配器；其中：

所述现场可编程门阵列芯片，具有串行高速收发器以及锁相环；

所述视频接收端，具有SDI视频源输入接口以及均衡器；其中，所述均衡器的输入端连接多个SDI视频源输入接口以接收多路SDI视频源，所述均衡器的输出端连接所述现场可编程门阵列芯片的串行高速收发器，以将接收的多路SDI视频源输入至串行高速收发器；

所述时钟分配器，与所述现场可编程门阵列芯片的多个锁相环相连接，以向所述锁相环提供参考时钟信号；其中，所述锁相环均连接至带串行高速收发器的发送模块或接收模块；

所述串行高速收发器，在接收端，用于接收多路SDI视频源的串行数据，在发送端，用于发送多路SDI视频的串行数据；

所述视频发送端，具有SDI视频源输出接口以及驱动器；其中，所述驱动器的输入端连接所述现场可编程门阵列芯片的串行高速收发器，以将接收的多路SDI视频源输入至所述驱动器中；所述驱动器的输出端连接多个所述SDI视频源输出接口以接收多路SDI视频源。

2.根据权利要求1所述的多路SDI视频收发装置，其特征在于，所述接收模块以及发送模块包括串行高速收发器和视频处理电路，所述均衡器的输出端与所述现场可编程门阵列芯片的接收模块相连接；所述驱动器的输入端与所述现场可编程门阵列芯片的发送模块相连接。

3.根据权利要求2所述的多路SDI视频收发装置，其特征在于，所述锁相环的数量Q＝max(接收模块数量，发送模块数量)/n；其中，n＝3，Q最小数值为1。

4.根据权利要求1所述的多路SDI视频收发装置，其特征在于，每路SDI视频源输入接口分别接入一SDI视频源，多个SDI视频源输入接口分别通过一均衡器连接至现场可编程门阵列芯片的串行高速收发器。

5.根据权利要求3所述的多路SDI视频收发装置，其特征在于，所述一个锁相环输出的时钟最大可连接12对串行高速收发器。

6.根据权利要求1所述的多路SDI视频收发装置，其特征在于，还包括用于显示视频内容的监视器，所述驱动器的输出端与所述监视器相连接；所述监视器连接多个所述驱动器，以接收多路SDI视频源。

7.根据权利要求1所述的多路SDI视频收发装置，其特征在于，还包括用于产生时钟信号的有源晶振；所述有源晶振的输出端与所述时钟分配器的输入端连接。