CN217563710U

CN217563710U - 一种mipi信号延长器

Info

Publication number: CN217563710U
Application number: CN202220893051.1U
Authority: CN
Inventors: 吴禹亮; 余荣良; 蒋膳; 梁师勇; 乐长方
Original assignee: Shenzhen Lontium Semiconductor Technology Co ltd
Current assignee: Shenzhen Lontium Semiconductor Technology Co ltd
Priority date: 2022-04-18
Filing date: 2022-04-18
Publication date: 2022-10-11
Anticipated expiration: 2032-04-18

Abstract

本实用新型提供一种MIPI信号延长器，其MIPI信号延长芯片通过MIPI输入口、接收MIPI信号；MIPI信号延长芯片通过MIPI输出口、输出延长后的MIPI信号；电源供电模块为MIPI信号延长芯片供电；晶振模块利用晶体振荡器产生参考时钟，为MIPI信号延长芯片提供时钟分频；MIPI信号延长芯片通过MIPI输入口获取到MIPI信号进行信号的增强并输出；接收过程包括：接收MIPI信号中LP段数据并滤除高速波形，以及接收MIPI信号中的HS段数据，做到LP段数据与HS段数据无缝衔接；也即仅需一个芯片即可实现MIPI信号的延长，避免使用多个芯片造成的浪费，本申请提供的MIPI信号延长器硬件成本低。

Description

一种MIPI信号延长器

技术领域

本实用新型属于车载技术领域，更具体的说，尤其涉及一种MIPI信号延长器。

背景技术

MIPI是MIPI联盟为移动应用处理器制定的开放标准和一个规范，车载摄像头一般输出的就是MIPI CSI信号。车载显示设备往往距离摄像头有一定距离，由于MIPI信号的传输距离较短，要想从摄像头处将获取到的高清视频信号传输到显示设备上，就需要有MIPI延长方案，使MIPI信号可以在汽车内部长距离传输。而随着高清视频技术的发展，摄像头能获取到的图像分辨率越来越高，因此在车载应用上，能够长距离传输高清、高速视频信号的MIPI延长方案就显得越来越重要。

最常见的MIPI延长器是串行解串器SerDes方案，其工作原理是在发送端将多路低速并行信号转换成高速串行信号，经过传输线材，最后在接收端将高速串行信号重新转换成低速并行信号；串行解串器SerDes方案需要两颗芯片，即串行器和解串器，同时需要能够传输高速串行信号的光缆或铜线。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种MIPI信号延长器，用于实现仅需一个芯片即可实现MIPI信号的延长，避免使用多个芯片造成的浪费，本申请提供的MIPI信号延长器硬件成本低；同时，接收所述MIPI信号中LP段数据并滤除高速波形，以及接收MIPI信号中的HS段数据，做到LP段数据与HS段数据无缝衔接；避免数据中断，保证了数据的连续性。

本申请公开了一种MIPI信号延长器，包括：MIPI输入口、MIPI信号延长芯片、MIPI输出口、电源供电模块和晶振模块；

所述MIPI信号延长芯片通过所述MIPI输入口、接收MIPI信号；

所述MIPI信号延长芯片通过所述MIPI输出口、输出延长后的MIPI信号；

所述电源供电模块用于为所述MIPI信号延长芯片供电；

所述晶振模块用于利用晶体振荡器产生参考时钟，为所述MIPI信号延长芯片提供时钟分频；

所述MIPI信号延长芯片用于通过所述MIPI输入口获取到MIPI信号进行信号的增强并输出；其中，接收过程包括：接收所述MIPI信号中LP段数据并滤除高速波形，以及接收MIPI信号中的HS段数据，做到LP段数据与HS段数据无缝衔接。

可选的，在上述MIPI信号延长器中，所述MIPI信号延长芯片，包括：信号接收模块、信号增强模块和信号发送模块；

所述信号接收模块的输入端作为所述MIPI信号延长芯片的输入端；

所述信号接收模块的输出端与所述信号增强模块的输入端相连；

所述信号增强模块的输出端与所述信号发送模块的输入端相连；

所述信号发送模块的输出端作为所述MIPI信号延长芯片的输出端。

可选的，在上述MIPI信号延长器中，所述信号接收模块，包括：低速接收器、高速接收器；

所述低速接收器用于将所述MIPI信号中的LP段的内容解析出来，并滤除高速波形；

所述高速接收器用于接收所述MIPI信号中的HS段传输的数据。

可选的，在上述MIPI信号延长器中，所述信号接收模块，还包括：状态机；

所述状态机用于当所述MIPI信号中的LP段的数据经历LP11-LP01-LP00的变化后，将高速接收器和所述阻抗匹配电阻同时打开、以接收所述MIPI中HS段数据。

可选的，在上述MIPI信号延长器中，所述MIPI信号延长芯片为MIPI信号延长芯片LT9211。

可选的，在上述MIPI信号延长器中，所述MIPI信号为单通道N对数据链路以及1对时钟链路组成的MIPI信号；N为整数。

可选的，在上述MIPI信号延长器中，所述N为大于等于1，且小于等于4。

可选的，在上述MIPI信号延长器中，所述信号增强模块为带有接收均衡器的HS数据缓冲电路。

可选的，在上述MIPI信号延长器中，所述信号发送模块输出的字节时钟模式为：以晶振作为参考时钟，通过时钟分频来输出与输入信号相同频率的字节时钟。

可选的，在上述MIPI信号延长器中，所述信号发送模块输出的字节时钟模式为：以输入信号的字节时钟作为参考时钟，通过时钟分频来输出字节时钟。

从上述技术方案可知，本实用新型提供的一种MIPI信号延长器，包括：MIPI输入口、MIPI信号延长芯片、MIPI输出口、电源供电模块和晶振模块；所述MIPI信号延长芯片通过所述MIPI输入口、接收MIPI信号；所述MIPI信号延长芯片通过所述MIPI输出口、输出延长后的MIPI信号；所述电源供电模块用于为所述MIPI信号延长芯片供电；所述晶振模块用于利用晶体振荡器产生参考时钟，用于为所述MIPI信号延长芯片提供时钟分频；所述MIPI信号延长芯片用于通过所述MIPI输入口获取到MIPI信号进行信号的增强并输出；其中，接收过程包括：接收所述MIPI信号中LP段数据并滤除高速波形，以及接收MIPI信号中的HS段数据，做到LP段数据与HS段数据无缝衔接；也即仅需一个芯片即可实现MIPI信号的延长，避免使用多个芯片造成的浪费，本申请提供的MIPI信号延长器硬件成本低；同时，接收所述MIPI信号中LP段数据并滤除高速波形，以及接收MIPI信号中的HS段数据，做到LP段数据与HS段数据无缝衔接；避免数据中断，保证了数据的连续性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种MIPI信号延长器的示意图；

图2是本实用新型实施例提供的另一种MIPI信号延长器的示意图；

图3是本实用新型实施例提供的另一种MIPI信号延长器的示意图；

图4是本实用新型实施例提供的另一种MIPI信号延长器的示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本申请实施例提供一种MIPI信号延长器，用于解决现有技术中最常见的MIPI延长器是串行解串器SerDes方案，其工作原理是在发送端将多路低速并行信号转换成高速串行信号，经过传输线材，最后在接收端将高速串行信号重新转换成低速并行信号；串行解串器SerDes方案需要两颗芯片，即串行器和解串器，同时需要能够传输高速串行信号的光缆或铜线的问题。

在此，对本申请用到的技术用于进行解释：

MIPI：Mobile IndustryProcessorInterface，移动产业处理器接口。

MIPI repeater：MIPI延长器。

DSI：Display Serial Interface，显示器串行接口。

CSI：Camera Serial Interface，相机串行接口。

HBP：Horizontal BackPorch，行同步后肩。

HFP：Horizontal FrontPorch，行同步前肩。

HS：High Speed，高速。

HSA：Horizontal SyncActive，水平同步有效。

HBlank：HorizontalBlank，水平消隐区。

LP：LowPower，低功率。

PHY：Physical Layer，物理层。

PLL：Phase LockedLoop，锁相回路或锁相环。

TX：Transmit，发射。

RX：Receive，接收。

Clock：时钟。

I2C：Inter－Integrated Circuit，两线式串行总线。

SerDes：SERializer(串行器)/DESerializer(解串器)。

参见图1，该MIPI信号延长器，包括：MIPI输入口(1)、MIPI信号延长芯片(2)、MIPI输出口(3)、电源供电模块(4)和晶振模块(5)。

所述MIPI信号延长芯片(2)通过所述MIPI输入口(1)、接收MIPI信号。

具体的，MIPI的一侧与MIPI信号源相连，MIPI的另一侧与MIPI信号延长芯片(2)的输入端相连。

也就是说，该MIPI信号源将信号输出至该MIPI输入口(1)；该MIPI输入口(1)将信号传递至该MIPI信号延长芯片。

需要说明的是，该MIPI信号源与MIPI输入口(1)之间可以通过带屏蔽的同轴线或双绞线(7)相连。

在实际应用中，该MIPI信号源可以是摄像头，当然也可以是其他设备，此处不再一一赘述，视实际情况而定即可，均在本申请的保护范围内。

所述MIPI信号延长芯片(2)通过所述MIPI输出口(3)、输出延长后的MIPI信号。

具体的，该MIPI信号延长芯片(2)的输出端与MIPI输出口(3)的一侧相连；MIPI输出口(3)的另一侧与外部的MIPI信号接收设备相连。

也就是说，该MIPI信号延长芯片(2)将延长后的MIPI信号，输出至MIPI输出口(3)，该MIPI输出口(3)将延后的MIPI信号，传递至外部的MIPI信号接收设备。

需要说明的是，该MIPI信号接收设备与MIPI输出口(3)之间可以通过带屏蔽的同轴线或双绞线(8)相连。

MIPI输入口(1)和MIPI输出口(3)是独立的两个口，用于将外部的MIPI信号和延长芯片通过线材连接。

所述电源供电模块(4)用于为所述MIPI信号延长芯片(2)供电。

具体的，该电源供电模块(4)的输出端，与该MIPI信号延长芯片(2)的供电端相连。

也就是说，该MIPI信号延长芯片(2)的正常用电来源于该电源供电模块(4)。

该电源供电模块(4)可以包括电池等储能设备，当然，也还可以包括其他器件，此处不再一一赘述，视实际情况而定即可，均在本申请的保护范围内。

所述晶振模块(5)用于利用晶体振荡器产生参考时钟，为所述MIPI信号延长芯片(2)提供时钟分频。

具体的，该晶振模块(5)的输出端与该MIPI信号延长芯片(2)的时钟端相连。

也就是说，该MIPI信号延长芯片(2)中的时钟分频来源于该晶振模块(5)。该MIPI信号延长芯片(2)依据该时钟分频执行相应的动作。

所述MIPI信号延长芯片(2)用于通过所述MIPI输入口(1)获取到MIPI信号进行信号的增强并输出。

其中，接收过程包括：接收所述MIPI信号中LP段数据并滤除高速波形，以及接收MIPI信号中的HS段数据，做到LP段数据与HS段数据无缝衔接。

也就是说，该MIPI信号延长芯片(2)具备接收功能、输出功能、以及信号增强功能。

在实际应用中，本申请支持多种MIPI信号格式，如RGB、YUV，以及RAW等格式；此处不在一一赘述，视实际情况而定即可，均在本申请的保护范围内。

在本实施例中，所述MIPI信号延长芯片(2)通过所述MIPI输入口(1)、接收MIPI信号；所述MIPI信号延长芯片(2)通过所述MIPI输出口(3)、输出延长后的MIPI信号；所述电源供电模块(4)用于为所述MIPI信号延长芯片(2)供电；所述晶振模块(5)用于利用晶体振荡器产生参考时钟，用于为所述MIPI信号延长芯片(2)提供时钟分频；所述MIPI信号延长芯片(2)用于通过所述MIPI输入口(1)获取到MIPI信号进行信号的增强并输出；其中，接收过程包括：接收所述MIPI信号中LP段数据并滤除高速波形，以及接收MIPI信号中的HS段数据，做到LP段数据与HS段数据无缝衔接；也即仅需一个芯片即可实现MIPI信号的延长，避免使用多个芯片造成的浪费，本申请提供的MIPI信号延长器硬件成本低；同时，接收所述MIPI信号中LP段数据并滤除高速波形，以及接收MIPI信号中的HS段数据，做到LP段数据与HS段数据无缝衔接；避免数据中断，保证了数据的连续性。另外，本MIPI信号延长器的兼容性极强，支持多种信号格式及分辨率。以及，成本低，性能好，符合车载产品生产的要求。

在实际应用中，参见图2，所述MIPI信号延长芯片(2)，包括：信号接收模块(21)、信号增强模块(22)和信号发送模块(23)。

所述信号接收模块(21)的输入端作为所述MIPI信号延长芯片(2)的输入端、与MIPI输入口(1)相连。

具体的，该MIPI信号源的MIPI信号输出至MIPI输入口(1)，该MIPI输入口(1)将MIPI信号传递至信号接收模块(21)。

也就是说，该信号接收模块(21)实现了该MIPI信号延长芯片(2)的接收功能。

所述信号接收模块(21)的输出端与所述信号增强模块(22)的输入端相连。

具体的，该信号接收模块(21)输出接收到的MIPI信号至该信号增强模块(22)的输入端。

该信号增强模块用于对接收到的信号进行增强；也就是说，该信号增强模块(22)实现了MIPI信号延长芯片(2)的信号增强功能。

所述信号增强模块(22)的输出端与所述信号发送模块(23)的输入端相连。

具体的，信号增强模块(22)的输出增强后的信号至信号发送模块(23)。

所述信号发送模块(23)的输出端作为所述MIPI信号延长芯片(2)的输出端。

具体的，该信号发送模块(23)将增强后的信号发送至外部的MIPI信号接收设备。

在实际应用中，参见图3，所述信号接收模块(21)，包括：低速接收器(211)、高速接收器(212)。

所述低速接收器(211)用于将所述MIPI信号中的LP段的内容解析出来，并滤除高速波形。

所述高速接收器(212)用于接收所述MIPI信号中的HS段传输的数据。

也就是说，低速接收器(211)接收该MIPI信号中的低速数据。该高速接收器(212)接收该MIPI信号中的高速数据。

在实际应用中，所述信号接收模块(21)，还包括：状态机(213)。

所述状态机(213)用于当所述MIPI信号中的LP段的数据经历LP11-LP01-LP00的变化后，将高速接收器(212)和所述阻抗匹配电阻同时打开、以接收所述MIPI中HS段数据。

具体的，接收由单通道1～4对数据链路以及1对时钟链路组成的MIPI信号，低速接收器(211)负责将MIPI LP段的内容解析出来，并滤除高速波形，高速接收器(212)负责接收MIPI HS段传输的数据，并打开阻抗匹配电阻Rterm使MIPI HS段的电平保持在正常范围，MIPI信号会在LP和HS之间无缝切换，当LP上的数据经历LP11-LP01-LP00的变化后，状态机(213)会将高速接收器(212)和阻抗匹配电阻Rterm同时打开，准备接收HS数据。

在本实施例中，接收模块由低速接收器(211)和高速接收器(212)协同工作，低速接收器(211)负责解析LP段数据并滤除高速波形，高速接收器(212)负责HS段高速数据的接收，并做到无缝衔接。

在实际应用中，所述MIPI信号延长芯片(2)为MIPI信号延长芯片LT9211。

当然，该MIPI信号延长芯片(2)也可以是其他型号的芯片，如为MIPI信号延长芯片LT89101，此处不再一一赘述，视实际情况而定即可，均在本申请的保护范围内。

在本实施例中，摄像头采集到的MIPI CSI信号经过带屏蔽的同轴线后传输到MIPI信号延长芯片LT9211的接收端，MIPI信号延长芯片LT9211可以将获取到MIPI CSI信号进行信号的增强并输出，输出的信号经过带屏蔽的同轴线后传输到后端接收设备，从而实现长距离传输高速、高清视频信号。解决摄像头获取的高清视频图像无法长距离传输的技术问题。

在实际应用中，所述MIPI信号为单通道N对数据链路以及1对时钟链路组成的MIPI信号；N为整数。

具体的，所述N为大于等于1，且小于等于4。

也就是说，N＝1，N＝2，N＝3，N＝4，这四种情况均在本申请的保护范围内。

需要说明的是，并不排除N为其他值的情况，此处不再一一赘述，视实际情况而定即可，均在本申请的保护范围内。

该N的具体取值，可以根据实际信号源的数据链路的数量来选择相应的链路数连接；此处不再一一赘述，视实际情况而定即可，均在本申请的保护范围内。

在实际应用中，所述信号增强模块(22)为带有接收均衡器的HS数据缓冲电路。

也就是说，在该信号增强模块(22)可以针对不同频段的信号进行增强，可以弥补信号传输过程中的衰减。

该均衡器为3bit的均衡器；也即该均衡器可以是3个位来控制的，用于配置均衡值；当然，该均衡器也可以是其他位来控制，此处不再一一赘述，视实际情况而定即可，均在本申请的保护范围内。

具体的，信号增强模块(22)为带有3bit接收均衡(RxEQ)的HS数据缓冲电路，可以增强接收到的衰减过后的信号，使输出的信号强度恢复到正常状态甚至更好，均衡值由寄存器设置，范围在1dB～14dB。

一般来说，该均衡器的位数范围在1dB～14dB。此处不再一一赘述，视实际情况而定即可，均在本申请的保护范围内。

该MIPI信号延长器可以将分辨率MIPI信号的延长，最大支持4k@60hz传输。

在本实施例中，实现高度集成、低成本、低功耗，支持长距离传输MIPI的方案，有效降低了设计、调试的难度。

需要说明的是，现有的MIPI延长方案(如SerDes方案)需要两颗芯片以及能够满足高速传输要求的光缆或铜线，传输的成本比较高。并且在SerDes延长时会造成MIPI信号消隐区的波动，这可能会导致在接收端图像的不稳定，分辨率越高，这种波动就越明显，因此很多采用SerDes方案的车厂只能采用小分辨率来传输由摄像头输出的MIPI CSI信号，在图像分辨率越来越高的今天，低分辨率的摄像头图像显然已经不能满足消费者的需求。

而本实施例中，需要由一个接收均衡器，将传输过程中衰减过后的信号增强后输出，使输出的信号强度能让后端正常接收，满足消费者高分辨率图像的需求。

在实际应用中，所述信号发送模块(23)输出的字节时钟模式可以包括多种方式，下面两种方式进行举例。

(1)以晶振作为参考时钟，通过时钟分频来输出与输入信号相同频率的字节时钟。

(2)以输入信号的字节时钟作为参考时钟，通过时钟分频来输出字节时钟。

具体的，信号发送模块(23)负责将接收、增强后的信号完好无损地输出，其中输出的字节时钟有两种模式可选，一种是以晶振作为参考时钟，通过时钟分频来输出与输入信号相同频率的字节时钟，另一种是以输入信号的字节时钟作为参考时钟，通过时钟分频来输出字节时钟。信号发送模块(23)将低速接收器(211)解析出的LP段数据赋给输出端，同样经过LP11-LP01-LP00的过程后打开HS输出，将高速接收器(212)解析出的HS数据输出，从而实现LP和HS的无缝切换。

在本实施例中，通过晶振分频或同源时钟的方式，使输出的时钟与输入端一致；也即，时钟分频输出与输入信号一致的字节时钟。

在此，对该MIPI信号延长器进行举例说明：

如图4所示，该MIPI信号延长器，包括：MIPI输入口(1)、MIPI信号延长芯片LT9211(2)、MIPI输出口(3)、电源供电模块(4)、晶振模块(5)。

MIPI输入口(1)连接MIPI信号源(6)如摄像头等，通过带屏蔽的同轴线或双绞线(7)连接。

所述MIPI输出口(3)通过带屏蔽的同轴线或双绞线(8)连接到MIPI信号接收设备(9)如车载中控系统等。

所述电源供电模块(4)用于给MIPI信号延长芯片LT9211(2)提供芯片工作所需的电源。

所述晶振模块(5)利用晶体振荡器产生参考时钟，用于MIPI信号延长芯片LT9211(2)的时钟分频。

所述MIPI信号延长芯片LT9211(2)由信号接收模块(21)、信号增强模块(22)、信号发送模块(23)组成。

其中，信号接收模块(21)接收由单通道1～4对数据链路以及1对时钟链路组成的MIPI信号，低速接收器(211)负责将MIPI LP段的内容解析出来，并滤除高速波形，高速接收器(212)负责接收MIPI HS段传输的数据，并打开阻抗匹配电阻Rterm使MIPI HS段的电平保持在正常范围，MIPI信号会在LP和HS之间无缝切换，当LP上的数据经历LP11-LP01-LP00的变化后，状态机(213)会将高速接收器(212)和阻抗匹配电阻Rterm同时打开，准备接收HS数据。

信号增强模块(22)为带有3bit接收均衡(RxEQ)的HS数据缓冲电路，可以增强接收到的衰减过后的信号，使输出的信号强度恢复到正常状态甚至更好，均衡值由寄存器设置，范围在1dB～14dB。

信号发送模块(23)负责将接收、增强后的信号完好无损地输出，其中输出的字节时钟有两种模式可选，一种是以晶振作为参考时钟，通过时钟分频来输出与输入信号相同频率的字节时钟，另一种是以输入信号的字节时钟作为参考时钟，通过时钟分频来输出字节时钟。信号发送模块(23)将低速接收器(211)解析出的LP段数据赋给输出端，同样经过LP11-LP01-LP00的过程后打开HS输出，将高速接收器(212)解析出的HS数据输出，从而实现LP和HS的无缝切换。

本说明书中的各个实施例中记载的特征可以相互替换或者组合，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本实用新型的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种MIPI信号延长器，其特征在于，包括：MIPI输入口、MIPI信号延长芯片、MIPI输出口、电源供电模块和晶振模块；

所述MIPI信号延长芯片通过所述MIPI输入口、接收MIPI信号；

所述电源供电模块用于为所述MIPI信号延长芯片供电；

2.根据权利要求1所述的MIPI信号延长器，其特征在于，所述MIPI信号延长芯片，包括：信号接收模块、信号增强模块和信号发送模块；

3.根据权利要求2所述的MIPI信号延长器，其特征在于，所述信号接收模块，包括：低速接收器、高速接收器；

所述高速接收器用于接收所述MIPI信号中的HS段传输的数据。

4.根据权利要求3所述的MIPI信号延长器，其特征在于，所述信号接收模块，还包括：状态机；

所述状态机用于当所述MIPI信号中的LP段的数据经历LP11-LP01-LP00的变化后，将高速接收器和阻抗匹配电阻同时打开、以接收所述MIPI中HS段数据。

5.根据权利要求1所述的MIPI信号延长器，其特征在于，所述MIPI 信号延长芯片为MIPI信号延长芯片LT9211。

6.根据权利要求1所述的MIPI信号延长器，其特征在于，所述MIPI信号为单通道N对数据链路以及1对时钟链路组成的MIPI信号；N为整数。

7.根据权利要求6所述的MIPI信号延长器，其特征在于，所述N为大于等于1，且小于等于4。

8.根据权利要求2所述的MIPI信号延长器，其特征在于，所述信号增强模块为带有接收均衡器的HS数据缓冲电路。

9.根据权利要求2所述的MIPI信号延长器，其特征在于，所述信号发送模块输出的字节时钟模式为：以晶振作为参考时钟，通过时钟分频来输出与输入信号相同频率的字节时钟。

10.根据权利要求2所述的MIPI信号延长器，其特征在于，所述信号发送模块输出的字节时钟模式为：以输入信号的字节时钟作为参考时钟，通过时钟分频来输出字节时钟。