CN116684722B - Mipi c-phy信号接收装置、方法及摄像头模组测试系统 - Google Patents

Abstract

本发明公开了一种MIPI C‑PHY信号接收装置、方法及摄像头模组测试系统，装置通过LP解码模块接收C‑PHY信号中的LP信号，解析获得LP波形序列，并将所述LP波形序列发送至控制状态机；控制状态机解析LP信号，获得LP解析数据；数据恢复模块对HS信号的采样结果进行边缘检测，获得边缘检测结果；符号解码模块将信号线电平状态序列解码为符号值；串并转换模块从符号值中找到同步字，将串行数据转换为并行数据；字符解映射模块将并行数据解映射为实际数据，能够实现C‑PHY信号的接收和传输数据的恢复功能，不需要专用的C‑PHY物理解码器件，降低了数据传输成本，提升了数据传输速率和传输效率。

Description

MIPI C-PHY信号接收装置、方法及摄像头模组测试系统

技术领域

本发明涉及图像数据处理技术领域，尤其涉及一种MIPI C-PHY信号接收装置、方法及摄像头模组测试系统。

背景技术

随着数字摄像头技术的发展，摄像机分辨率不断提高，其数据传输速率也越来越高；移动产业处理器通道受限端口物理层接口（Mobile Industry Processor InterfaceChannel-limited- Physical，MIPI C-PHY）接口由于自身的编码特点，可以实现以较低的线速率达到较高的数据传输速率；因此使用MIPI C-PHY作为物理接口的摄像头也越来越多。

为了检测使用MIPI C-PHY接口的摄像头，需要使用设备接收图像数据；通常，MIPIC-PHY的接收设备会使用单独的桥片或者支持MIPI C-PHY物理接口的现场可编程逻辑门阵列（Field Programmable Gate Array，FPGA）或者微控制单元（Microcontroller Unit，MCU）实现数据接收功能；但是，这类桥片和FPGA/MCU通常价格昂贵，并且无法对底层物理接口做自定义设置。

发明内容

本发明的主要目的在于提供一种MIPI C-PHY信号接收装置、方法及摄像头模组测试系统，旨在解决现有技术中数据接收无法对底层物理接口做自定义设置，数据传输成本高，传输速率和传输效率较低的技术问题。

第一方面，本发明提供一种MIPI C-PHY信号接收装置，所述MIPI C-PHY信号接收装置包括LP部分和HS部分，其中，

所述LP部分包括LP解码模块、控制状态机和LP数据缓冲器；所述HS部分包括数据恢复模块、符号解码模块、串并转换模块、字符解映射模块和HS数据缓冲器；所述LP部分通过所述控制状态机与所述HS部分建立联系；

所述LP解码模块，用于接收C-PHY信号中的LP信号，运算得到LP时钟，根据所述LP时钟解析所述LP信号，解析获得LP波形序列，并将所述LP波形序列发送至控制状态机；

所述控制状态机，用于根据所述LP波形序列判断当前通道的物理链路状态，进行LP和HS传输模式切换；

所述数据恢复模块，用于在进行HS信号解析模式下，接收所述HS信号的采样结果，对所述采样结果进行边缘检测，获得边缘检测结果，并将所述边缘检测结果恢复成信号线电平状态序列；

所述符号解码模块，用于接收所述数据恢复模块发送的所述信号线电平状态序列，将所述信号线电平状态序列解码为符号值；

所述串并转换模块，用于接收所述符号解码模块发送的所述符号值，从所述符号值中找到同步字，并将串行数据转换为并行数据；

所述字符解映射模块，用于接收所述串并转换模块发送的并行数据，将所述并行数据解映射为实际数据，并将所述实际数据发送至所述HS数据缓冲器中进行缓存。

可选地，所述数据恢复模块包括输入延迟单元、时钟管理单元、解串单元和数据恢复单元；所述输入延迟单元与所述解串单元相连，所述时钟管理单元分别与所述解串单元和所述数据恢复单元相连，所述解串单元与所述数据恢复单元相连；其中，

所述输入延迟单元，用于对接收的差分信号进行相位延迟；

所述时钟管理单元，用于产生一对频率约为数据传输速率一半，相位相差90°的时钟作为采样时钟，同时产生另外两个频率为采样时钟频率一半的时钟，用于数据恢复；

所述解串单元，用于根据所述采样时钟对所述HS信号数据进行过采样处理，获得初步采样结果；

所述数据恢复单元，用于对所述初步采样结果进行边缘检测，获得边缘检测结果，从所述边缘检测结果中取远离数据跳变的采样值作为实际采样结果，根据所述数据恢复时钟将所述实际采样结果恢复出信号线电平状态序列。

可选地，所述输入延迟单元，还用于将所述HS信号数据分为两路，一路经过0相位延迟的输入延迟单元，进入所述解串单元，另一路经过45°相位延迟的输入延迟单元，进入所述解串单元。

可选地，所述对所述初步采样结果进行边缘检测，获得边缘检测结果，具体为：对所述初步采样结果的相邻采样值进行异或运算，找到通道中至少发生一个数据跳变的目标位置，获取所述目标位置对应的边缘位置信息，将所述边缘位置信息作为边缘检测结果。

可选地，所述符号解码模块，用于将所述信号线电平状态序列按照C-PHY协议中规定的预设解码方式将所述信号线电平状态序列转换解码为符号值。

可选地，所述串并转换模块，用于根据同步字将所述符号解码模块发送的串行数据按照连续7个串行所述符号值拼接为一个21bit并行数据格式的并行数据。

可选地，所述字符解映射模块，用于将所述并行数据中任意一个16bit数据映射为由7个串行所述符号值组成的符号值序列，根据C-PHY协议的映射图将所述符号值序列进行解映射，获得实际数据，并将所述实际数据发送至所述HS数据缓冲器中进行缓存。

可选地，所述控制状态机，用于获取所述LP波形序列中的状态信息，在所述状态信息为LP到HS的跳转序列时，开启HS数据解析功能；在所述状态信息为LP状态数据传输序列时，开启LP数据解析功能。

第二方面，为实现上述目的，本发明还提出一种MIPI C-PHY信号接收方法，所述MIPI C-PHY信号接收方法包括以下步骤：

接收C-PHY信号中的LP信号，运算得到LP时钟，根据所述LP时钟解析所述LP信号，解析获得LP波形序列，根据所述LP波形序列判断当前通道的物理链路状态，进行LP和HS传输模式切换和停止状态判断，在所述状态信息为LP状态数据传输序列时，开启LP数据解析功能，解析得到LP数据；

在所述状态信息为LP到HS的跳转序列时，开启HS数据解析功能：接收所述HS信号的采样结果，对所述采样结果进行边缘检测，获得边缘检测结果，并将所述边缘检测结果恢复成信号线电平状态序列，将所述信号线电平状态序列解码为符号值，从所述符号值中找到同步字，并将串行数据转换为并行数据，将所述并行数据解映射为实际数据并存储。

第三方面，为实现上述目的，本发明还提出一种包含所述MIPI C-PHY信号接收装置的摄像头模组测试系统，所述摄像头模组测试系统还包括：摄像头、C-PHY接收电路、CSI协议解析模块和上位机；其中，

所述摄像头，用于获取目标对象的图像数据，将所述图像数据通过MIPI C-PHY接口发送至C-PHY接收电路；

所述C-PHY接收电路，用于将MIPI C-PHY信号分离为LP信号和HS信号，并将所述LP信号和所述HS信号发送至所述MIPI C-PHY信号接收装置；

所述CSI协议解析模块，用于接收所述MIPI C-PHY信号接收装置发送的C-PHY数据包，根据CSI协议解析所述C-PHY数据包，获得完整帧的图像数据，将所述图像数据缓存并上传至所述上位机。

本发明提出的MIPI C-PHY信号接收方法，通过LP解码模块接收C-PHY信号中的LP信号，运算得到LP时钟，根据所述LP时钟解析所述LP信号，解析获得LP波形序列，并将所述LP波形序列发送至控制状态机；控制状态机根据所述LP波形序列判断当前通道的物理链路状态，进行LP和HS传输模式切换；数据恢复模块在进行HS信号解析模式下，接收所述HS信号的采样结果，对所述采样结果进行边缘检测，获得边缘检测结果，并将所述边缘检测结果恢复成信号线电平状态序列；符号解码模块接收所述数据恢复模块发送的所述信号线电平状态序列，将所述信号线电平状态序列解码为符号值；串并转换模块接收所述符号解码模块发送的所述符号值，从所述符号值中找到同步字，并将串行数据转换为并行数据；字符解映射模块接收所述串并转换模块发送的并行数据，将所述并行数据解映射为实际数据，并将所述实际数据发送至所述HS数据缓冲器中进行缓存，能够实现C-PHY信号的接收和传输数据的恢复功能，不需要专用的C-PHY物理解码器件，缩短了C-PHY信号解析时间，降低了数据传输成本，省去了复杂的时钟恢复逻辑，直接恢复数据，可以根据实际应用情况自由增减通道数量，提高了系统灵活性，提升了数据传输速率和传输效率。

附图说明

图1为本发明MIPI C-PHY信号接收装置第一实施例的功能模块图；

图2为本发明MIPI C-PHY信号接收方法的系统框图示意图；

图3为本发明MIPI C-PHY信号接收方法中数据恢复模块结构示意图；

图4为本发明MIPI C-PHY信号接收方法中信号采样示意图；

图5为本发明摄像头模组测试系统示意图；

图6为本发明MIPI C-PHY信号接收方法第一实施例的流程示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例的解决方案主要是：通过LP解码模块接收C-PHY信号中的LP信号，运算得到LP时钟，根据所述LP时钟解析所述LP信号，解析获得LP波形序列，并将所述LP波形序列发送至控制状态机；控制状态机根据所述LP波形序列判断当前通道的物理链路状态，进行LP和HS传输模式切换；数据恢复模块在进行HS信号解析模式下，接收所述HS信号的采样结果，对所述采样结果进行边缘检测，获得边缘检测结果，并将所述边缘检测结果恢复成信号线电平状态序列；符号解码模块接收所述数据恢复模块发送的所述信号线电平状态序列，将所述信号线电平状态序列解码为符号值；串并转换模块接收所述符号解码模块发送的所述符号值，从所述符号值中找到同步字，并将串行数据转换为并行数据；字符解映射模块接收所述串并转换模块发送的并行数据，将所述并行数据解映射为实际数据，并将所述实际数据发送至所述HS数据缓冲器中进行缓存，解决了现有技术中数据接收无法对底层物理接口做自定义设置，数据传输成本高，传输速率和传输效率较低的技术问题。

图1为本发明MIPI C-PHY信号接收装置第一实施例的功能模块图。

本发明MIPI C-PHY信号接收装置第一实施例中，该MIPI C-PHY信号接收装置包括LP部分和HS部分，其中，

所述LP部分包括LP解码模块10、控制状态机20和LP数据缓冲器30；所述HS部分包括数据恢复模块40、符号解码模块50、串并转换模块60、字符解映射模块70和HS数据缓冲器80；所述LP部分通过所述控制状态机20与所述HS部分建立联系。

需要说明的是，通道受限端口物理层接口（Channel-limited- Physical，C-PHY）信号接收装置包括低功耗模式（Low Power，LP）部分和高速模式（High Speed，HS）部分，如图1所示，所述LP部分包括LP解码模块10、控制状态机20和LP数据缓冲器30，所述HS部分包括数据恢复模块40、符号解码模块50、串并转换模块60、字符解映射模块70和HS数据缓冲器80；所述LP部分通过所述控制状态机20与所述HS部分建立联系。

在具体实现中，可以通过现场可编程逻辑门阵列（Field Programmable GateArray，FPGA）的外部电路将移动产业处理器通道受限端口物理层接口（Mobile IndustryProcessor Interface Channel-limited- Physical，MIPI C-PHY）信号的高速模式（HighSpeed，HS）部分和低功耗模式（Low Power，LP）部分进行分离，进而获得相应的LP信号和HS信号，对所述HS信号处理后可以获得输入HS信号，进而可以将输入HS信号回传至所述FPGA。

可以理解的是，FPGA外部电路可以将C-PHY信号的LP和HS两部分分离，获得LP信号和HS信号。

所述LP解码模块10，用于接收C-PHY信号中的LP信号，运算得到LP时钟，根据所述LP时钟解析所述LP信号，解析获得LP波形序列，并将所述LP波形序列发送至控制状态机。

应当理解的是，LP解码模块接收C-PHY信号中的LP信号后，恢复LP ，进而根据所述LP时钟解析所述LP信号，解析获得相应的LP波形序列。

所述控制状态机20，用于接收所述LP解码模块10发送的所述LP波形序列，根据所述LP波形序列判断当前通道的物理链路状态，进行LP和HS传输模式切换，根据所述物理链路状态解析所述LP信号，获得LP解析数据，并将所述LP解析数据传入所述LP数据缓冲器30，根据所述物理链路状态控制所述C-PHY信号中的HS信号的解析使能。

可以理解的是，所述控制状态机一般通过切换LP传输功能和HS传输功能实现LP和HS传输模式切换，通过对当前状态的判断确定是否处于STOP停止状态，还可以根据所述LP波形序列判断当前通道的物理链路状态，进行LP和HS传输模式切换，进而根据所述物理链路状态解析所述LP信号，获得LP解析数据，并将所述LP解析数据传入所述LP数据缓冲器，根据所述物理链路状态控制所述C-PHY信号中的HS信号的解析使能，即不同的链路状态对应是否开启HS信号解析功能的使能。

所述数据恢复模块40，用于在进行HS信号解析模式下，接收所述HS信号的采样结果，对所述采样结果进行边缘检测，获得边缘检测结果，并将所述边缘检测结果恢复成信号线电平状态序列。

应当理解的是，LP部分和HS部分是基本同步进行的，所述数据恢复模块在进行HS信号解析模式下，可以接收所述HS信号的采样结果，对所述采样结果进行边缘检测，获得相应的边缘检测结果，进而将所述边缘检测结果恢复成信号线电平状态序列，同时将所述信号线电平状态序列发送至所述符号解码模块。

所述符号解码模块50，用于接收所述数据恢复模块40发送的所述信号线电平状态序列，将所述信号线电平状态序列解码为符号值。

可以理解的是，所述符号解码模块接收所述信号线电平状态序列后，可以将所述信号线电平状态序列解码为符号值，同时将所述符号值发送至所述串并转换模块。

所述串并转换模块60，用于接收所述符号解码模块50发送的所述符号值，从所述符号值中找到同步字，并将串行数据转换为并行数据。

应当理解的是，所述串并转换模块接收所述符号值后，可以从所述符号值中找到同步字，并将串行数据进行格式转换，转换为并行数据，同时将所述并行数据发送至所述字符解映射模块。

所述字符解映射模块70，用于接收所述串并转换模块发送的并行数据，将所述并行数据解映射为实际数据，并将所述实际数据发送至所述HS数据缓冲器80中进行缓存。

可以理解的是，所述字符解映射模块接收所述并行数据后，将所述并行数据解映射为实际数据，进而将所述实际数据传入HS数据缓冲器中缓存。

在具体实现中，参见图2，图2为本发明MIPI C-PHY信号接收方法的系统框图示意图，如图2所示，FPGA外部电路将C-PHY信号的LP和HS两部分分离，并将每个通道的HS信号转换为A-B、B-C、C-A的形式传入FPGA。

FPGA使用一个内嵌式存储器/锁相环生成多个时钟，用于信号采样、恢复以及数据解析；FPGA中的解串单元使用生成的时钟在过采样模式下对输入的HS信号进行采样；采样结果进入数据恢复模块，进行边缘检测，并根据边缘检测结果恢复出传输的信号线电平状态序列；符号解码模块将信号线电平状态序列解码为符号值；串并转换模块从符号值序列中找到同步字，并将串行数据转换为并行数据；字符解映射模块将并行数据解映射为实际数据，并传入数据缓存单元中缓存。

LP decode模块接收电路分离出的LP信号，运算得到LP时钟，解析得到LP波形序列；控制状态机模块根据LP波形序列，判断当前lane的状态，解析LP数据。

需要说明的是，C-PHY信号分为两部分，一部分是LP，一部分是HS；LP信号包含两类信息，一类是状态信息，用于表示当前CPHY通道的状态，需要根据这个控制信息开启对应的功能；例如，LP信号解析出LP到HS的跳转序列时，表示当前通道将开始HS数据传输，这时候需要开启HS数据解析功能；当LP信号解析得到LP状态数据传输序列时，表示当前通道将开始LP数据传输，这时候需要开启LP数据解析功能；另一类LP信号是LP数据，当开启LP状态数据传输功能时，需要解析得到LP数据，本地采样时钟与数据传输速率不要求完全一致，允许一定范围的偏差，且不影响解析结果。

HS信号只包含图像数据；HS信号经过采样、边缘检测、数据恢复、解码这些步骤后获得实际传输的数据，这时候得到的数据是C-PHY的数据包；后续可以从数据包中解析出完整的一帧图像数据。

LP信号和HS信号之间相关的只有LP信号里的状态信息，这个状态信息会提示接下来要传输的数据类型；LP数据解析和HS数据解析是两个不同的功能，两者不会同时工作，也不会有直接的数据交互。

进一步的，所述数据恢复模块40包括输入延迟单元、时钟管理单元、解串单元和数据恢复单元；所述输入延迟单元与所述解串单元相连，所述时钟管理单元分别与所述解串单元和所述数据恢复单元相连，所述解串单元与所述数据恢复单元相连；其中，

所述输入延迟单元，用于对接收的差分信号进行相位延迟；

时钟管理单元，用于产生一对频率约为数据传输速率一半，相位相差90°的时钟作为采样时钟，同时产生另外两个频率为采样时钟频率一半的时钟，用于数据恢复；

所述解串单元，用于根据所述采样时钟对所述HS信号数据进行过采样处理，获得初步采样结果；

所述数据恢复单元，用于对所述初步采样结果进行边缘检测，获得边缘检测结果，从所述边缘检测结果中取远离数据跳变的采样值作为实际采样结果，根据所述数据恢复时钟将所述实际采样结果恢复出信号线电平状态序列。

需要说明的是，通过所述FPGA中的解串单元使用生成的时钟可以在过采样模式下对输入HS信号进行采样，采样后进行边缘检测，获得边缘检测结果。

可以理解的是，通过所述FPGA中的解串单元使用时钟对所述输入HS信号进行采样，获得HS信号的采样结果。

应当理解的是，采样结果进入数据恢复模块，可以进行边缘检测，获得相应的边缘检测结果。

应当理解的是，数据恢复模块利用过采样原理，使用FPGA中的输入延迟和解串单元器件实现对每一个lane的三线C-PHY HS信号采样功能，并根据三线的边缘信号综合判断，从而恢复数据，这种方式成本较低，只需要包含输入延迟单元和解串单元器件的FPGA即可实现，不需要专用的C-PHY物理解码器件。

进一步的，所述对所述初步采样结果进行边缘检测，获得边缘检测结果，具体为：对所述初步采样结果的相邻采样值进行异或运算，找到通道中至少发生一个数据跳变的目标位置，获取所述目标位置对应的边缘位置信息，将所述边缘位置信息作为边缘检测结果。

需要说明的是，将所述采样结果输入至数据恢复模块，通过所述数据恢复模块对所述采样结果中相邻采样值进行异或运算，找到数据跳变发生的位置，获取所述位置对应的边缘位置信息，将所述边缘位置信息作为边缘检测结果。

可以理解的是，一般采样结果传入数据恢复单元进行处理，通过对相邻两个采样值进行异或运算的方式，找到数据跳变发生的位置，获取所述位置对应的边缘位置信息，将所述边缘位置信息作为边缘检测结果。

在具体实现中，可以根据自身需求，自由增加和删减用于接收C-PHY信号的通道lane数量，提高了系统灵活性。

进一步的，所述输入延迟单元，还用于将所述HS信号数据分为两路，一路经过0相位延迟的输入延迟单元，进入所述解串单元，另一路经过45°相位延迟的输入延迟单元，进入所述解串单元。

在具体实现中，数据恢复模块可以利用采样原理，使用输入延迟解串单元解串单元实现对每一个通道的三线C-PHY HS信号采样功能，并根据三线的边缘信号综合判断，从而恢复数据；数据恢复模块如图3所示，图3为本发明MIPI C-PHY信号接收方法中数据恢复模块结构示意图，参见图3，其中，时钟管理单元产生一对频率约为数据传输速率一半，相位相差90°的时钟作为采样时钟，同时产生另外两个频率为采样时钟频率一半的时钟，用于数据恢复，输入的每一个HS信号分为两路进行处理，一路经过0相位延时的输入延迟模块，进入解串单元进行过采样处理；另一路经过45°相位延时的输入延迟模块，进入解串单元进行过采样处理，经过这两路处理，可以得到在一个比特周期内采样4次的采样结果。

相应地，信号采样示意图如图4所示，图4为本发明MIPI C-PHY信号接收方法中信号采样示意图，图中得到A、B、C、D四个采样结果，采样结果传入数据恢复单元进行处理；通过对相邻两个采样值进行异或运算的方式，找到数据跳变发生的位置；由于MIPI C-PHY每一个通道的三个输入A-B、B-C、C-A在每个符号中至少有一个发生跳变，因此需要同时对这三个输入的边缘信息进行综合处理，进而得到较为准确的边缘位置信息；根据边缘检测结果，取远离数据跳变的采样值作为实际采样结果进行输出；通过利用C-PHY信号相邻线态间A-B、B-C、C-A中必有一个发生跳变的特性，结合过采样原理，省去了复杂的时钟恢复逻辑，可以直接恢复数据。

进一步的，所述符号解码模块，用于将所述信号线电平状态序列按照C-PHY协议中规定的预设解码方式将所述信号线电平状态序列转换解码为符号值。

需要说明的是，获得所述边缘检测结果后，可以根据所述边缘检测结果恢复出传输的信号线电平状态序列，符号解码模块可以将所述信号线电平状态序列解码为符号值序列，利用了C-PHY信号相邻线态间A-B、B-C、C-A中必有一个发生跳变的特性，结合过采样原理，省去了复杂的时钟恢复逻辑，直接恢复数据。

在具体实现中，符号解码模块可以将数据恢复模块恢复的线态值按照C-PHY协议中规定的解码方式转换为符号值。

进一步的，所述串并转换模块，用于根据同步字将所述符号解码模块发送的串行数据按照连续7个串行所述符号值拼接为一个21bit并行数据格式的并行数据。

应当理解的是，所述串并转换模块根据同步字可以将后续数据，即待转换时间据按照连续7个串行符号值拼接为一个21bit并行数据的格式完成串并转换功能。

进一步的，所述字符解映射模块，用于将所述并行数据中任意一个16bit数据映射为由7个串行所述符号值组成的符号值序列，根据C-PHY协议的映射图将所述符号值序列进行解映射，获得实际数据，并将所述实际数据发送至所述HS数据缓冲器中进行缓存。

在具体实现中，C-PHY协议中规定了一种实际数据和符号值的映射方式，任意一个16bit数据都可以映射为一种7个符号值组成的序列。根据C-PHY协议的映射图，即可完成符号值序列的解映射，得到实际传输的数据。

进一步的，所述控制状态机，用于获取所述LP波形序列中的状态信息，在所述状态信息为LP到HS的跳转序列时，开启HS数据解析功能；在所述状态信息为LP状态数据传输序列时，开启LP数据解析功能。

需要说明的是，C-PHY信号分为两部分，一部分是LP，一部分是HS；LP信号包含两类信息，一类是状态信息，用于表示当前CPHY通道的状态，需要根据这个控制信息开启对应的功能；例如，LP信号解析出LP到HS的跳转序列时，表示当前通道将开始HS数据传输，这时候需要开启HS数据解析功能；当LP信号解析得到LP状态数据传输序列时，表示当前通道将开始LP数据传输，这时候需要开启LP数据解析功能；另一类LP信号是LP数据，当开启LP状态数据传输功能时，需要解析得到LP数据；C-PHY协议并没有规定LP数据的具体内容，因此需要根据发送端实际情况作对应的处理。

HS信号只包含图像数据；HS信号经过采样、边缘检测、数据恢复、解码这些步骤后获得实际传输的数据，这时候得到的数据是C-PHY的数据包。

LP信号和HS信号之间相关的只有LP信号里的状态信息，这个状态信息会提示接下来要传输的数据类型；LP数据解析和HS数据解析是两个不同的功能，两者不会同时工作，也不会有直接的数据交互。

在具体实现中，控制状态机模块解析LP序列，获取物理链路状态，实现LP与HS传输模式切换、STOP状态判断、LP模式数据传输等功能，除此之外，该模块根据当前状态，控制HS解析部分的使能，可以防止不处于HS传输状态时的异常数据干扰，能够快速获得LP解析数据获得LP解析数据，并将所述LP解析数据传入所述LP数据缓冲器，根据所述物理链路状态控制所述C-PHY信号中的HS信号的解析使能，提高了C-PHY信号解析的速度和效率，提升了数据传输速率和传输效率。

基于MIPI C-PHY信号接收装置，提出一种包含所述MIPI C-PHY信号接收装置的摄像头模组测试系统，如图5所示，图5为本发明摄像头模组测试系统示意图，参见图5，所述摄像头模组测试系统除了包括摄像头90、C-PHY接收电路100、CSI协议解析模块110和上位机120；其中，

所述摄像头90，用于获取目标对象的图像数据，将所述图像数据通过MIPI C-PHY接口发送至C-PHY接收电路100；

所述C-PHY接收电路100，用于将MIPI C-PHY信号分离为LP信号和HS信号，并将所述LP信号和所述HS信号发送至所述MIPI C-PHY信号接收装置；

所述CSI协议解析模块110，用于接收所述MIPI C-PHY信号接收装置发送的C-PHY数据包，根据CSI协议解析所述C-PHY数据包，获得完整帧的图像数据，将所述图像数据缓存并上传至所述上位机120。

需要说明的是，C-PHY数据包为根据所述MIPI C-PHY信号接收装置发出的LP信号解析数据和HS信号解析数据生成的数据包，

在具体实现中，C-PHY RX电路将HS信号和LP信号分离，MIPI C-PHY RX系统接收电路中分离的LP信号和HS信号，处理得到其中的符合相机串行接口（Camera SerialInterface，CSI）协议的数据包，并将数据包传输到CSI协议解析模块中；CSI协议解析模块从数据包中解析得到图像数据，然后经过缓存和上传，传输给上位机一般为PC端，当然也可以为其他上位终端，本实施例对此不加以限制。

目前市场上的摄像头实际的C-PHY接口通道lane数量各不相同，而且实际使用的lane数量也可以按照实际需求进行调整，因此我们也需要能够灵活调整实际lane数量，以适配不同的摄像头。

参照图6，图6为本发明MIPI C-PHY信号接收方法第一实施例的流程示意图。

在第一实施例中，所述MIPI C-PHY信号接收方法包括以下步骤：

步骤S10、接收C-PHY信号中的LP信号，运算得到LP时钟，根据所述LP时钟解析所述LP信号，解析获得LP波形序列，根据所述LP波形序列判断当前通道的物理链路状态，进行LP和HS传输模式切换和停止状态判断，在所述状态信息为LP状态数据传输序列时，开启LP数据解析功能，解析得到LP数据。

步骤S20、在所述状态信息为LP到HS的跳转序列时，开启HS数据解析功能：接收所述HS信号的采样结果，对所述采样结果进行边缘检测，获得边缘检测结果，并将所述边缘检测结果恢复成信号线电平状态序列，将所述信号线电平状态序列解码为符号值，从所述符号值中找到同步字，并将串行数据转换为并行数据，将所述并行数据解映射为实际数据并存储。

其中，C-PHY信号解析方法的各个步骤可参照本发明MIPI C-PHY信号接收装置的各个功能模块的各个实施例，此处不再赘述。

本实施例通过上述方案，通过接收C-PHY信号中的LP信号，运算得到LP时钟，根据所述LP时钟解析所述LP信号，解析获得LP波形序列，根据所述LP波形序列判断当前通道的物理链路状态，进行LP和HS传输模式切换和停止状态判断，在所述状态信息为LP状态数据传输序列时，开启LP数据解析功能，解析得到LP数据；在所述状态信息为LP到HS的跳转序列时，开启HS数据解析功能：接收所述HS信号的采样结果，对所述采样结果进行边缘检测，获得边缘检测结果，并将所述边缘检测结果恢复成信号线电平状态序列，将所述信号线电平状态序列解码为符号值，从所述符号值中找到同步字，并将串行数据转换为并行数据，将所述并行数据解映射为实际数据并存储，能够实现C-PHY信号的接收和传输数据的恢复功能，不需要专用的C-PHY物理解码器件，缩短了C-PHY信号解析时间，降低了数据传输成本，省去了复杂的时钟恢复逻辑，直接恢复数据，可以根据实际应用情况自由增减通道数量，提高了系统灵活性，提升了数据传输速率和传输效率。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种MIPI C-PHY信号接收装置，其特征在于，所述MIPI C-PHY信号接收装置包括LP部分和HS部分，其中，

所述LP部分包括LP解码模块、控制状态机和LP数据缓冲器；所述HS部分包括数据恢复模块、符号解码模块、串并转换模块、字符解映射模块和HS数据缓冲器；所述LP部分通过所述控制状态机与所述HS部分建立联系；

所述LP解码模块，用于接收C-PHY信号中的LP信号，运算得到LP时钟，根据所述LP时钟解析所述LP信号，解析获得LP波形序列，并将所述LP波形序列发送至控制状态机；

所述控制状态机，用于根据所述LP波形序列判断当前通道的物理链路状态，进行LP和HS传输模式切换；

所述数据恢复模块，用于在进行HS信号解析模式下，接收所述HS信号的采样结果，对所述采样结果进行边缘检测，获得边缘检测结果，并将所述边缘检测结果恢复成信号线电平状态序列；

所述符号解码模块，用于接收所述数据恢复模块发送的所述信号线电平状态序列，将所述信号线电平状态序列解码为符号值；

所述串并转换模块，用于接收所述符号解码模块发送的所述符号值，从所述符号值中找到同步字，并将串行数据转换为并行数据；

所述字符解映射模块，用于接收所述串并转换模块发送的并行数据，将所述并行数据解映射为实际数据，并将所述实际数据发送至所述HS数据缓冲器中进行缓存；

其中，所述数据恢复模块包括输入延迟单元、时钟管理单元、解串单元和数据恢复单元；所述输入延迟单元与所述解串单元相连，所述时钟管理单元分别与所述解串单元和所述数据恢复单元相连，所述解串单元与所述数据恢复单元相连；其中，

所述输入延迟单元，用于对接收的差分信号进行相位延迟；

所述时钟管理单元，用于产生一对频率为数据传输速率一半，相位相差90°的时钟作为采样时钟，同时产生另外两个频率为采样时钟频率一半的时钟，用于数据恢复；

所述解串单元，用于根据所述采样时钟对所述HS信号数据进行过采样处理，获得初步采样结果；

所述数据恢复单元，用于对所述初步采样结果进行边缘检测，获得边缘检测结果，从所述边缘检测结果中取远离数据跳变的采样值作为实际采样结果，根据所述数据恢复时钟将所述实际采样结果恢复出信号线电平状态序列。

2.如权利要求1所述的MIPI C-PHY信号接收装置，其特征在于，所述输入延迟单元，还用于将所述HS信号数据分为两路，一路经过0相位延迟的输入延迟单元，进入所述解串单元，另一路经过45°相位延迟的输入延迟单元，进入所述解串单元。

3.如权利要求1所述的MIPI C-PHY信号接收装置，其特征在于，所述对所述初步采样结果进行边缘检测，获得边缘检测结果，具体为：对所述初步采样结果的相邻采样值进行异或运算，找到通道中至少发生一个数据跳变的目标位置，获取所述目标位置对应的边缘位置信息，将所述边缘位置信息作为边缘检测结果。

4.如权利要求1所述的MIPI C-PHY信号接收装置，其特征在于，所述符号解码模块，用于将所述信号线电平状态序列按照C-PHY协议中规定的预设解码方式将所述信号线电平状态序列转换解码为符号值。

5.如权利要求1所述的MIPI C-PHY信号接收装置，其特征在于，所述串并转换模块，用于根据同步字将所述符号解码模块发送的串行数据按照连续7个串行所述符号值拼接为一个21bit并行数据格式的并行数据。

6.如权利要求1所述的MIPI C-PHY信号接收装置，其特征在于，所述字符解映射模块，用于将所述并行数据中任意一个16bit数据映射为由7个串行所述符号值组成的符号值序列，根据C-PHY协议的映射图将所述符号值序列进行解映射，获得实际数据，并将所述实际数据发送至所述HS数据缓冲器中进行缓存。

7.如权利要求1所述的MIPI C-PHY信号接收装置，其特征在于，所述控制状态机，用于获取所述LP波形序列中的状态信息，在所述状态信息为LP到HS的跳转序列时，开启HS数据解析功能；在所述状态信息为LP状态数据传输序列时，开启LP数据解析功能。

8.一种MIPI C-PHY信号接收方法，其特征在于，所述MIPI C-PHY信号接收方法包括：

接收C-PHY信号中的LP信号，运算得到LP时钟，根据所述LP时钟解析所述LP信号，解析获得LP波形序列，根据所述LP波形序列判断当前通道的物理链路状态，进行LP和HS传输模式切换和停止状态判断，在状态信息为LP状态数据传输序列时，开启LP数据解析功能，解析得到LP数据；

在所述状态信息为LP到HS的跳转序列时，开启HS数据解析功能：接收所述HS信号的采样结果，对所述采样结果进行边缘检测，获得边缘检测结果，并将所述边缘检测结果恢复成信号线电平状态序列，将所述信号线电平状态序列解码为符号值，从所述符号值中找到同步字，并将串行数据转换为并行数据，将所述并行数据解映射为实际数据并存储；

对接收的差分信号进行相位延迟；产生一对频率为数据传输速率一半，相位相差90°的时钟作为采样时钟，同时产生另外两个频率为采样时钟频率一半的时钟，用于数据恢复；根据所述采样时钟对所述HS信号数据进行过采样处理，获得初步采样结果；对所述初步采样结果进行边缘检测，获得边缘检测结果，从所述边缘检测结果中取远离数据跳变的采样值作为实际采样结果，根据所述数据恢复时钟将所述实际采样结果恢复出信号线电平状态序列。

9.一种包含如权利要求1所述MIPI C-PHY信号接收装置的摄像头模组测试系统，其特征在于，所述摄像头模组测试系统还包括：摄像头、C-PHY接收电路、CSI协议解析模块和上位机；其中，

所述摄像头，用于获取目标对象的图像数据，将所述图像数据通过MIPI C-PHY接口发送至C-PHY接收电路；

所述C-PHY接收电路，用于将MIPI C-PHY信号分离为LP信号和HS信号，并将所述LP信号和所述HS信号发送至所述MIPI C-PHY信号接收装置；

所述CSI协议解析模块，用于接收所述MIPI C-PHY信号接收装置发送的C-PHY数据包，根据CSI协议解析所述C-PHY数据包，获得完整帧的图像数据，将所述图像数据缓存并上传至所述上位机；

所述MIPI C-PHY信号接收装置中的数据恢复模块包括输入延迟单元、时钟管理单元、解串单元和数据恢复单元；所述输入延迟单元与所述解串单元相连，所述时钟管理单元分别与所述解串单元和所述数据恢复单元相连，所述解串单元与所述数据恢复单元相连；其中，

所述输入延迟单元，用于对接收的差分信号进行相位延迟；

所述时钟管理单元，用于产生一对频率为数据传输速率一半，相位相差90°的时钟作为采样时钟，同时产生另外两个频率为采样时钟频率一半的时钟，用于数据恢复；

所述解串单元，用于根据所述采样时钟对所述HS信号数据进行过采样处理，获得初步采样结果；

所述数据恢复单元，用于对所述初步采样结果进行边缘检测，获得边缘检测结果，从所述边缘检测结果中取远离数据跳变的采样值作为实际采样结果，根据所述数据恢复时钟将所述实际采样结果恢复出信号线电平状态序列。