KR100442372B1 - 데이터 전송 장치 및 방법 - Google Patents

Abstract

본 발명은 직렬 전송 시와 같은 좁은 대역폭에서도 빠른 속도로 대용량의 데이터를 전송할 수 있도록 하는 데이터 전송 장치 및 방법에 관한 것으로, 송수신 장치의 운영에 필요한 프로그램의 저장 및 구동을 위한 메모리 및 프로세서와; 각종 데이터의 정보와 파라메터를 테이블 형식으로 저장하는 데이터 정보 테이블과; 상기 데이터 정보 테이블을 참조하여 수신된 정보 테이블의 포인터 정보에 의해 데이터 포맷으로 변환하거나, 전송할 데이터 포맷을 정보 테이블의 포인터 정보로 변환하는 주소 변환부와; 상기 포인터 정보의 전송이나 수신되는 포인터 정보를 래치 시키기 위한 래치부와; 상기 래치부를 통해 송수신되는 포인터 정보를 직렬 또는 병렬로 변환하는 변환기와; 수신측과 송신측이 서로 같은 주파수의 클럭으로 통신할 수 있도록 하는 PLL(Phase Locked Loop)을 포함하여 구성하고, 송신측과 수신측에 데이터를 조합할 수 있는 동일한 데이터 정보 테이블을 공유하고, 전송하고자 하는 데이터 포맷을 상기 정보 테이블에 의해 조합할 수 있는 포인터 정보로 변환하여 전송하는 단계와, 상기 포인터 정보를 수신하여 송신측과 공유된 데이터 정보 테이블에 의해 원래의 데이터 포맷으로 복원하는 단계를 포함하여 이루어짐으로써 달성할 수 있다.

Description

데이터 전송 장치 및 방법{DATA TRANSMISSION APPARATUS AND METHOD}

본 발명은 협대역에서의 데이터 전송 장치 및 방법에 관한 것으로, 특히 직렬 전송 시와 같은 좁은 대역폭에서도 빠른 속도로 대용량의 데이터를 전송할 수 있도록 하는 데이터 전송 장치 및 방법에 관한 것이다.

종래에 가장 일반적으로 사용되고 있는 직렬 데이터 송수신 방식은, 범용 비동기 송수신기(Universal Asynchronous Receiver Transmitter : UART) 방식을 사용한 것으로, 여기서 UART는 비교적 느린 속도의 직렬 데이터 통신을 하기 위한 표준 RS-232 DTE(Data Terminal Equipment) 인터페이스를 제공한다.

도1은 UART에서의 데이터 프레임의 구성을 보인 예시도로서, 데이터 라인은 '0'인 시작 비트(start bit), 5~8 비트의 데이터 비트(data bit) 그리고 '0' 또는 '1'의 정지 비트(stop bit)와 외부와 통신을 위한 패리티 비트 등이 포함되어 구성되며, 송신측에서 소정의 클럭 속도로 전송하면 수신측에서는 보다 빠른 클럭에 의해 수신 데이터를 샘플링 하게 된다.

도2는 종래의 직렬 통신을 하는 시스템의 개략적인 구성을 보인 블록도로서, 송신측 프로세서 A(10)와 수신측 프로세서 B(20)는 장치 내부적으로는 병렬처리를 하지만, 외부적으로는 변환기(11, 21)를 통해 직렬 데이터로 변환되어 오직 한 비트씩 전송하도록 구성되어 있다.

즉, 상기 변환기(11, 21)는 프로세서(10, 20)로부터 병렬 회로를 통해 받은 병렬 데이터를 상대 장치로 전달하기 위해 하나의 단일 직렬 비트 스트림으로 변환하여 전송하고, 수신측은 직렬 비트 스트림을 다시 프로세서가 처리할 수 있도록 병렬 데이터로 변환하게 된다.

상기와 같은 방식으로 데이터를 전송할 경우 수신측에서 정확한 데이터를 수신하기 위해서는, 수신 클럭보다 빠른 클럭을 이용하여 데이터를 샘플링 하게 되며 대부분 프로세서의 상태 등을 감시하는 용도로 사용한다.

그러나, 종래의 방법은 만약 시작 비트가 유실되거나 에러에 의해 시작 비트를 인식하지 못할 경우, 연속되는 나머지 1바이트의 모든 데이터를 잃어버릴 수 있는 문제점이 있으며, 또한 대역폭이 아주 적어 대용량의 데이터를 전송할 수 없을 뿐만 아니라, 내부적으로 데이터를 병렬에서 직렬로 변환하거나 직렬에서 병렬로 변환하는 작업을 수행함으로써 전송 속도를 떨어뜨리는 문제점이 있다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 직렬 전송 시와 같은 좁은 대역폭에서도 빠른 속도로 대용량의 데이터를 전송할 수 있도록 하는 데이터 전송 장치 및 방법을 제공함에 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은, 송수신 장치의 운영에 필요한 프로그램의 저장 및 구동을 위한 메모리 및 프로세서와; 각종 데이터의 정보와 파라메터를 테이블 형식으로 저장하는 데이터 정보 테이블과; 상기 데이터 정보 테이블을 참조하여 수신된 정보 테이블의 포인터 정보에 의해 데이터 포맷으로 변환하거나, 전송할 데이터 포맷을 정보 테이블의 포인터 정보로 변환하는 주소 변환부와; 상기 포인터 정보의 전송이나 수신되는 포인터 정보를 래치 시키기 위한 래치부와; 상기 래치부를 통해 송수신되는 포인터 정보를 직렬 또는 병렬로 변환하는 변환기와; 수신측과 송신측이 서로 같은 주파수의 클럭으로 통신할 수 있도록 하는 PLL(Phase Locked Loop)을 포함하여 구성한 것을 특징으로 한다.

또한, 본 발명은 상기 목적을 달성하기 위하여 송신측과 수신측에 데이터를 조합할 수 있는 동일한 데이터 정보 테이블을 공유하고, 전송하고자 하는 데이터포맷을 상기 정보 테이블에 의해 조합할 수 있는 포인터 정보로 변환하여 전송하는 단계와, 상기 포인터 정보를 수신하여 송신측과 공유된 데이터 정보 테이블에 의해 원래의 데이터 포맷으로 복원하는 단계를 포함하여 이루어진 것을 특징으로 한다.

도 1은 UART에서의 데이터 프레임의 구성을 보인 예시도.

도 2는 종래의 직렬 통신을 하는 시스템의 개략적인 구성을 보인 블록도.

도 3은 본 발명에 의한 데이터 전송 과정을 보인 상태도.

도 4는 본 발명에 의한 데이터 직렬 전송 장치의 구성을 보인 블록도.

도 5는 본 발명에 의한 데이터의 전송 및 업그레이드 과정을 보인 순서도.

*도면의 주요 부분에 대한 부호의 설명*

101, 201 : 프로세서 102, 202 : 메모리

103, 203 : 데이터 정보 테이블 104, 204 : 주소 변환부

105, 205 : 변환기 106, 206 : PLL

107, 207 : 래치부

본 발명은 종래의 데이터 전송 방식에서 전송 데이터의 시작 비트를 인식하지 못함으로 인하여, 이후의 데이터를 수신하지 못하는 문제점의 해결을 위하여, 연속하여 전송할 N바이트의 데이터 중 첫 번째 바이트 데이터의 시작 비트를 별도의 동기 클럭에 동기 시켜 전송하도록 함으로써, 수신측에서는 시작 비트의 에러 여부에 관계없이 연속되는 데이터를 수신할 수 있도록 하는 특징이 있다.

또한, 본 발명은 N바이트의 데이터를 한 단위(1 valid)로 묶어 전송함으로써, 종래와 달리 매 바이트 데이터마다 시작 비트를 검출할 필요가 없고, 첫 번째 바이트 데이터의 시작 비트만 검출하여 이후의 연속되는 데이터를 수신하도록 함으로써 데이터 전송시간을 감소시킬 수 있도록 하는 특징이 있다.

또한, 본 발명은 송신측과 수신측에 데이터를 조합할 수 있는 동일한 데이터 정보 테이블을 공유하고, 대용량의 데이터를 직접 전송하는 대신 상기 테이블에 있는 데이터로 조합할 수 있도록 하는 포인터를 전송하여, 수신측에서 그 포인터 정보에 의해 데이터를 구성하도록 함으로써, 대용량의 데이터를 전송하는 것과 동일한 효과를 얻을 수 있도록 하는 특징이 있다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

먼저, 도3은 본 발명에 의한 데이터 전송 과정을 보인 상태도로서, 이에 도시된 바와 같이 본 발명에서는 시스템 클럭과는 별도로 동기 클럭을 두고, 송신측에서 첫 번째 데이터의 시작 비트를 동기 클럭에 동기시켜 전송하고, 수신측에서는 동기 클럭에 동기하여 수신되는 데이터를 첫 번째 데이터로 인식하게 한다.

이때 시작 비트는 동기 클럭의 라이징(Rising) 순간에 동기가 이루어지도록 하며, 상기 첫 번째 데이터에 이어 N바이트의 데이터를 한 단위(1 valid)로 묶어 연속해서 전송한다.

다음, 도4는 본 발명에 의한 데이터 직렬 전송 장치의 구성을 보인 블록도로서, 이에 도시된 바와 같이 상호 접속되는 송신측과 수신측 장치는 동일한 구성을 갖는다.

즉, 송수신 장치의 운영에 필요한 프로그램의 저장 및 구동을 위한 메모리(102, 202) 및 프로세서(101, 201)와 ; 각종 데이터의 정보와 파라메터(Parameter)를 테이블 형식으로 저장하는 데이터 정보 테이블(103, 203)과; 상기 데이터 정보 테이블을 참조하여 수신된 정보 테이블의 포인터 정보에 의해 데이터 포맷으로 변환하거나, 전송할 데이터 포맷을 정보 테이블의 포인터 정보로 변환하는 주소 변환부(104, 204)와; 상기 포인터 정보의 전송이나 수신되는 포인터 정보를 래치(Latch) 시키기 위한 래치부(107, 207)와; 상기 래치부(107, 207)를 통해 송수신되는 포인터 정보를 직렬 또는 병렬로 변환하는 변환기(105, 205)와; 수신측과 송신측이 서로 같은 주파수의 클럭으로 통신할 수 있도록 하는 PLL(Phase Locked Loop)(106, 206)을 포함하여 구성한다.

여기서, 각종 데이터를 저장하는 데이터 정보 테이블(103, 203)의 내용은,송신측과 수신측 프로세서가 서로 같은 정보를 공유하는 테이블을 사용하며, 또한 어떤 특정 요구 사항에 따라 프로세서가 새로운 정보를 테이블에 업데이트시킬 경우에도 정보를 공유한다. 상기와 같이 상호 통신하는 수신측과 송신측 프로세서 쌍은 항상 같은 정보 및 각 정보의 파라미터를 공유함으로써, 그 정보를 바탕으로 포인터 정보의 전송에 의해 동일한 데이터 포맷으로 조합할 수 있게 된다.

이하, 상기와 같이 구성된 장치의 동작 및 작용을 도5의 순서도를 참조하여 설명한다.

우선, 송신측 프로세서는 시스템 클럭과는 별도의 동기 클럭을 발생시켜 데이터와 함께 전송하는 동작을 하며, 수신측에서는 동기 클럭이 라이징 할 때마다 데이터 라인으로 시작 비트가 전송되는지 체크한다. 시작 비트가 전송되면 이로부터 순차로 전송되는 데이터들을 인식하여 순서대로 수신하게 된다.

상기와 같이 수신되는 직렬 데이터(포인터 정보) 및 프레임 동기신호는 래치를 통해 입력받아 패러렐 데이터로 변환한 후, 주소 변환부(104, 204)에 입력되어 송신측과 수신측이 공유하고 있는 정보 및 각 정보의 파라미터 값에 의해 원래의 데이터 포맷으로 복원한다.

예를 들면, 동영상이나 음악파일 등과 같은 대용량의 실제 데이터를 직렬 스트림으로 변환하여 전송하는 것이 아니라, 상기 데이터 포맷을 데이터 정보 테이블에 있는 정보와 파라메터 값에 의해 재구성할 수 있도록 하는 포인터 정보(움직임의 벡터 혹은 각각이 움직임에 관련된 정보의 데이터가 있는 테이블의 포인터)로 변환하여 전송하면, 수신측은 그 포인터에 의해 주소 변환부(104, 204)에서 데이터정보 테이블(103, 203)을 참조하여 포인터에 해당하는 정보들을 조합하여 원래의 데이터 포맷으로 복원하는 것이다. 만약 데이터를 업데이트시킬 경우에는 이전의 데이터와 차이나는 데이터의 파라메터를 추출하여 데이터 정보 테이블에서 해당하는 포인터 정보만을 전송한다.

상기 전송 과정에 대해서 도5의 순서도를 참조하여 다시 설명하면, 본 발명은 데이터 정보 테이블에 있는 정보들에 의해 프로세서가 직접 프로세싱을 하여 실제 데이터를 만들어 메인 메모리에 저장 한 후, 계속해서 앞서 수신된 데이터를 업데이트시키는 경우, 바로 전 데이터와 차이나는 부분의 데이터 파라메터를 추출하여, 데이터 정보 테이블에서 일치하는 포인터 정보를 직렬 스트림으로 변환하여 계속해서 통신을 수행한다.

상기와 같이, 본 발명은 이전에 전송된 데이터에서 차이나는 부분의 데이터에 대한 포인터 정보만을 전송함으로써, 대용량의 데이터라도 빠른 속도로 직렬 전송할 수 있으며 수신측에서 이를 복원하는데 전혀 어려움이 없다.

이상에서 설명한 바와 같이 본 발명 데이터 전송 장치 및 방법은, 직렬 전송 시와 같은 좁은 대역폭에서도 빠른 속도로 대용량의 데이터를 전송할 수 있도록 하는 효과가 있다.

Claims (5)

1. 송수신 장치의 운영에 필요한 프로그램의 저장 및 구동을 위한 메모리 및 프로세서와; 각종 데이터의 정보와 파라메터를 테이블 형식으로 저장하는 데이터 정보 테이블과; 상기 데이터 정보 테이블을 참조하여 수신된 정보 테이블의 포인터 정보에 의해 데이터 포맷으로 변환하거나, 전송할 데이터 포맷을 정보 테이블의 포인터 정보로 변환하는 주소 변환부와; 상기 포인터 정보의 전송이나 수신되는 포인터 정보를 래치 시키기 위한 래치부와; 상기 래치부를 통해 송수신되는 포인터 정보를 직렬 또는 병렬로 변환하는 변환기와; 수신측과 송신측이 서로 같은 주파수의 클럭으로 통신할 수 있도록 하는 PLL(Phase Locked Loop)을 포함하여 구성한 것을 특징으로 하는 데이터 전송 장치.
2. 제1항에 있어서, 상기 프로세서는 N바이트의 데이터를 한 단위로 묶어 그 중 첫 번째 데이터의 시작 비트를 별도의 동기 클럭에 동기 시켜 전송하고, 이어서 나머지 데이터(N-1바이트)를 연속해서 전송하는 것을 특징으로 하는 데이터 전송 장치.
3. 제1항에 있어서, 상기 데이터 전송 테이블에 저장되는 정보는, 송신측과 수신측에서 동일한 데이터 정보와 그 정보에 대한 파라메터를 공유하는 것을 특징으로 하는 데이터 전송 장치.
4. 송신측과 수신측에 데이터를 조합할 수 있는 동일한 데이터 정보 테이블을 공유하고, 전송하고자 하는 데이터 포맷을 상기 정보 테이블에 의해 조합할 수 있는 포인터 정보로 변환하여 전송하는 단계와, 상기 포인터 정보를 수신하여 송신측과 공유된 데이터 정보 테이블에 의해 원래의 데이터 포맷으로 복원하는 단계를 포함하여 이루어진 것을 특징으로 하는 데이터 전송 방법.
5. 제4항에 있어서, 상기 처음 전송된 데이터에 이어 계속해서 업데이트되는 데이터를 전송하는 경우, 바로 이전 데이터와 차이나는 부분의 데이터 파라메터를 추출하여, 데이터 정보 테이블에 의해 해당하는 포인터 정보로 변환하여 전송하고, 수신측에서 그 포인터 정보에 의해 업데이트되는 데이터를 복원하여 이전의 데이터를 업데이트하도록 이루어진 것을 특징으로 하는 데이터 전송 방법.