JP2003244085A

JP2003244085A - 複数系統伝送路における位相合致制御システム及び位相合致制御方法

Info

Publication number: JP2003244085A
Application number: JP2002042087A
Authority: JP
Inventors: Hironobu Suda; 裕信寸田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-02-19
Filing date: 2002-02-19
Publication date: 2003-08-29
Also published as: CN1440154A; EP1337057A2; US20030156555A1

Abstract

(57)【要約】【課題】パラレル伝送における位相のずれを解消す
る。【解決手段】位相合致制御システムは、同一データを
送信する送信装置２２２と、そのデータを受信する受信
装置２２３とを備え、送信装置内の送信部の各々では、
最大予測遅延量の倍以上の周期のフレームを生成するフ
レーム生成送信部（３０、３５）を備え、フレームの位
相を表す位相情報をフレームに挿入し、受信部の各々で
は、フレームと、位相情報とを受信して、その位相情報
に基づいて、複数伝送路の対応するフレームの位相を合
致させて出力する位相合致部（１０３、１０４、１１
２，１１３）を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数系統伝送路に
おける位相合致制御システム及び位相合致制御方法に関
し、特に、複数系統の信号を同一タイミングで伝送し、
伝送過程にて発生する位相差を、受信部において位相合
致させた後に選択受信する位相合致制御システム及び位
相合致制御方法に関する。

【０００２】本発明は、例えば、ＷＣＤＭＡ(Wideband
Code Division Multiple Access)等の携帯電話通信にお
ける前進基地局装置や、一般的な無中断切替えシステム
等に利用可能である。

【０００３】

【従来の技術】図１は従来の無線基地局と携帯端末とを
含むＷＣＤＭＡ等の携帯電話通信システムの構成を示す
ブロック図である。図１において、携帯電話通信システ
ムは携帯端末１１と無線基地局１２とを備えている。無
線基地局１２は、アンテナ部やアンプ部等を含む前進部
１２１と、位相調整部１２２と選択部１２３とを備えて
いる。前進部１２１と位相調整部１２２とは同軸ケーブ
ルで接続されている。

【０００４】動作において、携帯端末１１から送信され
るアップストリーム信号は無線伝送区間内の２系統を介
して無線基地局１２に送信される。基地局装置１２にお
いては、前進部１２１内のアンテナ部の受信アンテナと
してはダイバーシティアンテナを用い、前進部１２１に
て受信した２系統のデータから最も受信状態の良好なも
のが選択部１２３にて選択受信される。但し、信号処理
や伝送距離の誤差により、２系統間の伝播遅延時間に差
が発生するので、位相調整部１２２にて２系統の受信信
号の位相を調整する。

【０００５】従来は携帯端末１１と無線基地局１２との
間の伝送距離が短く、したがって発生する位相差が比較
的少ないので、伝播すべき信号の周期情報を予め無線基
地局１２に与え、無線基地局１２側では小規模なメモリ
を使用して、そのメモリから位相差を読み出して２系統
の互いの周期情報の位相を合わせる様にしている。

【０００６】

【発明が解決しようとする課題】上記の従来技術によれ
ば、携帯端末１１と無線基地局１２との間に電波の障害
物があったりするなどして電波の不感地帯等が発生する
可能性があるという問題があった。

【０００７】上記電波不感地帯の発生を救済するため
に、無線基地局１２内の前進部１２１と位相調整部１２
２との間を光ケーブルで接続して、携帯端末１１から出
力されたデータや信号を前進部１２が受け取ってそれを
光信号にて長距離伝送して位相調整部１２２に伝播する
ことが考えられる。

【０００８】光伝送方法では、物理レイヤ（光伝送フレ
ーム）への多重分離を行ってデータを透過転送する。こ
のとき、１つの物理レイヤに２系統のデータを同時に多
重してシリアル伝送する場合には２系統の間の位相差は
問題にならないが、シリアル伝送にすると送受信器の信
号速度を高くすることが必要であり、部品が高価になる
という問題がある。また、冗長構成をとりたい場合には
パラレル伝送が必要である。

【０００９】パラレル伝送を行う場合は、前進部１２１
と位相調整部１２２との間の伝送距離を従来より長距離
化するため、２系統間の伝送距離の誤差も大きくなる。

【００１０】前述の位相調整のための周期情報を含めて
データを透過転送した場合、従来の同軸ケーブルでの伝
送の場合は位相の調整範囲は小さくその周期情報の周期
も小さいので問題にならなかったが、前進部１２１と位
相調整部１２２との間を光ケーブルにより従来より長距
離化すると、発生する位相差が周期情報（フレームパル
ス）の半周期以上になった場合、先行する系と遅れてい
る系の前後の判断が正確に行えず、長距離化できないと
いう問題が発生する。

【００１１】また、前進部１２１と位相調整部１２２と
の間を光ケーブルで接続した場合、位相調整部内の光信
号受信部での２系統間の抽出クロックの位相が異なるた
め、同一クロックへのクロック変換回路も必要であり、
その処理時の位相誤差も発生するという問題もある。

【００１２】本発明の目的は、パラレル伝送における位
相のずれを解消して、複数系統の伝送路の長距離化を可
能にした送信装置、受信装置、位相合致システム及び位
相合致方法を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の１つの態様により、送信部の各々は、複数
伝送路上で発生し得る最大予測遅延量の倍以上の周期の
フレームを生成して送信するフレーム生成送信部と、フ
レームの位相を表す位相情報をフレームに挿入する位相
情報挿入部とを備えており、受信部の各々は、フレーム
と、位相情報とを受信するフレーム同期部と、フレーム
同期部から出力される位相情報に基づいて、複数伝送路
の対応するフレームの位相を合致させて出力する位相合
致部を備えていることを特徴とする位相合致制御システ
ム、その送信装置、その受信装置、及び位相合致制御方
法が提供される。

【００１４】伝送フレームは、発生する位相差の倍以上
の周期にて構成し、送信側では、伝送フレームの送信タ
イミングを複数系統間で一致させて送信し、受信装置に
て、各々同期確立したフレーム位置を位相調整に用いる
ので、入力時の位相のずれと長距離伝送路区間での位相
のずれを同時に解消できる。

【００１５】本発明の他の態様によれば、伝送フレーム
へのデータ多重時に、フレームの位相に対する周期情報
（フレームパルス）の位置をポインタ値として、伝送フ
レームのオーバーヘッドに付加して伝送するので、フレ
ームの位相と転送されるデータの周期情報（フレームパ
ルス）の位相とが確実に確定される。

【００１６】受信側では、再生抽出した伝送フレーム位
置とポインタ値に基づいて、クロック信号の周波数変換
回路を用いて、読み出し側で位相が合致する様に制御す
る。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
によって説明する。

【００１８】図２は本発明の実施の形態による複数系統
伝送時の位相合致制御方法を実現するシステムの光送信
装置の構成を示すブロック図である。

【００１９】図２において、本実施の形態による携帯電
話通信システムは携帯端末２１と無線基地局２２とを備
えている。無線基地局２２は、アンテナ部やアンプ部等
を含む前進部２２１と、光送信装置２２２と、光受信装
置２２３と、選択部２２４とを備えている。前進部２２
１と光送信装置２２２の間は２系統の同軸ケーブルで接
続されている。光送信装置２２２と光受信装置２２３の
間は２系統の光ファイバで接続されている。光受信装置
２２３と選択部２２４の間は２系統の同軸ケーブルで接
続されている。

【００２０】光ファイバは同軸ケーブルに比べて安価で
且つ長距離であっても感度の低下が少ないので、光送信
装置２２２と光受信装置２２３との間の距離は数ｋｍま
で延長可能であり、その結果、光送信装置２２２を端末
装置２１の電波不感地帯を避けた任意の場所に設置でき
る。このため、携帯端末２１の電波不感地帯を少なくす
ることが可能である。

【００２１】図３は図２に示したシステムおける光送信
装置２２３の構成を示すブロック図である。

【００２２】図３において、光送信装置２２２は２系統
の光送信装置３０１及び３０２からなっており、その間
に共通のフレームカウンタ３０が設けられている。

【００２３】１系の光送信装置３０１は、フレーム変換
及びクロック変換を行うFIFO３１と、書き込みアドレス
カウンタ(WADR CTR)３２と、読み出しアドレスカウンタ
(RADR CTR)３３と、ポインタ生成器(P GEN)３４と、フ
レーム発生器(F GEN)３５と、パラレル／シリアル変換
器(P/S)３６と、電気／光変換器(E/O)３７とを備えてい
る。

【００２４】２系の光送信装置３０２の構成は第１の光
送信装置と同様であり、構成要素の参照番号には第１の
光送信装置３０１の対応する構成要素の参照番号に’を
付して表してある。

【００２５】以下の動作の説明からわかるように、共通
のフレームカウンタ３０と、入出力部であるFIFO（ファ
ースト・イン・ファースト・アウト・バッファ）３１
と、書き込みアドレスカウンタ(WADR CTR)３２と、読み
出しアドレスカウンタ(RADR CTR)３３と、ポインタ生成
器(P GEN)３４と、フレーム発生器(F GEN)３５とは、１
系と２系との伝送路上で発生し得る最大許容位相遅延量
の倍以上の周期のフレームを生成して送信するフレーム
生成送信部を形成している。

【００２６】また、ポインタ生成器(P GEN)３４は、各
フレームの位相における周期情報（フレームパルス）の
位置をフレームに挿入する位相情報挿入部を形成してい
る。

【００２７】図４は図３に示した光送信装置２２２の動
作の概略を説明するタイムチャートである。図におい
て、前進部２２１からの76.8Mbpsの電気的な書き込みデ
ータWDTと3.84MHz（２０クロック周期）の周波数の書き
込みフレームパルスWFPが１系及び２系のFIFO３１及び
３１’に入力される。

【００２８】或る１つの書きこみフレームパルスWFPに
対応する書きこみデータは図においてハッチングで示し
てある。実際には各系統に８個のパラレルデータが入力
されるが、図４においては図面の簡略化のためにそのう
ちの１個のデータのみを表示してある。

【００２９】１系と２系とでは携帯端末２１からの伝送
路の状態が異なる場合があるので、書き込みフレームパ
ルスWFPの位相は１系と２系とで必ずしも一致していな
い。

【００３０】光送信装置２２２の出力側では、１系と２
系とに共通のフレームカウンタ３０が、書き込みクロッ
ク信号の周波数より高い77.76Mbpsのクロック信号に応
じて読み出しイネーブルRENを出力する。

【００３１】読み出しアドレスカウンタ(RADR CTR)３３
はこのRENに応じて77.76Mbpsの読み出しアドレスRADRを
出力し、FIFO３１はこの読み出しアドレスRDATに応じて
77.76Mbpsの読み出しデータRDTと２０クロック周期の読
み出しフレームパルスRFPを出力する。

【００３２】すなわち、FIFO３１及び３１’はフレーム
変換及びクロック変換を行っている。

【００３３】１系と２系で共通のフレームカウンタ３０
は、77.76Mbpsのクロック信号に応じて、243クロック毎
に３クロック分だけ読み出しイネーブルRENをローレベ
ルにし、243×5クロック毎に出力フレームパルスOPT FP
を出力する。

【００３４】FIFO３１及び３１’の入力と出力でのクロ
ック信号のビットレートの比は７６．８：７７．７６≒
８０：８１である。そこで、入力側のすべてのデータを
出力側にマッピングしても余剰ビットが出力側に存在す
ることになる。この余剰ビットの部分を出力側データの
オーバヘッドとして使用するために、余剰ビット部分に
はダミーのデータを出力する。ダミーデータが挿入され
るタイミングは１系と２系とで一致しており、読み出し
イネーブル信号RENがローレベルの時である（図９参
照）。

【００３５】ポインタ生成器(P GEN)３４は、FIFO３１
から出力される読み出しフレームRFPを受信し続けてお
り、フレームカウンタ３０から出力される出力フレーム
OPT FPを基準にして、各フレーム中のダミーデータの中
の３番目のダミーデータの出力終了時を検出し、その出
力終了時からポインタ生成器３４内のカウンタが77.76M
bpsのクロック信号を１から２０までカウントして上記
３番目のダミーデータの出力終了後に最初に読み出しフ
レームパルスRFPが受信された時のカウント値をポイン
タ値PTRとして出力する（図５参照）。

【００３６】フレーム生成器３５は、フレームカウンタ
３０から出力される出力フレームパルスOPT FPに応じて
243×5クロック毎に１フレームを生成する。各フレーム
の先頭３クロック分には同期SYNCが入力され、各フレー
ムの243×２クロックの次の３クロック分にはポインタP
TRが挿入される。これらのSYNCバイト及びポインタPTR
の挿入タイミングは出力フレームパルスOPT FPを基準に
して決定される。図４の例では１系ではポインタ値PTR
は１４であり、２系ではポインタ値PTRは１７である。

【００３７】送信フレームの周期である243×5バイト
は、光伝送路において発生する１系と２系との最大予測
位相差の倍以上として設定されている。従来は書き込み
フレームパルスが２０クロック毎にあるだけなので、１
系と２系とで位相差が１０クロック以上になると、１系
に対して２系が進んでいるのか遅れているのかが不明と
なり、位相差の判定を誤ることがあったが、本実施の形
態によれば243×5クロックに１回SYNCが発生するので、
６０７．５クロック分以内の位相差であれば、１系と２
系との前後関係は確実に把握できる。

【００３８】パラレル／シリアル変換器３６及び３６’
は上記77.76 Mbps×8のパラレルデータを622.08Mbpsの
シリアルデータに変換する。

【００３９】電気・光変換器３７及び３７’はこのシリ
アルデータをE/O変換して、２系統の光シリアル信号と
して伝送する。このとき２系統の光伝送フレームの位相
をそろえて送信する。

【００４０】図５はフレーム生成器３５により生成され
たフレームのフォーマットを示す図である。このフォー
マットは77.76Mbps×８のパラレルデータのフォーマッ
トである。図５において、１フレームは５行からなって
おり、各行の大きさは243バイトである。各行の先頭の
３バイトはオーバヘッドであり、その他の４〜243バイ
トはペイロードである。

【００４１】最初の行のオーバヘッドには同期信号SYNC
が挿入される。上記ポインタ値PTRは第３行のオーバヘ
ッド内に挿入される。

【００４２】フレーム発生器３５及び３５’はフレーム
カウンタ３０から出力される出力フレームパルスOPT FP
に応答して、第１周期目の３クロックで同期信号SYNCを
出力し、次の４〜243クロックに応じてFIFO３１及び３
１’から出力されたデータRDTを出力してフレームの第
１行目を作成する。さらに、次の３クロックで２行目の
オーバヘッドを作成し、次の４〜243クロックでデータR
DTを出力して第２行目のフレームを作成する。さらに、
次の３クロックで３行目のオーバヘッドにポインタ生成
器３４及び３４’からのポインタ値PTRを挿入し、次の
４〜243クロックでデータRDTを出力して第３行目のフレ
ームを作成する。第４行目及び第５行目も同様にして作
成して、１フレームが完成する。

【００４３】図６は図３に示した光送信装置２２２に入
力される76.8Mbpsのデータの３フレームとそれに対応し
て出力される77.78Mbpsのデータの１フレームとを対比
して示した図である。図からわかるように、入力される
データのクロック周波数は76.8Mbpsと遅く、且つ１行で
２４０バイトのペイロードのみからなっていてオーバヘ
ッドは存在しないのに対して、出力されるデータのクロ
ック周波数は77.76Mbpsと速くなっており、且つ、１行
には３バイトのオーバヘッドOHと240バイトのペイロー
ドとで合計243バイトが存在している。

【００４４】図７はポインタ値の生成動作を説明するタ
イムチャートである。図３に示した光送信装置２２２内
のフレームカウンタ３０は243×5クロック毎に出力フレ
ームパルスOPT FPを出力する。フレーム生成器３５及び
３５’はこの出力フレームパルスOPT FP に応答して図
７に示す77.76Mbpsの出力(OPT)フレームを作成する。OP
Tフレームのオーバヘッドの３行目にPTR値が挿入され
る。PTR値の挿入の仕方は次の通りである。

【００４５】フレームカウンタ３０及び読み出しアドレ
スカウンタ(RADR CTR)３３の動作によって、FIFO３１か
ら77.76Mbpsの速度で読み出しデータRDT及び２０クロッ
ク毎のフレームパルスRFPが出力される。ポインタ生成
器３４及び３４’は、読み出しデータRDT中の１フレー
ム内の３番目のダミーデータの終了時点から最初の読み
出しフレームパルスRFPが検出されるまでのクロックの
カウント値をポインタ値PTRとして出力する。図７の例
では１系のポインタ値１４が出力された場合を示してい
る。このポインタ値PTRが、次のフレーム以降の３行目
のオーバヘッドに挿入される。

【００４６】図８は図３に示した光送信装置２２２内の
FIFO３１の書き込み動作の詳細を説明するタイムチャー
トである。図において、ライト側制御の全体を最初に説
明する。書き込みアドレスカウンタ(WADR CTR)３２から
76.8Mbpsの速さで1〜240の書き込みアドレスWADRが出力
され、それに応じて書き込みデータWDTがFIFO３１に書
き込まれる。書き込みデータWDTは１行が240バイトのペ
イロードデータａ１〜ａ２４０、ｂ１〜ｂ２４０、ｃ１
〜ｃ２４０、・・・のみである。3.84MHzの書き込みフ
レームパルスWFPも書き込まれる。隣接する書き込みフ
レームパルスWFPａとWFPｂとの間は２０クロック分だけ
離れている。

【００４７】図８の下部には隣接する書き込みフレーム
パルスWFPａとWFPｂとの間を拡大して示してある。図示
のように、WFPａとWFPｂとの間には221〜240の２０個の
書き込みアドレスWADRが発生しており、それらの書き込
みアドレスに応じて書き込みデータWDTがｂ２２１〜ｂ
２４０まで書き込まれる。フレームパルスWFPは２０ク
ロック毎に書き込まれる。

【００４８】同一フレームのデータについて、１系にお
ける書き込みと２系におけるFIFO３１及び３１’への書
き込み終了した時点で、読み出しが開始されるように、
FIFO３１及び３１’からの読み出し時の初期位相をオフ
セットの固定値としてあるいは変動値として設定する。

【００４９】図９は図３に示した光送信装置２２２内の
FIFO３１の読み出し動作の詳細を説明するタイムチャー
トである。図の下側に示したリード側制御の全体を最初
に説明する。読み出しアドレスカウンタ(RADR CTR)３３
から77.76Mbpsで1〜240の読み出しアドレスRADRが出力
される。ただし、読み出しイネーブルRENがローレベル
の間の３クロック分は読み出しアドレスカウンタ(RADR
CTR)３３はカウンタ値を保持している。フレームカウン
タ３０は77.76Mbpsの速さで1〜243のクロックをカウン
トしており、243クロック毎に３クロック分だけ読み出
しイネーブル信号RENをローレベルにする。FIFO３１及
び３１’は、読み出しイネーブル信号RENがハイレベル
の間は読み出しデータａ１〜ａ２４０、ｂ１〜ｂ２４
０、ｃ１〜ｃ２４０・・・を出力し、読み出しイネーブ
ル信号RENがローレベルの間はダミーデータｄｍｙを出
力する。したがって、図の上側に明示されているよう
に、読み出しアドレスRADR中のダミーデータに対応する
３クロック分では読み出しアドレスは一定に保持された
ままである。

【００５０】FIFO３１及び３１’はまた、読み出しフレ
ームパルスRFPを２０クロック毎に出力する。

【００５１】図９の上側には隣接するフレームパルスRF
PａとRFPｂとの間を拡大して示してある。図示のよう
に、読み出しイネーブル信号RENがハイレベルの間はRFP
ａとRFPｂとの間には、読み出しアドレスカウンタ(RADR
CTR)３３及び３３’から、77.76Mbpsの読み出しクロッ
ク信号RCLKに応じて、２２１〜２４０、及び１の読み出
しアドレスRADRが出力され、それに応じてFIFO３１から
読み出しデータｂ２２０〜Ｂ２４０及びｃ１が出力され
ている。なお、読み出しアドレスRADRの位相は前述のよ
うに書き込みアドレスWADRから所定のオフセットだけず
れている。本例では、図８に示した書き込みアドレスWA
DRの２２５が図９に示した読み出しアドレスRADRの２２
１に対応している。

【００５２】読み出しイネーブル信号RENがローレベル
になると、読み出しアドレスカウンタ(RADR CTR)３３及
び３３’はその時のカウント値を保持する。そしてその
保持期間の間ダミーデータを読み出しデータRDTに挿入
する。

【００５３】RENが再びハイレベルになると、読み出し
アドレスカウンタ(RADR CTR)３３及び３３’はカウント
アップを２４０になるまで行い、２４０に達すると再び
１からカウントアップする。

【００５４】フレーム生成器３５は読み出しデータの各
フレームのオーバヘッドOHの１行目と３行目にそれぞ
れ、前述のように同期SYNCとポインタPTRとを挿入して
出力フレームを形成する。

【００５５】以上の説明により、光送信装置２２２にお
ける動作が理解されるであろう。

【００５６】次に、光受信装置２２３について説明す
る。

【００５７】図１０は図２に示したシステムにおける光
受信装置の構成を示すブロック図である。図１０におい
て、光受信装置２２３は２系統の光受信装置１０１及び
１０２からなっており、その間に共通のポインタ比較部
(PTR COMP)１０３及び書き込みアドレス比較部(WADR CO
MP)１０４が設けられている。

【００５８】１系の光受信装置１０１は、光／電気変換
器１０５と、受信信号から受信クロック(RCV CLK)を抽
出するクロック検出読み出し器(CDR)１０６と、受信ク
ロック(RCV CLK)に応じてシリアルデータをパラレルデ
ータに変換するシリアル／パラレル変換器(S/P)１０７
と、受信信号から書き込みデータWDT、ポインタ値PTR、
書き込みイネーブル信号WENを抽出して出力するフレー
ム同期回路(F SYNC)１０８と、ポインタ・デコーダ(P D
EC)１０９と、フレームパルス発生器(FP GEN)１１０
と、ポインタ比較部(PTR COMP)１０３の出力に応じて書
き込みアドレスを出力する書き込みアドレスカウンタ(W
ADR CTR)１１１と、フレーム変換及びクロック変換を行
う入出力部であるFIFO１１２と、書き込みアドレス比較
器(WADR COMP)１０４の出力に応じてFIFO１１２に対す
る読み出しアドレスを生成する読み出しアドレスカウン
タ(RADR CTR)１１３とを備えている。

【００５９】２系の光受信装置１０２の構成も１系の光
受信装置１０１と同様であり、対応する構成要素には同
一番号に’を付して示してある。

【００６０】以下の動作説明から分かるように、フレー
ム同期回路(F SYNC)１０８はフレーム同期部を構成して
おり、ポインタ・デコーダ(P DEC)１０９と、フレーム
パルス発生器(FP GEN)１１０と、ポインタ比較部(PTR C
OMP)１０３の出力に応じて書き込みアドレスを出力する
書き込みアドレスカウンタ(WADR CTR)１１１と、フレー
ム変換及びクロック変換を行うFIFO１１２と、書き込み
アドレス比較部(WADRCOMP)１０４の出力に応じてFIFO１
１２に対する読み出しアドレスを生成する読み出しアド
レスカウンタ(RADR CTR)１１３とは位相合致部を構成し
ている。

【００６１】次に光受信装置１０１及び１０２の動作を
説明する。

【００６２】光受信装置２２３では、受信した第１及び
２系の光シリアル信号を光／電気変換器１０５及び１０
５’により電気信号に変換し、クロック検出器(CDR)１
０６及び１０６’により受信クロックRCV CLKの再生を
行い、シリアル／パラレル変換器(S/P)１０７及び１０
７’によりシリアル信号を77.76Mbps×８のパラレルデ
ータに変換する。

【００６３】そしてフレーム同期回路(F SYNC)１０８及
び１０８’は、光伝送フレームの同期確立を行うことに
より、ペイロード部分から書き込みデータWDTの分離を
行う。即ち、１系の受信データから３クロック分のSYNC
を検出することにより１フレームの先頭を検出し、その
後の２４０バイトを書きこみデータWDTとして分離し、S
YNCバイトから240＋243クロック後にポインタ・イネー
ブルPTR ENを出力する。ポインタ・デコーダ(P DEC)
１０９及び１０９’はこのポインタ・イネーブルPTR EN
を受けると、書き込みデータWDT中に挿入されている３
バイトのポインタ値PTRを抽出してフレーム・パルス発
生器(FP GEN)１１０及びポインタ値比較部１０３に出力
する。

【００６４】フレーム・パルス発生器(FP GEN)１１０及
び１１０’はそれぞれ、フレーム同期回路(F SYNC)１０
８及び１０８’から書き込みイネーブル信号WENとロー
ド・イネーブル(LOAD EN)とを受け取り、ポインタ比較
部１０３及び１０３’からロード値LOADを受け取って、
FIFO１１２及び１１２’に対する書き込みアドレスWADR
を生成する。

【００６５】書き込みイネーブル信号WENはオーバヘッ
ドOHがフレーム同期回路(F SYNC)１０８から出力される
間の各３クロックの間はローレベルとなり、そのローレ
ベルの間は書き込みアドレスカウンタ(WADR CTR)１１１
は直前のアドレスを保持する。

【００６６】１系と２系で共通のポインタ値比較部１０
３は１系と２系からのポインタ値を比較して、ロード値
を出力する。ロード値とは、ロード値にポインタ値を加
算した値が、同一の値、本例では４１になるような値で
ある。このロード値の作成方法については、後に図１４
〜１６により詳述する。

【００６７】このロード値とポインタ値に基づいて書き
込みアドレスカウンタ(WADR CTR)１１１及び１１１’が
書き込みアドレスWADRを出力する。これにより、１系と
２系とで同じ書き込みフレームパルスWFPに対応するデ
ータの位相差が把握できる。この書き込みアドレスWADR
に応じてFIFO１１２及び１１２’に書き込みデータWDT
及び書き込みフレームパルスWFPが書きこまれる。

【００６８】FIFO１１２及び１１２’からの読み出し動
作では、読み出しアドレスカウンタ(RADR CTR)１１３及
び１１３’から、１系及び２系で同一の読み出しアドレ
スに応じて読み出しデータRDT及び読み出しフレームパ
ルスRFPが読み出されるように、書きこみアドレス比較
部１０４が動作する。

【００６９】このために、書きこみアドレス比較部１０
４は、アドレスカウンタ(WADR CTR)１１１及び１１１’
からの書き込みアドレスWADRを比較して、小さい方の書
き込みアドレスWADRに所定のオフセット値をロード値LO
ADとして読み出しアドレスカウンタ(RADR CTR)１１３又
は１１３’に与える。これにより読み出しアドレスカウ
ンタ(RADR CTR)１１３及び１１３’は１系と２系とで同
一の読み出しアドレスRADRを生成する。読み出しの出力
クロックの速度は76.8Mbps、即ち光送信装置２２２の入
力クロックの速度と同じである。

【００７０】図１１は図１０に示した光受信装置２２３
の受信側の動作と位相調整後の出力側の動作の概略を説
明するタイムチャートである。

【００７１】図示のように、１系では受信フレーム中の
ポインタPTRの位置を検出してからポインタ値１４だけ
先の書きこみアドレスWADRが４１になるように、ポイン
タ値比較器１０３からロード値LOADが出力されて書きこ
みアドレスカウンタ(WADR CTR)１１１が動作する。

【００７２】また、２系では受信フレーム中のポインタ
PTRの位置を検出してからポインタ値１７だけ先の書き
こみアドレスWADRが４１になるように、ポインタ値比較
期１０３からロード値LOADが出力されて書きこみアドレ
スカウンタ(WADR CTR)１１１’が動作する。

【００７３】光送信装置２２２では１系と２系とで位相
を揃えて出力したにもかかわらず、光受信装置２２３で
は１系と２系とでポインタ値の受信時刻が異なっている
のは、光送信装置２２２と光受信装置２２３との間の伝
送路が長いことにより、伝送距離に誤差があるためであ
る。

【００７４】図１１の下側に表示した位相調整出力の動
作においては、書き込みアドレス比較部(WADR COMP)１
０４は、１系及び２系の書き込みアドレスWADRを比較し
て４１の値が遅く到着した方に合わせて位相を一致させ
るように、ロード値を、読み出しアドレスカウンタ(REA
D CTR)１１３又は１１３’に与える。読み出しアドレス
カウンタ(READ CTR)１１３及び１１３’はこのロード値
に基づいて同じ読み出しアドレスRADRを同時に出力す
る。これにより、１系と２系とで同じ読み出しアドレス
に応じて読み出しデータRDT及び読み出しフレームパル
スRFPが出力される。受信者は、この２つの系からの出
力のうち受信状態の良好な方を選択して受信する。

【００７５】図１２は図１０におけるFIFO１１２に対す
る書き込み動作の詳細を説明するタイムチャートであ
る。

【００７６】全体の動作が図１２の上側に示されてお
り、書きこみフレームパルスの隣接する２個分の間の動
作を図１２の下側に拡大して示している。

【００７７】図１２において、書き込みアドレスカウン
タ(WADR CTR)１１１は書き込みイネーブル信号WENに応
じて１〜２４０のアドレスを繰り返し発生している。た
だし、受信フレーム中の３クロック分のオーバヘッドの
各期間は書き込みイネーブル信号WENはローレベルとな
り、書き込みアドレスカウンタ(WADR CTR)１１１はその
期間の直前のカウント値を保持している。書き込みイネ
ーブル信号WENはローレベルの期間の書き込みデータWDT
はオーバヘッドの情報であり、即ち、同期信号SYNCやポ
インタ値PTRまたはダミーデータである。アドレスカウ
ンタ(WADR CTR)１１１における上記保持値は、ポインタ
(PTR)比較器１０３が図１４〜図１６に示す方法によっ
て作成する。

【００７８】１フレーム（243×5クロック分）中のポイ
ンタ値が挿入されているオーバヘッドでは書き込みイネ
ーブルWENがローレベルになる。書き込みアドレスカウ
ンタ(WADR CTR)１１１は、LOAD ENがハイレベルになっ
た次のクロックから、上記のようにして決定されたロー
ド値を初期値として１〜２４０までの値をカウントす
る。

【００７９】図１２においては、書き込みイネーブル信
号WENがローレベルの間に書き込みアドレスカウンタの
値は３５に保持されており、そのローレベルの３クロッ
ク目にロード・イネーブル信号LOAD ENが１クロック分
だけハイレベルになる。LOADENがハイレベルになった直
後のクロック信号から書き込みアドレスカウンタ(WADR
CTR)１１１はカウントを再開する。

【００８０】フレームパルス生成器１１０はWENのロー
レベルの終了から最初の書き込みフレームパルスWFPが
検出されるまでのカウント値（ポインタ値、図１２の例
では６）に基づいてロード値LOADを生成し、次のフレー
ムに挿入するロード値とする。こうして、１系及び２系
では受信フレーム中のポインタPTRの位置を検出してか
らポインタ値だけ先の書きこみアドレスWADRが４１にな
るように、ポインタ値比較器１０３からロード値が出力
されて書きこみアドレスカウンタ(WADR CTR)１１１が動
作する。

【００８１】この結果、WENの後の最初のWFPが示す位置
のデータの書き込みアドレスが１系と２系とで共通にな
る。図１２においては、上記WFPが示す位置のデータの
書き込みアドレスは４１である。

【００８２】図１３は図１０におけるFIFO１１２からの
読み出し動作の詳細を説明するタイムチャートである。

【００８３】全体の動作が図１３の下側に示されてお
り、読み出しフレームパルスRFPの隣接する２個分の間
の動作を図１３の下側に拡大して示している。

【００８４】書き込みアドレス比較器１０４は１系のFI
FO１１２への書き込みアドレスWADRと２系のFIFO１１
２’への書き込みアドレスWADRとを比較して、小さい方
の書き込みアドレス値にオフセット値を加算した値を読
み出しアドレスRADRとする。このオフセット値は、FIFO
１１２及び１１２’への書き込みが共に終了した後に読
み出し動作が行われるように決定され、ロード値Loadと
して読み出しアドレスカウンタ(RADR CTR)113に出力さ
れる。図１３の場合は、読み出しアドレスRADRは１〜２
４０を繰り返し、これに応じて読み出しデータRDTａ１
〜ａ２４０、b１〜b２４０、c1〜c２４０…が出力され
るとともに、読み出しフレームパルスRFPが76.8Mbpsの
クロック信号の２０クロック毎に出力される。

【００８５】図１３にける拡大図では読み出しアドレス
１９〜４２が拡大されて示されており、それに対応する
読み出しデータｂ２１９〜ｂ２４０及びｃ１，ｃ２と２
つの読み出しフレームパルRFPa及びRFPbが示されてい
る。読み出しフレームパルスRFPの周期は２０ビットで
あることがわかる。

【００８６】図１４は上記で説明した光受信装置におけ
る位相調整動作を説明するフローチャートである。図に
おいて、ステップＳ１４１で１系と２系の受信ポインタ
値PTRを比較し、ステップＳ１４２にて受信ポインタ値P
TRを変換する。次いでステップＳ１４３にて書き込みア
ドレスのロード値を生成する。

【００８７】即ち、図１５に示したように、ポインタ値
(PTR)比較器１０３は１系と２系のポインタ値を比較
し、その差がフレームパルス周期の半周期である１０ビ
ット以上であれば少ない方のポインタ値をその値に２０
を加算した値に変換し、変換後のポインタ値を４２（光
送信装置の出力で位相同期させた値＋１）から差し引い
た値を保持値とする。

【００８８】次いでステップＳ１４４でFIFO１１２及び
１１２’に対する書き込みアドレスを比較し、１系のロ
ード値が２系のロード値より小さい場合はステップＳ１
４６にて１系の書き込みアドレスにオフセット値を加算
した値を読み出しアドレスRADRとし、１系のロード値が
２系のロード値以上の場合はステップＳ１４７にて２系
の書き込みアドレスにオフセット値を加算した値を読み
出しアドレスRADRとする。

【００８９】図１５はポインタ値の変換及び書き込みア
ドレス用ロード値の作成例を示す表図である。

【００９０】例えば、図１５の例１に示すように、１系
の受信ポインタ値が６で２系の受信ポインタ値が３の場
合は、差が１０以上ではないので変換後のポインタ値は
変換前と同じであり、この結果、１系のロード値は４２
−６＝３６であり、２系のロード値は４２−３＝３９で
ある。また、例２に示すように、１系の受信ポインタ値
が２０で２系の受信ポインタ値が１の場合は、それらの
差は１０以上であるので、１系の変換後のポインタ値は
変換前と同じであるが、２系の変換後のポインタ値は１
に２０を加算した値２１となり、この結果、１系のロー
ド値は４２−２０＝２２となり、２系のロード値は４２
−２１＝２３となる。

【００９１】図１６は前述したポインタ値の比較及び変
換処理を理解しやすくしたグラフである。同図に示すよ
うに、１系のポインタ値と２系のポインタ値との差が１
０より小さい場合は、ポインタ値の変換処理は行わな
い。１系のポインタ値と２系のポインタ値との差が１０
以上の場合には、小さいポインタ値に２０を加算した値
が変換後のポインタ値になる。

【００９２】以上の説明では２系統の光伝送信号の位相
のずれを調整する例で説明したが、３系統以上の光伝送
信号の位相のずれの調整も同様に可能であることは明ら
かである。

【００９３】また、光送信装置２２２の入力側のクロッ
ク信号の周波数を７６．８Ｍbpsとし、出力側のクロッ
ク信号の周波数を７７．７６Ｍbpsとし、光受信装置２
２３ではその逆の周波数のクロック信号を用いたが、本
発明はこれに限定されるものではなく、光送信装置にお
いて入力側のクロック信号の周波数が出力側のクロック
信号の周波数より低く、光受信装置において入力側のク
ロック信号の周波数が出力側のクロック信号の周波数よ
り高ければ任意の周波数でよい。

【００９４】さらに、上記実施の形態ではフレームカウ
ンタ及びフレーム生成器が作成する１フレームの周期を
２４３×５クロック分としたが、本発明はこれに限定さ
れるものではなく、最大予測位相遅延量の倍以上の周期
であれば任意の周期でよい。（付記１）複数系統に同一のデータを送信する複数の
送信部を備えた送信装置であって、前記送信部の各々
は、複数伝送路上で発生し得る最大予測遅延量の倍以上
の周期のフレームを生成して送信するフレーム生成送信
部と、前記フレームの位相を表す位相情報を前記フレー
ムに挿入する位相情報挿入部とを備えていることを特徴
とする、複数系統伝送路に位相情報を含むデータを送信
する送信装置。（付記２）複数系統から同一のデータを受信する複数
の受信部を備えた受信装置であって、前記受信部の各々
は、複数伝送路上で発生し得る最大予測遅延量の倍以上
の周期のフレームと、該フレームに含まれる前記フレー
ムの位相を表す位相情報とを受信するフレーム同期部
と、該フレーム同期部から出力される前記位相情報に基
づいて、前記複数伝送路の対応するフレームの位相を合
致させて出力する位相合致部を備えていることを特徴と
する、複数系統伝送路からの位相情報を含むデータを受
信する受信装置。（付記３）複数系統に同一のデータを送信する複数の
送信部を備えた送信装置と、前記送信装置から出力され
た前記複数系統のデータを受信する複数の受信部を備え
た受信装置とを備えた位相合致制御システムであって、
前記送信部の各々は、複数伝送路上で発生し得る最大予
測遅延量の倍以上の周期のフレームを生成して送信する
フレーム生成送信部と、前記フレームの位相を表す位相
情報を前記フレームに挿入する位相情報挿入部とを備え
ており、前記受信部の各々は、前記フレームと、前記位
相情報とを受信するフレーム同期部と、前記フレーム同
期部から出力される前記位相情報に基づいて、前記複数
伝送路の対応するフレームの位相を合致させて出力する
位相合致部を備えていることを特徴とする位相合致制御
システム。（付記４）前記複数の送信部に共通のフレームカウン
タを備え、前記複数の送信部の各々における前記フレー
ム生成送信部は、書き込みアドレスに応じて書き込みデ
ータ及び該書き込みデータの位相を示す所定周期の書き
込みフレームパルスを入力し、前記書き込みアドレスを
発生する書き込みクロック信号の周波数より高い周波数
の読み出しクロック信号に応じて、前記書き込みデータ
及び前記書き込みフレームパルスに対応する読み出しデ
ータ及び読み出しフレームパルスをそれぞれ出力する第
１の入出力部と、前記読み出しクロック信号に応じて前
記フレームカウンタと協働して前記読み出しデータを含
む出力フレームを生成するフレーム生成部とを備えてお
り、前記位相情報挿入部は、前記送信部の全てから出力
される同一データに対応する前記読み出しフレームパル
スの位相情報を示すポインタ値を前記送信部の全てから
出力される前記出力フレームで共通のタイミングで前記
フレーム生成部から出力される出力フレームに挿入する
ポインタ値生成器を備えていることを特徴とする、付記
１記載の送信装置。（付記５）前記複数の受信部に共通のポインタ値比較
部と書き込みアドレス比較部とを備えており、前記複数
の受信部の各々における前記位相合致部は、付記４に記
載の送信部からの入力データの各フレーム毎に、前記読
み出しデータから抽出された受信クロック信号に応じ
て、前記読み出しデータと、前記ポインタ値と、該ポイ
ンタ値の位相情報を含む書き込みイネーブル信号と、前
記所定周期のフレームパルスとを抽出して出力するフレ
ーム同期部と、前記ポインタ値比較器により計算された
前記複数系統伝送路からの複数のポインタ値の差に基づ
いて、同じフレームパルスに対応する書き込みデータの
前記複数系統伝送路間での位相差に応じて生成された書
き込みアドレスを前記受信クロック信号に応じて発生す
る書き込みアドレスカウンタと、前記書き込みアドレス
に応じて前記データと前記フレームパルスとを入力し、
前記受信クロック信号の周波数より低い周波数の読み出
しアドレスに応じて前記データと前記フレームパルスを
出力する第２の入出力部とを備え、前記第２の入出力部
から出力される前記データ及び前記フレームパルスの読
み出しアドレスは、前記複数の受信部の前記書き込みア
ドレスカウンタからの同一位相の書き込みアドレスの最
大値以上の値に一致させて形成されていることを特徴と
する、付記２記載の受信装置。（付記６）付記４記載の送信装置と付記５記載の受信
装置とを備えた位相合致システム。（付記７）前記送信部における第１の入出力部は第１
のＦＩＦＯであり、該第１のＦＩＦＯに前記データ及び
前記フレームパルスを書き込むための書き込みクロック
信号の周波数は前記第１のＦＩＦＯから前記データ及び
前記フレームパルスを読み出すための読み出しクロック
信号の周波数より低いことを特徴とする付記６記載の位
相合致システム。（付記８）前記受信部における前記第２の入出力部は
第２のＦＩＦＯであり、該第２のＦＩＦＯに前記データ
及び前記フレームパルスを書きこむためのクロック信号
の周波数は前記第２のＦＩＦＯから前記データ及び前記
フレームパルスを読み出すための読み出しクロック信号
の周波数より高いことを特徴とする付記７記載の位相合
致システム。（付記９）前記第１のＦＩＦＯに前記データ及び前記
フレームパルスを書き込むための書き込みクロック信号
の周波数は、前記第２のＦＩＦＯから前記データ及び前
記フレームパルスを読み出すための読み出しクロック信
号の周波数と一致していることを特徴とする、付記８記
載の位相合致システム。（付記１０）前記第１のＦＩＦＯから前記データ及び
前記フレームパルスを読み出すための読み出しクロック
信号の周波数は、前記第２のＦＩＦＯに前記データ及び
前記フレームパルスを書きこむための書き込みクロック
信号の周波数と一致していることを特徴とする、付記８
又は９記載の位相合致システム。（付記１１）複数の送信部から複数系統に同一のデー
タを送信するデータ送信方法であって、前記送信部の各
々において、複数伝送路上で発生し得る最大予測遅延量
の倍以上の周期のフレームを生成し、前記フレームの位
相を表す位相情報を前記フレームに挿入して前記フレー
ムを送信することを特徴とする、複数系統伝送路に位相
情報を含むデータを送信するデータ送信方法。（付記１２）複数の受信部により複数系統から同一の
データを受信するデータ受信方法であって、前記受信部
の各々において、複数伝送路上で発生し得る最大予測遅
延量の倍以上の周期のフレームと、該フレームに含まれ
る前記フレームの位相を表す位相情報とを該位相所に同
期して受信し、前記位相情報に基づいて、前記複数伝送
路の対応するフレームの位相を合致させて出力すること
を特徴とする、複数系統伝送路からの位相情報を含むデ
ータを受信するデータ受信方法。（付記１３）付記１１記載のデータ送信方法と付記２
記載のデータ受信方法からなることを特徴とする位相合
致制御方法。（付記１４）前記複数の送信部の各々における前記フ
レーム生成送信部において、第１の入出力部に、書き込
みアドレスに応じて書き込みデータ及び該書き込みデー
タの位相を示す所定周期の書き込みフレームパルスを入
力し、前記書き込みアドレスを発生する書き込みクロッ
ク信号の周波数より高い周波数の読み出しクロック信号
に応じて、前記書き込みデータ及び前記書き込みフレー
ムパルスに対応する読み出しデータ及び読み出しフレー
ムパルスをそれぞれ出力し、前記読み出しクロック信号
に応じて前記複数の送信部に共通のフレームフレームカ
ウンタと協働して前記読み出しデータを含む出力フレー
ムを生成し、前記送信部の全てから出力される同一デー
タに対応する前記読み出しフレームパルスの位相情報を
示すポインタ値を前記送信部の全てから出力される前記
出力フレームで共通のタイミングで前記フレーム生成部
から出力される出力フレームに挿入する、というステッ
プを備えていることを特徴とする、付記１１記載のデー
タ送信方法。（付記１５）前記複数の受信部の各々における前記位
相合致部において、付記１４に記載の送信部からの入力
データの各フレーム毎に、前記読み出しデータから抽出
された受信クロック信号に応じて、前記読み出しデータ
と、前記ポインタ値と、該ポインタ値の位相情報を含む
書き込みイネーブル信号と、前記所定周期のフレームパ
ルスとを抽出し、前記複数の受信部に共通のポインタ値
比較部により計算された前記複数系統伝送路からの複数
のポインタ値の差に基づいて、同じフレームパルスに対
応する書き込みデータの前記複数系統伝送路間での位相
差に応じて生成された書き込みアドレスを前記受信クロ
ック信号に応じて発生し、第２の入出力部に、前記書き
込みアドレスに応じて前記データと前記フレームパルス
とを入力し、前記受信クロック信号の周波数より低い周
波数の読み出しアドレスに応じて前記第２の入出力部か
ら前記データと前記フレームパルスを出力し、前記第２
の入出力部から出力される前記データ及び前記フレーム
パルスの読み出しアドレスは、前記複数の受信部の前記
書き込みアドレスカウンタからの同一位相の書き込みア
ドレスの最大値以上の値に一致させて形成されることを
特徴とする、付記１２記載のデータ受信方法。（付記１６）付記１４記載のデータ送信方法と付記５
５記載のデータ受信方法とを備えた位相合致方法。（付記１７）前記送信部における第１の入出力部は第
１のＦＩＦＯであり、該第１のＦＩＦＯに前記データ及
び前記フレームパルスを書き込むための書き込みクロッ
ク信号の周波数は前記第１のＦＩＦＯから前記データ及
び前記フレームパルスを読み出すための読み出しクロッ
ク信号の周波数より低いことを特徴とする付記１６記載
の位相合致システム。（付記１８）前記受信部における前記第２の入出力部
は第２のＦＩＦＯであり、該第２のＦＩＦＯに前記デー
タ及び前記フレームパルスを書きこむためのクロック信
号の周波数は前記第２のＦＩＦＯから前記データ及び前
記フレームパルスを読み出すための読み出しクロック信
号の周波数より高いことを特徴とする付記１７記載の位
相合致方法。（付記１９）前記第１のＦＩＦＯに前記データ及び前
記フレームパルスを書き込むための書き込みクロック信
号の周波数は、前記第２のＦＩＦＯから前記データ及び
前記フレームパルスを読み出すための読み出しクロック
信号の周波数と一致していることを特徴とする、付記１
８記載の位相合致方法。（付記２０）前記第１のＦＩＦＯから前記データ及び
前記フレームパルスを読み出すための読み出しクロック
信号の周波数は、前記第２のＦＩＦＯに前記データ及び
前記フレームパルスを書き込むための書き込みクロック
信号の周波数と一致していることを特徴とする、付記８
又は９記載の位相合致方法。

【００９５】

【発明の効果】以上の説明から明らかなように、本発明
によれば、２系統以上の信号伝送路において、入力時の
位相ずれと長距離伝送路区間での位相ずれを同時に解消
できるので、入力時の位相ずれと、長距離伝送路区間で
の位相ずれが逆方向であっても、トータルで調整するた
め、位相合わせのための回路の伝達時間が短くできる。

【００９６】また、長距離伝送時における大きな位相ず
れも許容可能である。このため、光ファイバにて長距離
の伝送が可能である。

【００９７】さらに、従来の高価な同軸ケーブルを用い
ていた個所においても、本発明による位相調整システム
で置き換えが可能になる。

【図面の簡単な説明】

【図１】従来の無線基地局と携帯端末とを含むＷＣＤＭ
Ａ等の携帯電話通信システムの構成を示すブロック図で
ある。

【図２】本発明の実施の形態による複数系統伝送時の位
相合致制御方法を実現するシステムの光送信装置の構成
を示すブロック図である。

【図３】図２に示したシステムおける光送信装置２２３
の構成を示すブロック図である。

【図４】図３に示した光送信装置２２２の動作の概略を
説明するタイムチャートである。

【図５】フレーム生成器３５により生成されたフレーム
のフォーマットを示す図である。

【図６】図３に示した光送信装置２２２に入力される7
6.8Mbpsのデータの１フレームとそれに対応して出力さ
れる７７．７８Ｍｂｐｓのデータの１フレームとを対比
して示した図である。

【図７】ポインタの生成動作を説明するタイムチャート
である。

【図８】図３に示した光送信装置２２２内のFIFO３１の
書き込み動作の詳細を説明するタイムチャートである。

【図９】図３に示した光送信装置２２２内のFIFO３１の
読み出し動作の詳細を説明するタイムチャートである。

【図１０】図２に示したシステムにおける光受信装置の
構成を示すブロック図である。

【図１１】図１０に示した光受信装置２２３の受信側の
動作と位相調整後の出力側の動作の概略を説明するタイ
ムチャートである。

【図１２】図１０におけるFIFO１１２に対する書き込み
動作の詳細を説明するタイムチャートである。

【図１３】図１０におけるFIFO１１２からの読み出し動
作の詳細を説明するタイムチャートである。

【図１４】光受信装置における位相調整動作を説明する
フローチャートである。

【図１５】ポインタ値の変換及び書き込みアドレス用ロ
ード値の作成例を示す表図である。

【図１６】ポインタ値の比較及び変換処理を理解しやす
くしたグラフである。

【符号の説明】

３０…フレームカウンタ３１…ＦＩＦＯ３２…書き込みアドレスカウンタ３３…読み出しアドレスカウンタ３４…ポインタ値生成器３５…フレーム生成器１０１…１系の受信部１０２…２系の受信部１０３…ポインタ値比較器１０４…書き込みアドレス比較器１０８…フレーム同期回路１０９…ポインタ生成器１１０…フレームパルス生成器１１１…書き込みアドレスカウンタ１１２…ＦＩＦＯ１１３…読み出しアドレスカウンタ２２２…光送信装置２２３…光受信装置３０１…１系の送信部３０２…２系の送信部

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１４年８月２日（２００２．８．２）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】複数系統伝送路における位相合致制御
システム及び位相合致制御方法

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数系統伝送路に
おける位相合致制御システム及び位相合致制御方法に関
し、特に、複数系統の信号を同一タイミングで伝送し、
伝送過程にて発生する位相差を補償するために、受信部
において位相合致させた後に選択受信する位相合致制御
システム及び位相合致制御方法に関する。

【０００３】

【０００６】

【０００７】上記電波不感地帯の発生を救済するため
に、無線基地局１２内の前進部１２１と位相調整部１２
２との間を光ケーブルで接続して、携帯端末１１から出
力されたデータや信号を前進部１２１が受け取ってそれ
を光信号にて長距離伝送して位相調整部１２２に伝播す
ることが考えられる。

【００１３】

【００１７】

【００２１】図３は図２に示したシステムおける光送信
装置２２２の構成を示すブロック図である。

【００４３】図６は図３に示した光送信装置２２２に入
力される76.8Mbpsのデータの１フレームとそれに対応し
て出力される77.76Mbpsのデータの１フレームとを対比
して示した図である。図からわかるように、入力される
データのクロック周波数は76.8Mbpsと遅く、且つ１行で
２４０バイトのペイロードのみからなっていてオーバヘ
ッドは存在しないのに対して、出力されるデータのクロ
ック周波数は77.76Mbpsと速くなっており、且つ、１行
には３バイトのオーバヘッドOHと240バイトのペイロー
ドとで合計243バイトが存在している。

【００５１】図９の上側には隣接するフレームパルスRF
PａとRFPｂとの間を拡大して示してある。図示のよう
に、読み出しイネーブル信号RENがハイレベルの間はRFP
ａとRFPｂとの間には、読み出しアドレスカウンタ(RADR
CTR)３３及び３３’から、77.76Mbpsの読み出しクロッ
ク信号RCLKに応じて、２２０〜２４０、及び１の読み出
しアドレスRADRが出力され、それに応じてFIFO３１から
読み出しデータｂ２２０〜ｂ２４０及びｃ１が出力され
ている。なお、読み出しアドレスRADRの位相は前述のよ
うに書き込みアドレスWADRから所定のオフセットだけず
れている。本例では、図８に示した書き込みアドレスWA
DRの２２５が図９に示した読み出しアドレスRADRの２２
１に対応している。

【００５６】次に、光受信装置２２３について説明す
る。

【００６９】このために、書きこみアドレス比較部１０
４は、アドレスカウンタ(WADR CTR)１１１及び１１１’
からの書き込みアドレスWADRを比較して、小さい方の書
き込みアドレスWADRに所定のオフセット値を加算してロ
ード値LOADとして読み出しアドレスカウンタ(RADR CTR)
１１３又は１１３’に与える。これにより読み出しアド
レスカウンタ(RADR CTR)１１３及び１１３’は１系と２
系とで同一の読み出しアドレスRADRを生成する。読み出
しの出力クロックの速度は76.8Mbps、即ち光送信装置２
２２の入力クロックの速度と同じである。

【００９４】さらに、上記実施の形態ではフレームカウ
ンタ及びフレーム生成器が作成する１フレームの周期を
２４３×５クロック分としたが、本発明はこれに限定さ
れるものではなく、最大予測位相遅延量の倍以上の周期
であれば任意の周期でよい。（付記１）複数系統に同一のデータを送信する複数の
送信部を備えた送信装置であって、前記送信部の各々
は、複数伝送路上で発生し得る最大予測遅延量の倍以上
の周期のフレームを生成して送信するフレーム生成送信
部と、前記フレームの位相を表す位相情報を前記フレー
ムに挿入する位相情報挿入部とを備えていることを特徴
とする、複数系統伝送路に位相情報を含むデータを送信
する送信装置。（付記２）複数系統から同一のデータを受信する複数
の受信部を備えた受信装置であって、前記受信部の各々
は、複数伝送路上で発生し得る最大予測遅延量の倍以上
の周期のフレームと、該フレームに含まれる前記フレー
ムの位相を表す位相情報とを受信するフレーム同期部
と、該フレーム同期部から出力される前記位相情報に基
づいて、前記複数伝送路の対応するフレームの位相を合
致させて出力する位相合致部を備えていることを特徴と
する、複数系統伝送路からの位相情報を含むデータを受
信する受信装置。（付記３）複数系統に同一のデータを送信する複数の
送信部を備えた送信装置と、前記送信装置から出力され
た前記複数系統のデータを受信する複数の受信部を備え
た受信装置とを備えた位相合致制御システムであって、
前記送信部の各々は、複数伝送路上で発生し得る最大予
測遅延量の倍以上の周期のフレームを生成して送信する
フレーム生成送信部と、前記フレームの位相を表す位相
情報を前記フレームに挿入する位相情報挿入部とを備え
ており、前記受信部の各々は、前記フレームと、前記位
相情報とを受信するフレーム同期部と、前記フレーム同
期部から出力される前記位相情報に基づいて、前記複数
伝送路の対応するフレームの位相を合致させて出力する
位相合致部を備えていることを特徴とする位相合致制御
システム。（付記４）前記複数の送信部に共通のフレームカウン
タを備え、前記複数の送信部の各々における前記フレー
ム生成送信部は、書き込みアドレスに応じて書き込みデ
ータ及び該書き込みデータの位相を示す所定周期の書き
込みフレームパルスを入力し、前記書き込みアドレスを
発生する書き込みクロック信号の周波数より高い周波数
の読み出しクロック信号に応じて、前記書き込みデータ
及び前記書き込みフレームパルスに対応する読み出しデ
ータ及び読み出しフレームパルスをそれぞれ出力する第
１の入出力部と、前記読み出しクロック信号に応じて前
記フレームカウンタと協働して前記読み出しデータを含
む出力フレームを生成するフレーム生成部とを備えてお
り、前記位相情報挿入部は、前記送信部の全てから出力
される同一データに対応する前記読み出しフレームパル
スの位相情報を示すポインタ値を前記送信部の全てから
出力される前記出力フレームで共通のタイミングで前記
フレーム生成部から出力される出力フレームに挿入する
ポインタ値生成器を備えていることを特徴とする、付記
１記載の送信装置。（付記５）前記複数の受信部に共通のポインタ値比較
部と書き込みアドレス比較部とを備えており、前記複数
の受信部の各々における前記位相合致部は、付記４に記
載の送信部からの入力データの各フレーム毎に、前記読
み出しデータから抽出された受信クロック信号に応じ
て、前記読み出しデータと、前記ポインタ値と、該ポイ
ンタ値の位相情報を含む書き込みイネーブル信号と、前
記所定周期のフレームパルスとを抽出して出力するフレ
ーム同期部と、前記ポインタ値比較器により計算された
前記複数系統伝送路からの複数のポインタ値の差に基づ
いて、同じフレームパルスに対応する書き込みデータの
前記複数系統伝送路間での位相差に応じて生成された書
き込みアドレスを前記受信クロック信号に応じて発生す
る書き込みアドレスカウンタと、前記書き込みアドレス
に応じて前記データと前記フレームパルスとを入力し、
前記受信クロック信号の周波数より低い周波数の読み出
しアドレスに応じて前記データと前記フレームパルスを
出力する第２の入出力部とを備え、前記第２の入出力部
から出力される前記データ及び前記フレームパルスの読
み出しアドレスは、前記複数の受信部の前記書き込みア
ドレスカウンタからの同一位相の書き込みアドレスの最
大値以上の値に一致させて形成されていることを特徴と
する、付記２記載の受信装置。（付記６）付記４記載の送信装置と付記５記載の受信
装置とを備えた位相合致システム。（付記７）前記送信部における第１の入出力部は第１
のＦＩＦＯであり、該第１のＦＩＦＯに前記データ及び
前記フレームパルスを書き込むための書き込みクロック
信号の周波数は前記第１のＦＩＦＯから前記データ及び
前記フレームパルスを読み出すための読み出しクロック
信号の周波数より低いことを特徴とする付記６記載の位
相合致システム。（付記８）前記受信部における前記第２の入出力部は
第２のＦＩＦＯであり、該第２のＦＩＦＯに前記データ
及び前記フレームパルスを書きこむためのクロック信号
の周波数は前記第２のＦＩＦＯから前記データ及び前記
フレームパルスを読み出すための読み出しクロック信号
の周波数より高いことを特徴とする付記７記載の位相合
致システム。（付記９）前記第１のＦＩＦＯに前記データ及び前記
フレームパルスを書き込むための書き込みクロック信号
の周波数は、前記第２のＦＩＦＯから前記データ及び前
記フレームパルスを読み出すための読み出しクロック信
号の周波数と一致していることを特徴とする、付記８記
載の位相合致システム。（付記１０）前記第１のＦＩＦＯから前記データ及び
前記フレームパルスを読み出すための読み出しクロック
信号の周波数は、前記第２のＦＩＦＯに前記データ及び
前記フレームパルスを書きこむための書き込みクロック
信号の周波数と一致していることを特徴とする、付記８
又は９記載の位相合致システム。（付記１１）複数の送信部から複数系統に同一のデー
タを送信するデータ送信方法であって、前記送信部の各
々において、複数伝送路上で発生し得る最大予測遅延量
の倍以上の周期のフレームを生成し、前記フレームの位
相を表す位相情報を前記フレームに挿入して前記フレー
ムを送信することを特徴とする、複数系統伝送路に位相
情報を含むデータを送信するデータ送信方法。（付記１２）複数の受信部により複数系統から同一の
データを受信するデータ受信方法であって、前記受信部
の各々において、複数伝送路上で発生し得る最大予測遅
延量の倍以上の周期のフレームと、該フレームに含まれ
る前記フレームの位相を表す位相情報とを該位相情報に
同期して受信し、前記位相情報に基づいて、前記複数伝
送路の対応するフレームの位相を合致させて出力するこ
とを特徴とする、複数系統伝送路からの位相情報を含む
データを受信するデータ受信方法。（付記１３）付記１１記載のデータ送信方法と付記１
２記載のデータ受信方法からなることを特徴とする位相
合致制御方法。（付記１４）前記複数の送信部の各々における前記フ
レーム生成送信部において、第１の入出力部に、書き込
みアドレスに応じて書き込みデータ及び該書き込みデー
タの位相を示す所定周期の書き込みフレームパルスを入
力し、前記書き込みアドレスを発生する書き込みクロッ
ク信号の周波数より高い周波数の読み出しクロック信号
に応じて、前記書き込みデータ及び前記書き込みフレー
ムパルスに対応する読み出しデータ及び読み出しフレー
ムパルスをそれぞれ出力し、前記読み出しクロック信号
に応じて前記複数の送信部に共通のフレームフレームカ
ウンタと協働して前記読み出しデータを含む出力フレー
ムを生成し、前記送信部の全てから出力される同一デー
タに対応する前記読み出しフレームパルスの位相情報を
示すポインタ値を前記送信部の全てから出力される前記
出力フレームで共通のタイミングで前記フレーム生成部
から出力される出力フレームに挿入する、というステッ
プを備えていることを特徴とする、付記１１記載のデー
タ送信方法。（付記１５）前記複数の受信部の各々における前記位
相合致部において、付記１４に記載の送信部からの入力
データの各フレーム毎に、前記読み出しデータから抽出
された受信クロック信号に応じて、前記読み出しデータ
と、前記ポインタ値と、該ポインタ値の位相情報を含む
書き込みイネーブル信号と、前記所定周期のフレームパ
ルスとを抽出し、前記複数の受信部に共通のポインタ値
比較部により計算された前記複数系統伝送路からの複数
のポインタ値の差に基づいて、同じフレームパルスに対
応する書き込みデータの前記複数系統伝送路間での位相
差に応じて生成された書き込みアドレスを前記受信クロ
ック信号に応じて発生し、第２の入出力部に、前記書き
込みアドレスに応じて前記データと前記フレームパルス
とを入力し、前記受信クロック信号の周波数より低い周
波数の読み出しアドレスに応じて前記第２の入出力部か
ら前記データと前記フレームパルスを出力し、前記第２
の入出力部から出力される前記データ及び前記フレーム
パルスの読み出しアドレスは、前記複数の受信部の前記
書き込みアドレスカウンタからの同一位相の書き込みア
ドレスの最大値以上の値に一致させて形成されることを
特徴とする、付記１２記載のデータ受信方法。（付記１６）付記１４記載のデータ送信方法と付記１
５記載のデータ受信方法とを備えた位相合致方法。（付記１７）前記送信部における第１の入出力部は第
１のＦＩＦＯであり、該第１のＦＩＦＯに前記データ及
び前記フレームパルスを書き込むための書き込みクロッ
ク信号の周波数は前記第１のＦＩＦＯから前記データ及
び前記フレームパルスを読み出すための読み出しクロッ
ク信号の周波数より低いことを特徴とする付記１６記載
の位相合致方法。（付記１８）前記受信部における前記第２の入出力部
は第２のＦＩＦＯであり、該第２のＦＩＦＯに前記デー
タ及び前記フレームパルスを書きこむためのクロック信
号の周波数は前記第２のＦＩＦＯから前記データ及び前
記フレームパルスを読み出すための読み出しクロック信
号の周波数より高いことを特徴とする付記１７記載の位
相合致方法。（付記１９）前記第１のＦＩＦＯに前記データ及び前
記フレームパルスを書き込むための書き込みクロック信
号の周波数は、前記第２のＦＩＦＯから前記データ及び
前記フレームパルスを読み出すための読み出しクロック
信号の周波数と一致していることを特徴とする、付記１
８記載の位相合致方法。（付記２０）前記第１のＦＩＦＯから前記データ及び
前記フレームパルスを読み出すための読み出しクロック
信号の周波数は、前記第２のＦＩＦＯに前記データ及び
前記フレームパルスを書き込むための書き込みクロック
信号の周波数と一致していることを特徴とする、付記１
８又は１９記載の位相合致方法。

【００９５】

【図面の簡単な説明】

【図３】図２に示したシステムおける光送信装置２２２
の構成を示すブロック図である。

【符号の説明】３０…フレームカウンタ３１…ＦＩＦＯ３２…書き込みアドレスカウンタ３３…読み出しアドレスカウンタ３４…ポインタ値生成器３５…フレーム生成器１０１…１系の受信部１０２…２系の受信部１０３…ポインタ値比較器１０４…書き込みアドレス比較器１０８…フレーム同期回路１０９…ポインタ生成器１１０…フレームパルス生成器１１１…書き込みアドレスカウンタ１１２…ＦＩＦＯ１１３…読み出しアドレスカウンタ２２２…光送信装置２２３…光受信装置３０１…１系の送信部３０２…２系の送信部

Claims

【特許請求の範囲】

【請求項１】複数系統に同一のデータを送信する複数
の送信部を備えた送信装置であって、前記送信部の各々
は、複数伝送路上で発生し得る最大予測遅延量の倍以上
の周期のフレームを生成して送信するフレーム生成送信
部と、前記フレームの位相を表す位相情報を前記フレー
ムに挿入する位相情報挿入部とを備えていることを特徴
とする、複数系統伝送路に位相情報を含むデータを送信
する送信装置。
【請求項２】複数系統から同一のデータを受信する複
数の受信部を備えた受信装置であって、前記受信部の各
々は、複数伝送路上で発生し得る最大予測遅延量の倍以
上の周期のフレームと、該フレームに含まれる前記フレ
ームの位相を表す位相情報とを受信するフレーム同期部
と、該フレーム同期部から出力される前記位相情報に基
づいて、前記複数伝送路の対応するフレームの位相を合
致させて出力する位相合致部を備えていることを特徴と
する、複数系統伝送路からの位相情報を含むデータを受
信する受信装置。
【請求項３】複数系統に同一のデータを送信する複数
の送信部を備えた送信装置と、前記送信装置から出力さ
れた前記複数系統のデータを受信する複数の受信部を備
えた受信装置とを備えた位相合致制御システムであっ
て、前記送信部の各々は、複数伝送路上で発生し得る最大予
測遅延量の倍以上の周期のフレームを生成して送信する
フレーム生成送信部と、前記フレームの位相を表す位相
情報を前記フレームに挿入する位相情報挿入部とを備え
ており、前記受信部の各々は、前記フレームと、前記位相情報と
を受信するフレーム同期部と、前記フレーム同期部から
出力される前記位相情報に基づいて、前記複数伝送路の
対応するフレームの位相を合致させて出力する位相合致
部を備えていることを特徴とする位相合致制御システ
ム。
【請求項４】前記複数の送信部に共通のフレームカウ
ンタを備え、前記複数の送信部の各々における前記フレーム生成送信
部は、書き込みアドレスに応じて書き込みデータ及び該書き込
みデータの位相を示す所定周期の書き込みフレームパル
スを入力し、前記書き込みアドレスを発生する書き込み
クロック信号の周波数より高い周波数の読み出しクロッ
ク信号に応じて、前記書き込みデータ及び前記書き込み
フレームパルスに対応する読み出しデータ及び読み出し
フレームパルスをそれぞれ出力する第１の入出力部と、前記読み出しクロック信号に応じて前記フレームカウン
タと協働して前記読み出しデータを含む出力フレームを
生成するフレーム生成部とを備えており、前記位相情報挿入部は、前記送信部の全てから出力され
る同一データに対応する前記読み出しフレームパルスの
位相情報を示すポインタ値を前記送信部の全てから出力
される前記出力フレームで共通のタイミングで前記フレ
ーム生成部から出力される出力フレームに挿入するポイ
ンタ値生成器を備えていることを特徴とする、請求項１
記載の送信装置。
【請求項５】前記複数の受信部に共通のポインタ値比
較部と書き込みアドレス比較部とを備えており、前記複数の受信部の各々における前記位相合致部は、請求項４に記載の送信部からの入力データの各フレーム
毎に、前記読み出しデータから抽出された受信クロック
信号に応じて、前記読み出しデータと、前記ポインタ値
と、該ポインタ値の位相情報を含む書き込みイネーブル
信号と、前記所定周期のフレームパルスとを抽出して出
力するフレーム同期部と、前記ポインタ値比較器により計算された前記複数系統伝
送路からの複数のポインタ値の差に基づいて、同じフレ
ームパルスに対応する書き込みデータの前記複数系統伝
送路間での位相差に応じて生成された書き込みアドレス
を前記受信クロック信号に応じて発生する書き込みアド
レスカウンタと、前記書き込みアドレスに応じて前記データと前記フレー
ムパルスとを入力し、前記受信クロック信号の周波数よ
り低い周波数の読み出しアドレスに応じて前記データと
前記フレームパルスを出力する第２の入出力部とを備
え、前記第２の入出力部から出力される前記データ及び前記
フレームパルスの読み出しアドレスは、前記複数の受信
部の前記書き込みアドレスカウンタからの同一位相の書
き込みアドレスの最大値以上の値に一致させて形成され
ていることを特徴とする、請求項２記載の受信装置。
【請求項６】請求項４記載の送信装置と請求項５記載
の受信装置とを備えた位相合致システム。
【請求項７】前記送信部における第１の入出力部は第
１のＦＩＦＯであり、該第１のＦＩＦＯに前記データ及
び前記フレームパルスを書き込むための書き込みクロッ
ク信号の周波数は前記第１のＦＩＦＯから前記データ及
び前記フレームパルスを読み出すための読み出しクロッ
ク信号の周波数より低いことを特徴とする請求項６記載
の位相合致システム。
【請求項８】前記受信部における前記第２の入出力部
は第２のＦＩＦＯであり、該第２のＦＩＦＯに前記デー
タ及び前記フレームパルスを書きこむためのクロック信
号の周波数は前記第２のＦＩＦＯから前記データ及び前
記フレームパルスを読み出すための読み出しクロック信
号の周波数より高いことを特徴とする請求項７記載の位
相合致システム。
【請求項９】前記第１のＦＩＦＯに前記データ及び前
記フレームパルスを書き込むための書き込みクロック信
号の周波数は、前記第２のＦＩＦＯから前記データ及び
前記フレームパルスを読み出すための読み出しクロック
信号の周波数と一致していることを特徴とする、請求項
８記載の位相合致システム。
【請求項１０】前記第１のＦＩＦＯから前記データ及
び前記フレームパルスを読み出すための読み出しクロッ
ク信号の周波数は、前記第２のＦＩＦＯに前記データ及
び前記フレームパルスを書きこむための書き込みクロッ
ク信号の周波数と一致していることを特徴とする、請求
項８又は９記載の位相合致システム。