KR102488880B1 - Pcm 데이터를 처리하는 ccfp 및 방법 - Google Patents

Pcm 데이터를 처리하는 ccfp 및 방법 Download PDF

Info

Publication number
KR102488880B1
KR102488880B1 KR1020190048469A KR20190048469A KR102488880B1 KR 102488880 B1 KR102488880 B1 KR 102488880B1 KR 1020190048469 A KR1020190048469 A KR 1020190048469A KR 20190048469 A KR20190048469 A KR 20190048469A KR 102488880 B1 KR102488880 B1 KR 102488880B1
Authority
KR
South Korea
Prior art keywords
pcm
block
mux
control signal
pcm data
Prior art date
Application number
KR1020190048469A
Other languages
English (en)
Other versions
KR20200124956A (ko
Inventor
양영주
Original Assignee
에릭슨엘지엔터프라이즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에릭슨엘지엔터프라이즈 주식회사 filed Critical 에릭슨엘지엔터프라이즈 주식회사
Priority to KR1020190048469A priority Critical patent/KR102488880B1/ko
Publication of KR20200124956A publication Critical patent/KR20200124956A/ko
Application granted granted Critical
Publication of KR102488880B1 publication Critical patent/KR102488880B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
    • H04B14/046—Systems or methods for reducing noise or bandwidth
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

PCM(Pulse Code Modulation) 데이터를 처리하는 CCFP(Central Control Fixed Part) 및 방법이 개시된다. 본 개시의 일 실시예에 따른 CCFP는, 클라우드 하이브리드 시스템로부터 시스템 클럭의 불안정 여부에 관한 시스템 클럭 정보를 수신하고, 시스템 클럭 정보에 기초하여 제어신호를 생성하는 CPU; 및 제어신호에 기초하여 PCM 하이웨이 먹스 & 디먹스 블록(PCM Highway Mux & DeMux)과 E1 프레이머 또는 E1 디프레이머 간에 인터페이스를 제공하고, PCM 하이웨이 먹스 & 디먹스 블록 또는 E1 디프레이머로부터 제공되는 PCM 데이터를 처리하는 PCM 데이터 처리 장치를 포함할 수 있다.

Description

PCM 데이터를 처리하는 CCFP 및 방법{CENTRAL CONTROL FIXED PART AND METHOD OF PROCESSING PULSE CODE MODULATION DATA}
본 개시는 PCM(Pulse Code Modulation) 데이터를 처리하는 CCFP(Central Control Fixed Part) 및 방법에 관한 것이다.
일반적으로, 클라우드 하이브리드 시스템(Cloud Hybrid System) 은 기존의 레거시(Legacy) 망과의 인터페이스를 제공할 수 있는데, 이러한 환경에서 제공되는 DECT(Digital Enhanced Cordless Telecommunications) 솔루션은 일반적으로 도 1과 같은 토폴로지(Topology)를 갖는다.
도 1은 일반적인 클라우드 하이브리드 DECT 솔루션 구성을 나타낸 도면이다. 도 1을 참조하면, 클라우드 하이브리드 시스템(110)과 연동되어 동작하는 RFP(Remote Fixed Part) 장치들(120)은 CCFP(Central Control Fixed Part)(130)를 통해 서로 동기화가 되어, 무선 DECT 셀간에 로밍 및 통화 중 핸드오버가 가능하다. 일반적으로, CCFP(130)는 RFP 장치들(120)간의 동기를 맞추기 위하여 클라우드 하이브리드 시스템(110)으로부터 제공되는 클럭(이하, 시스템 클럭이라 함)을 기준 클럭으로서 사용하여 DECT 동기화와 관련된 메시지 처리와 하드웨어 관점에서 동기화 회로를 구성하고 있다.
클라우드 하이브리드 시스템(110)은 도 1에 도시된 바와 같이, 전화 통신망(Plublic Switched Telephone Network, PSTN)(140) 외에도 종합 정보 통신망(Integrated Services Digital Network, ISDN)(150) 및 인터넷(Internet) 망(160)과의 인터페이스를 제공할 수 있다. 특히, 클라우드 하이브리드 시스템(110)이 종합 정보 통신망(150)에 연결된 경우, 클라우드 하이브리드 시스템(110)은 시스템 클럭을 종합 정보 통신망(150)에 동기화시켜 동작하게 된다.
그런데, 최근에는 클라우드 환경에서 순수 종합 정보 통신망(150)에 연결되지 않고 독립적으로 ISDN 인터페이스를 제공하는 장비와 클라우드 하이브리드 시스템이 연결되는 경우가 빈번해지고 있다. 이러한 경우, 외부 장비의 클럭 소스가 불안정할 가능성이 높기 때문에 시스템 클럭에 동기를 맞추고 있는 CCFP의 PCM(Pulse Code Modulation) 데이터가 영향을 받게 되어 DECT 통화를 하는 사용자들이 통화 중에 노이즈를 듣게 되는 문제점이 있다.
본 개시는 클라우드 하이브리드(Cloud Hybrid) 시스템의 무선 솔루션의 하나인 DECT(Digital Enhanced Cordless Telecommunications) 기술에 있어서, RFP(Remote Fixed Part)와 클라우드 하이브리드 시스템 간에 인터페이스를 제공하는 CCFP(Central Control Fixed Part)에서 무선으로 전송되는 PCM 데이터를 처리하는 장치 및 방법을 제공할 수 있다.
본 개시의 일 실시예에 따른, RFP(Remote Fixed Part)와 클라우드 하이브리드 시스템 간의 인터페이스를 제공하는 CCFP(Central Control Fixed Part)는, 클라우드 하이브리드 시스템로부터 시스템 클럭의 불안정 여부에 관한 시스템 클럭 정보를 수신하고, 시스템 클럭 정보에 기초하여 제어신호를 생성하는 CPU; 및 제어신호에 기초하여 PCM 하이웨이 먹스 & 디먹스 블록(Pulse Code Modulation Highway Mux & DeMux)과 E1 프레이머 또는 E1 디프레이머 간에 인터페이스를 제공하고, PCM 하이웨이 먹스 & 디먹스 블록 또는 E1 디프레이머로부터 제공되는 PCM 데이터를 처리하는 PCM 데이터 처리 장치를 포함할 수 있다.
일 실시예에 있어서, PCM 데이터 처리 장치는, PCM 하이웨이 먹스 & 디먹스 블록에 연결되어 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 PCM 데이터를 저장하며, PCM 데이터를 E1 프레이머로 전송하는 PCM 비동기 송신 블록; PCM 하이웨이 먹스 & 디먹스 블록, PCM 비동기 송신 블록, E1 프레이머 및 CPU에 연결되고, 제어신호에 기초하여 PCM 하이웨이 먹스 & 디먹스 블록 또는 PCM 비동기 송신 블록 중 어느 하나에 연결되는 제1 선택부; E1 디프레이머에 연결되어 E1 디프레이머로부터 제공되는 PCM 데이터를 저장하며, PCM 데이터를 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는 PCM 비동기 수신 블록; 및 PCM 하이웨이 먹스 & 디먹스 블록, PCM 비동기 수신 블록, E1 디프레이머 및 CPU에 연결되고, 제어신호에 기초하여 E1 디프레이머 또는 PCM 비동기 수신 블록 중 어느 하나에 연결되는 제2 선택부를 포함할 수 있다.
일 실시예에 있어서, 제어신호는 시스템 클럭이 안정적임을 나타내는 제1 제어신호; 및 시스템 클럭이 불안정적임을 나타내는 제2 제어신호를 포함할 수 있다.
일 실시예에 있어서, 제1 선택부는 제2 제어신호에 기초하여 PCM 비동기 송신 블록에 연결될 수 있고, PCM 비동기 송신 블록은 PCM 데이터를 제1 선택부를 통해 E1 프레이머로 전송할 수 있다.
일 실시예에 있어서, 제2 선택부는 제2 제어신호에 기초하여 PCM 비동기 수신 블록에 연결될 수 있고, PCM 비동기 수신 블록은 PCM 데이터를 제2 선택부를 통해 PCM 하이웨이 먹스 & 디먹스 블록으로 전송할 수 있다.
일 실시예에 있어서, 제1 선택부는 제1 제어신호에 기초하여 PCM 하이웨이 먹스 & 디먹스 블록에 연결될 수 있고, PCM 하이웨이 먹스 & 디먹스 블록은 PCM 데이터를 제1 선택부를 통해 E1 프레이머로 전송할 수 있다.
일 실시예에 있어서, 제2 선택부는 제1 제어신호에 기초하여 E1 디프레이머에 연결될 수 있고, E1 디프레이머는 PCM 데이터를 제2 선택부를 통해 PCM 하이웨이 먹스 & 디먹스 블록으로 전송할 수 있다.
일 실시예에 있어서, PCM 비동기 송신 블록 및 PCM 비동기 수신 블록 각각은 PCM 데이터를 저장하는 복수의 PCM 블록을 갖는 FIFO RAM을 포함할 수 있다.
본 개시의 다른 실시예에 따른, RFP와 클라우드 하이브리드 시스템 간의 인터페이스를 제공하는 CCFP에서 PCM 데이터를 처리하는 방법은, CCFP의 CPU에서, 클라우드 하이브리드 시스템로부터 시스템 클럭의 불안정 여부에 관한 시스템 클럭 정보를 수신하여 제어신호를 생성하는 단계; CCFP의 PCM 데이터 처리 장치에서, CCFP의 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 PCM 데이터를 저장하는 단계; 및 CCFP의 PCM 데이터 처리 장치에서, 제어신호에 기초하여 저장된 PCM 데이터 또는 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 PCM 데이터를 CCFP의 E1 프레이머로 전송하는 단계를 포함할 수 있다.
일 실시예에 있어서, 제어신호는 시스템 클럭이 안정적임을 나타내는 제1 제어신호; 및 시스템 클럭이 불안정적임을 나타내는 제2 제어신호를 포함할 수 있다.
일 실시예에 있어서 PCM 데이터 처리 장치는 PCM 하이웨이 먹스 & 디먹스 블록에 연결되어 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 PCM 데이터를 저장하는 PCM 비동기 송신 블록; 및 PCM 하이웨이 먹스 & 디먹스 블록, PCM 비동기 송신 블록, E1 프레이머 및 CPU에 연결되는 제1 선택부를 포함할 수 있고, 저장된 PCM 데이터 또는 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 PCM 데이터를 CCFP의 E1 프레이머로 전송하는 단계는, 제1 선택부에서, CPU로부터 제2 제어신호가 수신되는지 판단하는 단계; 제1 선택부에서, 제2 제어신호가 수신된 것으로 판단되면, PCM 비동기 송신 블록에 연결하는 단계; PCM 비동기 송신 블록에서, 저장된 PCM 데이터를 판독하는 단계; 및 PCM 비동기 송신 블록에서, 판독된 PCM 데이터를 제1 선택부를 통해 E1 프레이머로 전송하는 단계를 포함할 수 있다.
일 실시예에 있어서, 저장된 PCM 데이터 또는 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 PCM 데이터를 CCFP의 E1 프레이머로 전송하는 단계는, 제1 선택부에서, CPU로부터 제1 제어신호가 수신되는지 판단하는 단계; 제1 선택부에서, 제1 제어신호가 수신된 것으로 판단되면, PCM 하이웨이 먹스 & 디먹스 블록에 연결하는 단계; 및 제1 선택부에서, PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 PCM 데이터를 E1 프레이머로 전송하는 단계를 포함할 수 있다.
본 개시의 또 다른 실시예에 따른, RFP와 클라우드 하이브리드 시스템 간의 인터페이스를 제공하는 CCFP에서 PCM 데이터를 처리하는 방법은, CCFP의 CPU에서, 클라우드 하이브리드 시스템로부터 시스템 클럭의 불안정 여부에 관한 시스템 클럭 정보를 수신하여 제어신호를 생성하는 단계; CCFP의 PCM 데이터 처리 장치에서, CCFP의 E1 디프레이머로부터 제공되는 PCM 데이터를 저장하는 단계; 및 CCFP의 PCM 데이터 처리 장치에서, 제어신호에 기초하여 저장된 PCM 데이터 또는 E1 디프레이머로부터 제공되는 PCM 데이터를 CCFP의 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는 단계를 포함할 수 있다.
일 실시예에 있어서, 제어신호는 시스템 클럭이 안정적임을 나타내는 제1 제어신호; 및 시스템 클럭이 불안정적임을 나타내는 제2 제어신호를 포함할 수 있다.
일 실시예에 있어서, PCM 데이터 처리 장치는 E1 디프레이머에 연결되어 E1 디프레이머로부터 제공되는 PCM 데이터를 저장하는 PCM 비동기 수신 블록; 및 PCM 하이웨이 먹스 & 디먹스 블록, PCM 비동기 수신 블록, E1 디프레이머 및 CPU에 연결되는 제2 선택부를 포함할 수 있고, 저장된 PCM 데이터 또는 E1 디프레이머로부터 제공되는 PCM 데이터를 CCFP의 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는 단계는, 제2 선택부에서, CPU로부터 제2 제어신호가 수신되는지 판단하는 단계; 제2 선택부에서, 제2 제어신호가 수신된 것으로 판단되면, PCM 비동기 수신 블록에 연결하는 단계; PCM 비동기 수신 블록에서, 저장된 PCM 데이터를 판독하는 단계; 및 PCM 비동기 수신 블록에서, 판독된 PCM 데이터를 제2 선택부를 통해 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는 단계를 포함할 수 있다.
일 실시예에 있어서, 저장된 PCM 데이터 또는 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 PCM 데이터를 CCFP의 E1 프레이머로 전송하는 단계는, 제2 선택부에서, CPU로부터 제1 제어신호가 수신되는지 판단하는 단계; 제2 선택부에서, 제1 제어신호가 수신된 것으로 판단되면, E1 디프레이머에 연결하는 단계; 및 제2 선택부에서, E1 디프레이머로부터 제공되는 PCM 데이터를 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는 단계를 포함할 수 있다.
본 개시의 다양한 실시예에 따르면, 시스템 클럭이 불안정한 경우에 CCFP(Central Control Fixed Part)의 로컬 클럭을 이용하여 PCM 데이터를 처리할 수 있어, 통화 중에 노이즈가 발생하는 것을 방지할 수 있다.
또한, 시스템 클럭이 빠르거나 느린 경우에 PCM 데이터의 오버런(overrun)과 언더런(underrun)이 발생하는 것을 방지할 수 있으며, PCM 데이터의 오버런(overrun)과 언더런(underrun)이 발생하여도 PCM 데이터의 이전 데이터와 다음 데이터 간의 차이가 거의 없게 할 수 있다.
도 1은 일반적인 클라우드 하이브리드 DECT(Digital Enhanced Cordless Telecommunications) 솔루션 구성을 나타낸 도면이다.
도 2는 종래의 CCFP(Central Control Fixed Part)의 회로 구성을 나타낸 블록도이다.
도 3은 본 개시의 일 실시예에 따른 CCFP의 구성을 개략적으로 나타낸 블록도이다.
도 4는 본 개시의 일 실시예에 따른 PCM(Pulse Code Modulation) 데이터 처리 장치의 구성을 나타낸 블록도이다.
도 5는 본 개시의 일 실시예에 따른 PCM 비동기 송신 블록을 나타낸 예시도이다.
도 6은 본 개시의 일 실시예에 따른 PCM 비동기 수신 블록을 나타낸 예시도이다.
도 7 및 도 8은 본 개시의 일 실시예에 따라 PCM 데이터를 처리하는 방법을 나타낸 흐름도이다.
본 개시의 실시예들은 본 개시의 기술적 사상을 설명하기 위한 목적으로 예시된 것이다. 본 개시에 따른 권리범위가 이하에 제시되는 실시예들이나 이들 실시예들에 대한 구체적 설명으로 한정되는 것은 아니다.
본 개시에 사용되는 모든 기술적 용어들 및 과학적 용어들은, 달리 정의되지 않는 한, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 일반적으로 이해되는 의미를 갖는다. 본 개시에 사용되는 모든 용어들은 본 개시를 더욱 명확히 설명하기 위한 목적으로 선택된 것이며 본 개시에 따른 권리범위를 제한하기 위해 선택된 것이 아니다.
본 개시에서 사용되는 "포함하는", "구비하는", "갖는" 등과 같은 표현은, 해당 표현이 포함되는 어구 또는 문장에서 달리 언급되지 않는 한, 다른 실시예를 포함할 가능성을 내포하는 개방형 용어(open-ended terms)로 이해되어야 한다.
본 개시에서 기술된 단수형의 표현은 달리 언급하지 않는 한 복수형의 의미를 포함할 수 있으며, 이는 청구범위에 기재된 단수형의 표현에도 마찬가지로 적용된다.
본 개시에서 사용되는 "제1", "제2" 등의 표현들은 복수의 구성요소들을 상호 구분하기 위해 사용되며, 해당 구성요소들의 순서 또는 중요도를 한정하는 것은 아니다.
본 개시에서 사용되는 용어 "부"는, 소프트웨어, 또는 FPGA(field-programmable gate array), ASIC(application specific integrated circuit)과 같은 하드웨어 구성요소를 의미한다. 그러나, "부"는 하드웨어 및 소프트웨어에 한정되는 것은 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고, 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서, "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세서, 함수, 속성, 프로시저, 서브루틴, 프로그램 코드의 세그먼트, 드라이버, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조, 테이블, 어레이 및 변수를 포함한다. 구성요소와 "부" 내에서 제공되는 기능은 더 작은 수의 구성요소 및 "부"로 결합되거나 추가적인 구성요소와 "부"로 더 분리될 수 있다.
본 개시에서 사용되는 "~에 기초하여"라는 표현은, 해당 표현이 포함되는 어구 또는 문장에서 기술되는, 결정, 판단의 행위 또는 동작에 영향을 주는 하나 이상의 인자를 기술하는데 사용되며, 이 표현은 결정, 판단의 행위 또는 동작에 영향을 주는 추가적인 인자를 배제하지 않는다.
본 개시에서, 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 경우, 어떤 구성요소가 다른 구성요소에 직접적으로 연결될 수 있거나 접속될 수 있는 것으로, 또는 새로운 다른 구성요소를 매개로 하여 연결될 수 있거나 접속될 수 있는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 개시의 실시예들을 설명한다. 첨부된 도면에서, 동일하거나 대응하는 구성요소에는 동일한 참조부호가 부여되어 있다. 또한, 이하의 실시예들의 설명에 있어서, 동일하거나 대응하는 구성요소를 중복하여 기술하는 것이 생략될 수 있다. 그러나, 구성요소에 관한 기술이 생략되어도, 그러한 구성요소가 어떤 실시예에 포함되지 않는 것으로 의도되지는 않는다.
도 2는 종래의 CCFP(Central Control Fixed Part)의 회로 구성을 나타낸 블록도이다. 도 2를 참조하면, CCFP(130)는 클라우드 하이브리드 시스템((Cloud Hybrid System)(110)과의 동기화를 위해 클라우드 하이브리드 시스템(110)으로부터 입력되는 클럭(이하, 시스템 클럭이라 함)을 소스 클럭(즉, 기준 클럭)으로 하여 위상 루프(PLL: Phase Lock Loop) 회로(210)에 의해 동기화된 클럭을 DECT 메시지 & 동기화 처리 블록(220) 및 PCM 관련 회로부로 공급한다. 여기서, PCM 관련 회로부는 PCM 하이웨이 먹스 & 디먹스(PCM Highway Mux & DeMux) 블록(230), E1 프레이머(Framer)(240), E1 디프레이머(Deframer)(250), LIU(Line Interface Unit)(260) 등을 포함할 수 있다.
LIU(260)는 RFP(120)와의 라인 인터페이스를 제공하며, 일반적으로 연선 케이블(Twisted Cable)이 LIU(260)와 RFP(120) 사이에 사용된다. DECT 메시지 & 동기화 처리 블록(220)은 CCFP(130)간 핸드오버 처리를 위한 메시지 처리 회로부(도시하지 않음)와 DECT 동기화를 위한 회로부(도시하지 않음)로 구성될 수 있다. CCFP(130)는 HDLC(High-Level Data Link Control) 블록(270)을 통해 클라우드 하이브리드 시스템(110)의 메인 CPU(도시하지 않음)와 CCFP(130)의 CPU(280) 간에 호출 제어 메시지(call control message), 기타 제어 메시지 등을 주고 받을 수 있다.
도 3은 본 개시의 일 실시예에 따른 PCM(PULSE CODE MODULATION) 데이터 처리 장치를 포함하는 CCFP의 구성을 개략적으로 나타낸 블록도이다. 도 3에서는 도 2와 동일 또는 유사한 기능을 수행하는 구성요소에 대해서는 도 2와 동일한 도면부호를 부여하고 상세한 설명을 생략한다. 도 3을 참조하면, CCFP(300)는 HDLC 블록(310), CPU(320) 및 PCM 데이터 처리 장치(330)를 포함할 수 있다.
HDLC 블록(310)은 클라우드 하이브리드 시스템(110)의 MPU(Main processing Unit)과 CCFP(300)의 CPU(320) 간에 인터페이스를 제공할 수 있다. 일 실시예에 있어서, HDLC 블록(310)은 클라우드 하이브리드 시스템(110)의 MPU로부터 시스템 클럭의 불안정 여부에 관한 정보(이하, 시스템 클럭 정보라 함)를 수신하고, 수신된 시스템 클럭 정보를 CPU(320)로 전송할 수 있다.
CPU(320)는 HDLC 블록(310)에 연결되어 HDLC 블록(310)으로부터 시스템 클럭 불안정 정보를 수신하고, 수신된 시스템 클럭 정보에 기초하여 CPU 제어신호를 생성할 수 있다. 일 실시예에 있어서, CPU(320)는 시스템 클럭이 안정적임을 나타내는 시스템 클럭 정보에 기초하여, PCM 데이터 처리 장치(330)를 이용하지 않고 PCM 하이웨이 먹스 & 디먹스 블록(230)과 E1 프레이머(framer)(240), 그리고 PCM 하이웨이 먹스 & 디먹스 블록(230)과 E1 디프레이머(Deframer)(250)를 연결시키도록 제어하기 위한 CPU 제어신호(이하, 제1 제어신호라 함)를 생성할 수 있다. 즉, CPU(320)는 시스템 클럭이 안정적임을 나타내는 제1 제어신호를 생성할 수 있다. 또한, CPU(320)는 시스템 클럭이 불안정적임을 나타내는 시스템 클럭 정보에 기초하여, PCM 데이터 처리 장치(330)를 통해 PCM 하이웨이 먹스 & 디먹스 블록(230)과 E1 프레이머(240)를 연결시키고, PCM 데이터 처리 장치(330)를 통해 PCM 하이웨이 먹스 & 디먹스 블록(230)과 E1 디프레이머(250)를 연결시키도록 제어하기 위한 CPU 제어신호(이하, 제2 제어신호라 함)를 생성할 수 있다. 즉, CPU(320)는 시스템 클럭이 불안정적임을 나타내는 제2 제어신호를 생성할 수 있다.
PCM 데이터 처리 장치(330)는 CPU(320)로부터 CPU 제어신호를 수신하고, 수신된 CPU 제어신호에 기초하여 PCM 하이웨이 먹스 & 디먹스 블록(230)과 E1 프레이머(240) 또는 E1 디프레이머(250) 간에 인터페이스를 제공할 수 있다. 또한, PCM 데이터 처리 장치(330)는 PCM 하이웨이 먹스 & 디먹스 블록(230) 또는 E1 디프레이머(250)로부터 제공되는 PCM 데이터를 처리할 수 있다.
도 4는 본 개시의 일 실시예에 따른 PCM 데이터 처리 장치의 구성을 나타낸 블록도이다. 도 4를 참조하면, PCM 데이터 처리 장치(330)는 PCM 비동기 송신 블록(410), 제1 선택부(420), PCM 비동기 수신 블록(430) 및 제2 선택부(440)를 포함할 수 있다.
PCM 비동기 송신 블록(410)은 PCM 하이웨이 먹스 & 디먹스 블록(230) 및 제1 선택부(420)에 연결되어, PCM 하이웨이 먹스 & 디먹스 블록(230)으로부터 제공되는 PCM 데이터를 제1 선택부(420)를 통해 E1 프레이머(240)로 전송할 수 있다. 일 실시예에 있어서, PCM 비동기 송신 블록(410)은 도 5에 도시된 바와 같이, 2Mbps의 E1 프레임에 해당하는 PCM 데이터를 저장할 수 있는 복수의 PCM 블록을 갖는 FIFO RAM을 포함할 수 있다. 예를 들면, FIFO RAM은 제1 PCM 블록(PCM block 1) 및 제2 PCM 블록(PCM block 2)을 가질 수 있다. 제1 PCM 블록(PCM block 1) 및 제2 PCM 블록(PCM block 2) 각각은 32개의 PCM 데이터를 저장할 수 있다. 이와 같이, PCM 비동기 송신 블록(410)이 32개의 PCM 데이터를 저장할 수 있는 제1 PCM 블록(PCM block 1) 및 제2 PCM 블록(PCM block 2)을 포함함으로써, 시스템 클럭과 CCFP(300)의 클럭(이하, 로컬 클럭이라 함)의 동기가 맞지 않아 각각의 클럭이 서로에게 로킹(locking)되지 않고 프리 러닝(free running) 상태가 되는데 시스템 클럭이 빠르거나 느릴 때 PCM 데이터가 오버런(overrun)이 발생하거나 언더런(underrun)이 발생하여도 사용자가 느끼지 못하도록 1 프레임 늦게 PCM 데이터를 FIFO에서 읽을 수 있다.
일 실시예에 있어서, PCM 비동기 송신 블록(410)은 클라이우드 하이브리드 시스템(110)의 시스템 클럭을 이용하여, 클라이우드 하이브리드 시스템(110)로부터 PCM 하이웨이 먹스 & 디먹스 블록(230)을 통해 제공되는 PCM 데이터를 FIFO RAM에 기입(write)할 수 있다. 또한, PCM 비동기 송신 블록(410)은 CCFP(300)의 로컬 클럭을 이용하여, FIFO RAM에 저장된 PCM 데이터를 판독(read)하여 E1 프레이머(240)로 전송할 수 있다.
일 실시예에 있어서, PCM 비동기 송신 블록(410)은 PCM 데이터를 E1 프레이머(240)로 전송하는 경우, FIFO RAM의 제1 PCM 블록(PCM block 1)에 저장된 PCM 데이터를 순차적으로 판독한 후, 제2 PCM 블록(PCM block 2)에 저장된 PCM 데이터를 순차적으로 판독할 수 있다. 따라서, PCM 비동기 송신 블록(410)은 이러한 동작을 반복함으로써, 오버런과 언더런이 발생하는 시간이 빈번하지 않고, 만일 발생한더고 하더라도 PCM 데이터의 이전 데이터와 다음 데이터의 차이가 거의 없기 때문에 사용자는 느낄 수 없게 된다.
제1 선택부(420)는 PCM 하이웨이 먹스 & 디먹스 블록(230), PCM 비동기 송신 블록(410), E1 프레이머(240) 및 CPU(320)에 연결될 수 있다. 제1 선택부(420)는 CPU(320)로부터 제공되는 CPU 제어신호에 기초하여 PCM 하이웨이 먹스 & 디먹스 블록(230) 또는 PCM 비동기 송신 블록(410) 중 어느 하나에 연결될 수 있다. 일 실시예에 있어서, 제1 선택부(420)는 CPU(320)로부터 제공되는 제1 제어신호에 기초하여 PCM 하이웨이 먹스 & 디먹스 블록(230)에 연결될 수 있다. 따라서, 제1 선택부(420)는 PCM 하이웨이 먹스 & 디먹스 블록(230)으로부터 제공되는 PCM 데이터를 E1 프레이머(240)로 전송할 수 있다. 또한, 제1 선택부(420)는 CPU(320)로부터 제공되는 제2 제어신호에 기초하여 PCM 비동기 송신 블록(410)에 연결될 수 있다. 따라서, 제1 선택부(420)는 PCM 비동기 송신 블록(410)으로부터 제공되는 PCT 데이터를 E1 프레이머(240)로 전송할 수 있다.
PCM 비동기 수신 블록(430)은 E1 디프레이머(250) 및 제2 선택부(440)에 연결되어, E1 디프레이머(250)로부터 제공되는 PCM 데이터를 제2 선택부(440)를 통해 PCM 하이웨이 먹스 & 디먹스 블록(230)으로 전송할 수 있다. 일 실시예에 있어서, PCM 비동기 수신 블록(430)은 도 6에 도시된 바와 같이, 2Mbps의 E1 프레임에 해당하는 PCM 데이터를 저장할 수 있는 제1 PCM 블록(PCM block 1) 및 제2 PCM 블록(PCM block 2)을 갖는 FIFO RAM을 포함할 수 있다. 제1 PCM 블록(PCM block 1) 및 제2 PCM 블록(PCM block 2) 각각은 32개의 PCM 데이터를 저장할 수 있다. 이와 같이, PCM 비동기 수신 블록(430)이 32개의 PCM 데이터를 저장할 수 있는 제1 PCM 블록(PCM block 1) 및 제2 PCM 블록(PCM block 2)을 포함함으로써, 시스템 클럭과 CCFP(300)의 클럭(이하, 로컬 클럭이라 함)의 동기가 맞지 않아 각각의 클럭이 서로에게 로킹(locking)되지 않고 프리 러닝(free running) 상태가 되는데 시스템 클럭이 빠르거나 느릴 때 PCM 데이터가 오버런(overrun)이 발생하거나 언더런(underrun)이 발생하여도 사용자가 느끼지 못하도록 1 프레임 늦게 PCM 데이터를 FIFO에서 읽을 수 있다.
일 실시예에 있어서, PCM 비동기 수신 블록(430)은 클라이우드 하이브리드 시스템(110)의 시스템 클럭을 이용하여, E1 디프레이머(250)로부터 제공되는 PCM 데이터를 FIFO RAM에 기입(write)할 수 있다. 또한, PCM 비동기 수신 블록(430)은 CCFP(300)의 로컬 클럭을 이용하여, FIFO RAM에 저장된 PCM 데이터를 판독(read)하여 제2 선택부(440)를 통해 PCM 하이웨이 먹스 & 디먹스 블록(230)으로 전송할 수 있다.
일 실시예에 있어서, PCM 비동기 수신 블록(430)은 PCM 데이터를 PCM 하이웨이 먹스 & 디먹스 블록(230)으로 전송하는 경우, FIFO RAM의 제1 PCM 블록(PCM block 1)에 저장된 PCM 데이터를 순차적으로 판독한 후, 제2 PCM 블록(PCM block 2)에 저장된 PCM 데이터를 순차적으로 판독할 수 있다. 따라서, PCM 비동기 수신 블록(430)은 이러한 동작을 반복함으로써, 오버런과 언더런이 발생하는 시간이 빈번하지 않고, 만일 발생한더고 하더라도 PCM 데이터의 이전 데이터와 다음 데이터의 차이가 거의 없기 때문에 사용자는 느낄 수 없게 된다.
제2 선택부(440)는 PCM 비동기 수신 블록(430), PCM 하이웨이 먹스 & 디먹스 블록(230) 및 CPU(320)에 연결될 수 있다. 제2 선택부(440)는 CPU(320)로부터 제공되는 CPU 제어신호에 기초하여 E1 디프레이머(250) 또는 PCM 비동기 수신 블록(430)에 연결될 수 있다. 일 실시예에 있어서, 제2 선택부(440)는 CPU(320)로부터 제공되는 제1 제어신호에 기초하여 E1 디프레이머(250)에 연결될 수 있다. 따라서, 제2 선택부(440)는 E1 디프레이머(250)로부터 제공되는 PCM 데이터를 PCM 하이웨이 먹스 & 디먹스 블록(230)으로 전송할 수 있다. 또한, 제2 선택부(440)는 CPU(320)로부터 제공되는 제2 제어신호에 기초하여 PCM 비동기 수신 블록(430)에 연결될 수 있다. 따라서, 제2 선택부(440)는 PCM 비동기 수신 블록(430)으로부터 제공되는 PCT 데이터를 PCM 하이웨이 먹스 & 디먹스 블록(230)으로 전송할 수 있다.
본 개시에 도시된 흐름도에서 흐름도에서 프로세스 단계들, 방법 단계들, 알고리즘들 등이 순차적인 순서로 설명되었지만, 그러한 프로세스들, 방법들 및 알고리즘들은 임의의 적합한 순서로 작동하도록 구성될 수 있다. 다시 말하면, 본 개시의 다양한 실시예들에서 설명되는 프로세스들, 방법들 및 알고리즘들의 단계들이 본 개시에서 기술된 순서로 수행될 필요는 없다. 또한, 일부 단계들이 비동시적으로 수행되는 것으로서 설명되더라도, 다른 실시예에서는 이러한 일부 단계들이 동시에 수행될 수 있다. 또한, 도면에서의 묘사에 의한 프로세스의 예시는 예시된 프로세스가 그에 대한 다른 변화들 및 수정들을 제외하는 것을 의미하지 않으며, 예시된 프로세스 또는 그의 단계들 중 임의의 것이 본 개시의 다양한 실시예들 중 하나 이상에 필수적임을 의미하지 않으며, 예시된 프로세스가 바람직하다는 것을 의미하지 않는다.
도 7은 본 개시의 일 실시예에 따라 PCM 데이터를 처리하는 방법을 나타낸 흐름도이다. 도 7을 참조하면, 단계 S702에서, PCM 비동기 송신 블록(410)은 PCM 하이웨이 먹스 & 디먹스 블록(230)로부터 제공되는 PCM 데이터를 기입할 수 있다. 일 실시예에 있어서, PCM 비동기 송신 블록(410)은 PCM 하이웨이 먹스 & 디먹스 블록(230)로부터 PCM 데이터를 수신하고, 수신된 PCM 데이터를 FIFO RAM에 순차적으로 기입할 수 있다.
단계 S704에서, 제1 선택부(420)는 CPU(320)로부터 제2 제어신호가 수신되는지 판단할 수 있다. 일 실시예에 있어서, 제1 선택부(420)는 CPU(320)로부터 시스템 클럭이 불안정적임을 나타내는 제2 제어신호가 수신되는지 판단할 수 있다.
단계 S704에서 제2 제어신호가 수신된 것으로 판단되면, 단계 S706에서, 제1 선택부(420)는 수신된 제2 제어신호에 기초하여 PCM 비동기 송신 블록(410)에 연결될 수 있다.
단계 S708에서, PCM 비동기 송신 블록(410)은 FIFO RAM에 저장된 PCM 데이터를 판독할 수 있다. 일 실시예에 있어서, PCM 비동기 송신 블록(410)은 FIFO RAM의 제1 PCM 블록(PCM block 1)에 저장된 PCM 데이터를 순차적으로 판독한 후, FIFO RAM의 제2 PCM 블록(PCM block 2)에 저장된 PCM 데이터를 순차적으로 판독할 수 있다.
단계 S710에서, PCM 비동기 송신 블록(410)은 판독된 PCM 데이터를 E1 프레이머(240)로 전송할 수 있다. 일 실시예에 있어서, PCM 비동기 송신 블록(410)는 순차적으로 판독된 PCM 데이터를 제1 선택부(420)를 통해 연결된 E1 프레이머(240)로 전송할 수 있다.
한편, 단계 S704에서 제2 제어신호가 수신되지 않은 것으로 판단, 즉 CPU(320)로부터 제1 제어신호가 수신된 것으로 판단되면, 단계 S712에서, 제1 선택부(420)는 제1 제어신호에 기초하여 PCM 하이웨이 먹스 & 디먹스 블록(230)에 연결될 수 있다. 단계 S714에서, PCM 하이웨이 먹스 & 디먹스 블록(230)은 PCM 데이터를 제1 선택부(420)를 통해 연결된 E1 프레이머(240)로 전송할 수 있다.
도 8은 본 개시의 일 실시예에 따라 PCM 데이터를 처리하는 방법을 나타낸 흐름도이다. 도 8을 참조하면, 단계 S802에서, PCM 비동기 수신 블록(430)은 E1 디프레이머(250)로부터 제공되는 PCM 데이터를 기입할 수 있다. 일 실시예에 있어서, PCM 비동기 수신 블록(430)은 E1 디프레이머(250)로부터 PCM 데이터를 수신하고, 수신된 PCM 데이터를 FIFO RAM에 순차적으로 기입할 수 있다.
단계 S804에서, 제2 선택부(440)는 CPU(320)로부터 제2 제어신호가 수신되는지 판단할 수 있다. 일 실시예에 있어서, 제2 선택부(440)는 CPU(320)로부터 시스템 클럭이 불안정적임을 나타내는 제2 제어신호가 수신되는지 판단할 수 있다.
단계 S804에서 제2 제어신호가 수신된 것으로 판단되면, 단계 S806에서, 제2 선택부(440)는 제2 제어신호에 기초하여 PCM 비동기 수신 블록(430)에 연결될 수 있다.
단계 S808에서, PCM 비동기 수신 블록(430)은 FIFO RAM에 저장된 PCM 데이터를 판독할 수 있다. 일 실시예에 있어서, PCM 비동기 수신 블록(430)은 FIFO RAM의 제1 PCM 블록(PCM block 1)에 저장된 PCM 데이터를 순차적으로 판독한 후, FIFO RAM의 제2 PCM 블록(PCM block 2)에 저장된 PCM 데이터를 판독할 수 있다.
단계 S810에서, PCM 비동기 수신 블록(430)은 판독된 데이터를 PCM 하이웨이 먹스 & 디먹스 블록(230)으로 전송할 수 있다. 일 실시예에 있어서, PCM 비동기 수신 블록(430)은 판독된 데이터를 제2 선택부(440)를 통해 연결된 PCM 하이웨이 먹스 & 디먹스 블록(230)으로 전송할 수 있다.
한편, 단계 S804에서 제2 제어신호가 수신되지 않은 것으로 판단, 즉 CPU(320)로부터 제1 제어신호가 수신된 것으로 판단되면, 단계 S812에서, 제2 선택부(440)는 제1 제어신호에 기초하여 E1 디프레이머(250)에 연결될 수 있다. 단계 S814에서, E1 디프레이머(250)는 PCM 데이터를 제2 선택부(440)를 통해 연결된 PCM 하이웨이 먹스 & 디먹스 블록(230)으로 전송할 수 있다.
위 방법은 특정 실시예들을 통하여 설명되었지만, 위 방법은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 위 실시예들을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 개시가 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
이상 일부 실시예들과 첨부된 도면에 도시된 예에 의해 본 개시의 기술적 사상이 설명되었지만, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 이해할 수 있는 본 개시의 기술적 사상 및 범위를 벗어나지 않는 범위에서 다양한 치환, 변형 및 변경이 이루어질 수 있다는 점을 알아야 할 것이다. 또한, 그러한 치환, 변형 및 변경은 첨부된 청구범위 내에 속하는 것으로 생각되어야 한다.
110: 클라우드 하이브리드 시스템 120: RFP
130, 300: CCFP 140: PSTN
150: ISDN 160: 인터넷 망
210: PLL 회로 220: DECT 메시지 & 동기화 처리 블록
230: PCM 하이웨이 먹스 & 디먹스 블록
240: E1 프레이머 250: E1 디프레이머
260: LIU 270, 310: HDLC 블록
280, 320: CPU 290: 메모리
330: PCM 데이터 처리 장치 410: PCM 비동기 송신 블록
420: 제1 선택부 430: PCM 비동기 수신 블록
440: 제2 선택부

Claims (16)

  1. RFP(Remote Fixed Part)와 클라우드 하이브리드 시스템 간의 인터페이스를 제공하는 CCFP(Central Control Fixed Part)로서,
    상기 클라우드 하이브리드 시스템로부터 시스템 클럭의 불안정 여부에 관한 시스템 클럭 정보를 수신하고, 상기 시스템 클럭 정보에 기초하여 제어신호를 생성하는 CPU; 및
    상기 제어신호에 기초하여 PCM 하이웨이 먹스 & 디먹스 블록(Pulse Code Modulation Highway Mux & DeMux)과 E1 프레이머 또는 E1 디프레이머 간에 인터페이스를 제공하고, 상기 PCM 하이웨이 먹스 & 디먹스 블록 또는 상기 E1 디프레이머로부터 제공되는 PCM 데이터를 처리하는 PCM 데이터 처리 장치
    를 포함하는 CCFP.
  2. 제1항에 있어서, 상기 PCM 데이터 처리 장치는
    상기 PCM 하이웨이 먹스 & 디먹스 블록에 연결되어 상기 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 PCM 데이터를 저장하며, 상기 PCM 데이터를 상기 E1 프레이머로 전송하는 PCM 비동기 송신 블록;
    상기 PCM 하이웨이 먹스 & 디먹스 블록, 상기 PCM 비동기 송신 블록, 상기 E1 프레이머 및 상기 CPU에 연결되고, 상기 제어신호에 기초하여 상기 PCM 하이웨이 먹스 & 디먹스 블록 또는 상기 PCM 비동기 송신 블록 중 어느 하나에 연결되는 제1 선택부;
    상기 E1 디프레이머에 연결되어 상기 E1 디프레이머로부터 제공되는 PCM 데이터를 저장하며, 상기 PCM 데이터를 상기 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는 PCM 비동기 수신 블록; 및
    상기 PCM 하이웨이 먹스 & 디먹스 블록, 상기 PCM 비동기 수신 블록, 상기 E1 디프레이머 및 상기 CPU에 연결되고, 상기 제어신호에 기초하여 상기 E1 디프레이머 또는 상기 PCM 비동기 수신 블록 중 어느 하나에 연결되는 제2 선택부
    를 포함하는 CCFP.
  3. 제2항에 있어서, 상기 제어신호는
    상기 시스템 클럭이 안정적임을 나타내는 제1 제어신호; 및
    상기 시스템 클럭이 불안정적임을 나타내는 제2 제어신호
    를 포함하는 CCFP.
  4. 제3항에 있어서, 상기 제1 선택부는 상기 제2 제어신호에 기초하여 상기 PCM 비동기 송신 블록에 연결되고,
    상기 PCM 비동기 송신 블록은 상기 PCM 데이터를 상기 제1 선택부를 통해 상기 E1 프레이머로 전송하는, CCFP.
  5. 제3항에 있어서, 상기 제2 선택부는 상기 제2 제어신호에 기초하여 상기 PCM 비동기 수신 블록에 연결되고,
    상기 PCM 비동기 수신 블록은 상기 PCM 데이터를 상기 제2 선택부를 통해 상기 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는, CCFP.
  6. 제3항에 있어서, 상기 제1 선택부는 상기 제1 제어신호에 기초하여 상기 PCM 하이웨이 먹스 & 디먹스 블록에 연결되고,
    상기 PCM 하이웨이 먹스 & 디먹스 블록은 상기 PCM 데이터를 상기 제1 선택부를 통해 상기 E1 프레이머로 전송하는, CCFP.
  7. 제3항에 있어서, 상기 제2 선택부는 상기 제1 제어신호에 기초하여 상기 E1 디프레이머에 연결되고,
    상기 E1 디프레이머는 상기 PCM 데이터를 상기 제2 선택부를 통해 상기 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는, CCFP.
  8. 제2항 내지 제7항 중 어느 한 항에 있어서, 상기 PCM 비동기 송신 블록 및 상기 PCM 비동기 수신 블록 각각은 PCM 데이터를 저장하는 복수의 PCM 블록을 갖는 FIFO RAM을 포함하는 CCFP.
  9. RFP와 클라우드 하이브리드 시스템 간의 인터페이스를 제공하는 CCFP에서 PCM 데이터를 처리하는 방법으로서,
    상기 CCFP의 CPU에서, 상기 클라우드 하이브리드 시스템로부터 시스템 클럭의 불안정 여부에 관한 시스템 클럭 정보를 수신하여 제어신호를 생성하는 단계;
    상기 CCFP의 PCM 데이터 처리 장치에서, 상기 CCFP의 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 PCM 데이터를 저장하는 단계; 및
    상기 CCFP의 PCM 데이터 처리 장치에서, 상기 제어신호에 기초하여 상기 저장된 PCM 데이터 또는 상기 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 상기 PCM 데이터를 상기 CCFP의 E1 프레이머로 전송하는 단계
    를 포함하는 방법.
  10. 제9항에 있어서, 상기 제어신호는
    상기 시스템 클럭이 안정적임을 나타내는 제1 제어신호; 및
    상기 시스템 클럭이 불안정적임을 나타내는 제2 제어신호
    를 포함하는 방법.
  11. 제10항에 있어서, 상기 PCM 데이터 처리 장치는
    상기 PCM 하이웨이 먹스 & 디먹스 블록에 연결되어 상기 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 상기 PCM 데이터를 저장하는 PCM 비동기 송신 블록; 및
    상기 PCM 하이웨이 먹스 & 디먹스 블록, 상기 PCM 비동기 송신 블록, 상기 E1 프레이머 및 상기 CPU에 연결되는 제1 선택부
    를 포함하고,
    상기 저장된 PCM 데이터 또는 상기 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 상기 PCM 데이터를 상기 CCFP의 E1 프레이머로 전송하는 단계는,
    상기 제1 선택부에서, 상기 CPU로부터 상기 제2 제어신호가 수신되는지 판단하는 단계;
    상기 제1 선택부에서, 상기 제2 제어신호가 수신된 것으로 판단되면, 상기 PCM 비동기 송신 블록에 연결하는 단계;
    상기 PCM 비동기 송신 블록에서, 상기 저장된 PCM 데이터를 판독하는 단계; 및
    상기 PCM 비동기 송신 블록에서, 상기 판독된 PCM 데이터를 상기 제1 선택부를 통해 상기 E1 프레이머로 전송하는 단계
    를 포함하는 방법.
  12. 제11항에 있어서, 상기 저장된 PCM 데이터 또는 상기 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 상기 PCM 데이터를 상기 CCFP의 E1 프레이머로 전송하는 단계는,
    상기 제1 선택부에서, 상기 CPU로부터 상기 제1 제어신호가 수신되는지 판단하는 단계;
    상기 제1 선택부에서, 상기 제1 제어신호가 수신된 것으로 판단되면, 상기 PCM 하이웨이 먹스 & 디먹스 블록에 연결하는 단계; 및
    상기 제1 선택부에서, 상기 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 상기 PCM 데이터를 상기 E1 프레이머로 전송하는 단계
    를 포함하는 방법.
  13. RFP와 클라우드 하이브리드 시스템 간의 인터페이스를 제공하는 CCFP에서 PCM 데이터를 처리하는 방법으로서,
    상기 CCFP의 CPU에서, 상기 클라우드 하이브리드 시스템로부터 시스템 클럭의 불안정 여부에 관한 시스템 클럭 정보를 수신하여 제어신호를 생성하는 단계;
    상기 CCFP의 PCM 데이터 처리 장치에서, 상기 CCFP의 E1 디프레이머로부터 제공되는 PCM 데이터를 저장하는 단계; 및
    상기 CCFP의 PCM 데이터 처리 장치에서, 상기 제어신호에 기초하여 상기 저장된 PCM 데이터 또는 상기 E1 디프레이머로부터 제공되는 상기 PCM 데이터를 상기 CCFP의 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는 단계
    를 포함하는 방법.
  14. 제13항에 있어서, 상기 제어신호는
    상기 시스템 클럭이 안정적임을 나타내는 제1 제어신호; 및
    상기 시스템 클럭이 불안정적임을 나타내는 제2 제어신호
    를 포함하는 방법.
  15. 제14항에 있어서, 상기 PCM 데이터 처리 장치는
    상기 E1 디프레이머에 연결되어 상기 E1 디프레이머로부터 제공되는 상기 PCM 데이터를 저장하는 PCM 비동기 수신 블록; 및
    상기 PCM 하이웨이 먹스 & 디먹스 블록, 상기 PCM 비동기 수신 블록, 상기 E1 디프레이머 및 상기 CPU에 연결되는 제2 선택부
    를 포함하고,
    상기 저장된 PCM 데이터 또는 상기 E1 디프레이머로부터 제공되는 상기 PCM 데이터를 상기 CCFP의 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는 단계는,
    상기 제2 선택부에서, 상기 CPU로부터 상기 제2 제어신호가 수신되는지 판단하는 단계;
    상기 제2 선택부에서, 상기 제2 제어신호가 수신된 것으로 판단되면, 상기 PCM 비동기 수신 블록에 연결하는 단계;
    상기 PCM 비동기 수신 블록에서, 상기 저장된 PCM 데이터를 판독하는 단계; 및
    상기 PCM 비동기 수신 블록에서, 상기 판독된 PCM 데이터를 상기 제2 선택부를 통해 상기 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는 단계
    를 포함하는 방법.
  16. 제15항에 있어서, 상기 저장된 PCM 데이터 또는 상기 PCM 하이웨이 먹스 & 디먹스 블록으로부터 제공되는 상기 PCM 데이터를 상기 CCFP의 E1 프레이머로 전송하는 단계는,
    상기 제2 선택부에서, 상기 CPU로부터 상기 제1 제어신호가 수신되는지 판단하는 단계;
    상기 제2 선택부에서, 상기 제1 제어신호가 수신된 것으로 판단되면, 상기 E1 디프레이머에 연결하는 단계; 및
    상기 제2 선택부에서, 상기 E1 디프레이머로부터 제공되는 상기 PCM 데이터를 상기 PCM 하이웨이 먹스 & 디먹스 블록으로 전송하는 단계
    를 포함하는 방법.
KR1020190048469A 2019-04-25 2019-04-25 Pcm 데이터를 처리하는 ccfp 및 방법 KR102488880B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190048469A KR102488880B1 (ko) 2019-04-25 2019-04-25 Pcm 데이터를 처리하는 ccfp 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190048469A KR102488880B1 (ko) 2019-04-25 2019-04-25 Pcm 데이터를 처리하는 ccfp 및 방법

Publications (2)

Publication Number Publication Date
KR20200124956A KR20200124956A (ko) 2020-11-04
KR102488880B1 true KR102488880B1 (ko) 2023-01-17

Family

ID=73571420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190048469A KR102488880B1 (ko) 2019-04-25 2019-04-25 Pcm 데이터를 처리하는 ccfp 및 방법

Country Status (1)

Country Link
KR (1) KR102488880B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428680B1 (ko) * 1999-11-23 2004-04-30 엘지전자 주식회사 피시엠 전송장비의 가입자신호 처리장치

Also Published As

Publication number Publication date
KR20200124956A (ko) 2020-11-04

Similar Documents

Publication Publication Date Title
EP1827036B1 (en) Interface apparatus for connecting master base station with radio remote unit
KR0127995B1 (ko) 독립 네트워크의 클럭 속도 정합하는 통신 시스템
CN101641889B (zh) 同步网络设备
EP3697088A1 (en) Video sending and receiving method, device, and terminal
US20110305165A1 (en) Method and system for physical-layer handshaking for timing role transition
JP4940304B2 (ja) 無線通信システムにおけるデータベース管理
JP2002374231A (ja) ネットワーク同期方法、ｌｓｉ、バスブリッジ、ネットワーク機器、およびプログラム
US11750310B2 (en) Clock synchronization packet exchanging method and apparatus
JP2831070B2 (ja) 異種信号変換方法及び装置
CN111711941A (zh) 数据传输方法以及相关设备、装置
KR102488880B1 (ko) Pcm 데이터를 처리하는 ccfp 및 방법
US9641268B2 (en) Method, system and device for synchronizing clocks
US11388028B2 (en) Communication method and device based on parallel system, and terminal
US20020143801A1 (en) A method of downloading new version software into a transmission system which operates according to the software and a transmission system having function for downloading the new version software
JPWO2020105130A1 (ja) 通信システム、リスト配信局、通信方法、および通信プログラム
JP7500776B2 (ja) ビデオ特殊効果の配置方法、ビデオ特殊効果の配置装置、デバイス及び記憶媒体
CN100466710C (zh) 数据转换系统
CN112703704B (zh) 通信装置、通信系统、通信方法及计算机可读取的记录介质
CN103609086B (zh) 通信控制装置
CN112020043A (zh) 蓝牙装置与其操作方法及非瞬时计算机可读记录介质
CN115102660B (zh) 基于同步以太网的破环方法、装置、设备及存储介质
KR100442372B1 (ko) 데이터 전송 장치 및 방법
CN114546928B (zh) 核心簇同步的方法、控制方法及设备、核心、介质
CN110601784B (zh) Tdm接口扩展方法及装置、设备、可读存储介质
KR20180110883A (ko) 사설 교환 시스템 및 메시지 전송 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant