JP2002232409A - ディジタル・データ・パターン検出方法および装置 - Google Patents
ディジタル・データ・パターン検出方法および装置Info
- Publication number
- JP2002232409A JP2002232409A JP2001331507A JP2001331507A JP2002232409A JP 2002232409 A JP2002232409 A JP 2002232409A JP 2001331507 A JP2001331507 A JP 2001331507A JP 2001331507 A JP2001331507 A JP 2001331507A JP 2002232409 A JP2002232409 A JP 2002232409A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data stream
- signal
- test
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
- G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 ファイバ・チャネル、ギガビット・イーサネ
ット（登録商標）、または他のデータ・ストリームを監
視するためのパターン検出方法及び装置を提供する。 【解決手段】 パターン検出方法及び装置は、トリガ・
パターンを検出すると、出力をアサートする。出力は、
オシロスコープをトリガして信号を適切に表示すること
ができ、さらに重要なことに、タイムインターバルアナ
ライザ及び他のテスト装置を起動できるため、有用であ
る。パターン検出方法及び装置は、データ転送チャネル
の弾力性に対処することができる。例えば、トリガ・パ
ターンをフレーム・ヘッダまたはフレーム・コンテンツ
に対し一意に構成することができ、テスト装置はそのサ
ンプリングをフレーム領域内に限定することができる。
この方式では、出現するまたは消滅するフィル転送ワー
ドのあらゆる可変性がテスト装置にとって透過となる。
ット（登録商標）、または他のデータ・ストリームを監
視するためのパターン検出方法及び装置を提供する。 【解決手段】 パターン検出方法及び装置は、トリガ・
パターンを検出すると、出力をアサートする。出力は、
オシロスコープをトリガして信号を適切に表示すること
ができ、さらに重要なことに、タイムインターバルアナ
ライザ及び他のテスト装置を起動できるため、有用であ
る。パターン検出方法及び装置は、データ転送チャネル
の弾力性に対処することができる。例えば、トリガ・パ
ターンをフレーム・ヘッダまたはフレーム・コンテンツ
に対し一意に構成することができ、テスト装置はそのサ
ンプリングをフレーム領域内に限定することができる。
この方式では、出現するまたは消滅するフィル転送ワー
ドのあらゆる可変性がテスト装置にとって透過となる。
Description
【０００１】
【発明の属する技術分野】本発明はディジタル信号に関
し、より詳細には、２以上のシステム、装置、及び/ま
たは構成要素間で共有されるディジタル信号とディジタ
ル信号中のパターンを分析するための方法及び装置に関
する。
し、より詳細には、２以上のシステム、装置、及び/ま
たは構成要素間で共有されるディジタル信号とディジタ
ル信号中のパターンを分析するための方法及び装置に関
する。
【０００２】
【従来の技術】様々な接続されたシステム、装置、及び
部品の間で情報を伝達するために、電気、光、及び/ま
たは電磁信号が用いられている。これら接続された「ユ
ニット」に情報を適切に伝達するためには、協定された
信号フォーマット、例えば既存の通信規格に準拠する必
要がある。実装可能な規格は数多くあり、接続されるユ
ニットの要求などによってその中から１つが選ばれる。
部品の間で情報を伝達するために、電気、光、及び/ま
たは電磁信号が用いられている。これら接続された「ユ
ニット」に情報を適切に伝達するためには、協定された
信号フォーマット、例えば既存の通信規格に準拠する必
要がある。実装可能な規格は数多くあり、接続されるユ
ニットの要求などによってその中から１つが選ばれる。
【０００３】拡大を続ける情報時代をサポートすること
ができるより高速なディジタル・インタフェースに向け
ての努力が払われ続けている。最近では、例えば、高速
ファイバチャネル及びギガビット・イーサネット・イン
ターフェースが種々のユニット間の実装に対し普通の選
択となりつつある。これらの規格では、転送される情報
を受信するために必要なクロック信号は、シリアル・デ
ィジタル・データ・ストリーム内に埋め込まれる。受信
ユニットによってクロック信号が復元されると、ディジ
タル・データ・ストリーム中に含まれるその他の情報を
復元することができる。復元されたクロック信号が送信
ユニットの元のクロック信号と一致しない場合には、エ
ラーが発生する。このようなエラーは、高速インタフェ
ースのパフォーマンスを大きく低下させることがある。
ができるより高速なディジタル・インタフェースに向け
ての努力が払われ続けている。最近では、例えば、高速
ファイバチャネル及びギガビット・イーサネット・イン
ターフェースが種々のユニット間の実装に対し普通の選
択となりつつある。これらの規格では、転送される情報
を受信するために必要なクロック信号は、シリアル・デ
ィジタル・データ・ストリーム内に埋め込まれる。受信
ユニットによってクロック信号が復元されると、ディジ
タル・データ・ストリーム中に含まれるその他の情報を
復元することができる。復元されたクロック信号が送信
ユニットの元のクロック信号と一致しない場合には、エ
ラーが発生する。このようなエラーは、高速インタフェ
ースのパフォーマンスを大きく低下させることがある。
【０００４】ディジタル信号方式に関連した問題の１つ
は、「ジッタ」として知られる作用である。技術的に言
えばジッタには種々のタイプがあるが、ジッタとはイベ
ントの理想のタイミングからのずれとして定義される。
従って、例えば、ジッタは受信ディジタル信号内にエッ
ジを引き起こして何らかの形で信号を変化させ、そのた
め本来より早いまたは遅い時間で信号が発生したと検出
されてしまうことがある。ほとんどのインタフェースに
おいて、特に高速ディジタル・インタフェースにおい
て、ディジタル・データ・ストリームに影響を与えるジ
ッタの量/タイプの特徴を調べ理解することは重要であ
る。ジッタを徹底して分析することで、インタフェース
及びまたはユニットの設計等の改善につながるだろう。
は、「ジッタ」として知られる作用である。技術的に言
えばジッタには種々のタイプがあるが、ジッタとはイベ
ントの理想のタイミングからのずれとして定義される。
従って、例えば、ジッタは受信ディジタル信号内にエッ
ジを引き起こして何らかの形で信号を変化させ、そのた
め本来より早いまたは遅い時間で信号が発生したと検出
されてしまうことがある。ほとんどのインタフェースに
おいて、特に高速ディジタル・インタフェースにおい
て、ディジタル・データ・ストリームに影響を与えるジ
ッタの量/タイプの特徴を調べ理解することは重要であ
る。ジッタを徹底して分析することで、インタフェース
及びまたはユニットの設計等の改善につながるだろう。
【０００５】ジッタを計測し分析するために、現在では
数多くの試験装置を利用することができる。例えば、ミ
ネソタ州エディナのWavecrest Corporation社はディジ
タル・インタフェース中のジッタの特徴を調べるために
使用できるいくつかの試験セットを製造している。
数多くの試験装置を利用することができる。例えば、ミ
ネソタ州エディナのWavecrest Corporation社はディジ
タル・インタフェース中のジッタの特徴を調べるために
使用できるいくつかの試験セットを製造している。
【０００６】多くのインタフェースにとって、高速ファ
イバチャネル及びギガビット・イーサネット・インタフ
ェースの場合と同様に、インタフェース及び/またはユ
ニットのあるジッタまたは他の同様な劣化特性に注目し
た特別のテストデータ・ストリームを生成することは有
用である。このようなテスト装置において、受信ユニッ
ト及び/または接続されたテスト装置は、試験や、受信
信号の記録及び/または分析を開始しまた停止する時間
を知る必要がある。これは、多くの場合、例えば信号発
生器が出す外部アーミング（作動）信号によって達成さ
れる。アーミング信号は、特定の繰り返し信号に同期さ
せるために自動化することもできる。
イバチャネル及びギガビット・イーサネット・インタフ
ェースの場合と同様に、インタフェース及び/またはユ
ニットのあるジッタまたは他の同様な劣化特性に注目し
た特別のテストデータ・ストリームを生成することは有
用である。このようなテスト装置において、受信ユニッ
ト及び/または接続されたテスト装置は、試験や、受信
信号の記録及び/または分析を開始しまた停止する時間
を知る必要がある。これは、多くの場合、例えば信号発
生器が出す外部アーミング（作動）信号によって達成さ
れる。アーミング信号は、特定の繰り返し信号に同期さ
せるために自動化することもできる。
【０００７】
【発明が解決しようとする課題】しかし、テスト装置を
データ・ストリーム中の特定の時点で作動させるために
実装できる改良された方法及び装置があれば、さらに有
用であろう。なぜなら、ジッタの量及びタイプは、イン
タフェースの以前の状態によって変化しうることが分か
っているからである。従って、例えば、ディジタル・デ
ータ・ストリームが複数のクロック・サイクルの間ハイ
(high)・バイナリ・レベルであった場合、ロー(low)・
バイナリ・レベルへの突然の変化は、バイナリ・ロジッ
ク・レベル間を交互に変動するより、一般に時間的に後
に起こるだろう（すなわちより多くのジッタにつなが
る）。さらに、ある実施されたデータ転送チャネルで
は、データ・ストリームに弾力性を持ちこむため、従来
のテスト装置作動技術に対しては問題が発生する可能性
がある。
データ・ストリーム中の特定の時点で作動させるために
実装できる改良された方法及び装置があれば、さらに有
用であろう。なぜなら、ジッタの量及びタイプは、イン
タフェースの以前の状態によって変化しうることが分か
っているからである。従って、例えば、ディジタル・デ
ータ・ストリームが複数のクロック・サイクルの間ハイ
(high)・バイナリ・レベルであった場合、ロー(low)・
バイナリ・レベルへの突然の変化は、バイナリ・ロジッ
ク・レベル間を交互に変動するより、一般に時間的に後
に起こるだろう（すなわちより多くのジッタにつなが
る）。さらに、ある実施されたデータ転送チャネルで
は、データ・ストリームに弾力性を持ちこむため、従来
のテスト装置作動技術に対しては問題が発生する可能性
がある。
【０００８】従って、テスト装置をデータ・ストリーム
中の特定の時点で作動させるための方法及び装置が必要
とされている。
中の特定の時点で作動させるための方法及び装置が必要
とされている。
【０００９】
【課題を解決するための手段】本発明によると、データ
・ストリーム中の特定の時点でテスト装置や他のユニッ
トを作動させるために実装可能な改良された方法及び装
置が提供される。
・ストリーム中の特定の時点でテスト装置や他のユニッ
トを作動させるために実装可能な改良された方法及び装
置が提供される。
【００１０】例えば、前述の要望その他は、テスト・パ
ターン直前にトリガ・パターンを有するシリアル・ディ
ジタル・データ・ストリームを受信し、ディジタル・デ
ータ・ストリームの選択された部分が前記トリガ・パタ
ーンと論理的に関連するパターン・マスクと一致するか
否かを判定し、前記ディジタル・データ・ストリームの
選択された部分と前記パターン・マスクとが一致すると
判定したときにアーミング信号を出力することを含む方
法によって達成される。
ターン直前にトリガ・パターンを有するシリアル・ディ
ジタル・データ・ストリームを受信し、ディジタル・デ
ータ・ストリームの選択された部分が前記トリガ・パタ
ーンと論理的に関連するパターン・マスクと一致するか
否かを判定し、前記ディジタル・データ・ストリームの
選択された部分と前記パターン・マスクとが一致すると
判定したときにアーミング信号を出力することを含む方
法によって達成される。
【００１１】一実施例では、前記方法は、シリアル・デ
ータ・ストリームの部分を対応するパラレル・ビット・
ワードに変換することと、１つまたは複数のパラレル・
ビット・ワードをパターン・マスクと論理的に比較する
ことを選択的に含むことができる。一実施形態では、前
記方法は、ファイバチャネルまたはギガビット・イーサ
ネットの何れかと関連する規格を採用するデータ転送チ
ャネルのようなデータ転送チャネルとインタフェースす
ることを含む。
ータ・ストリームの部分を対応するパラレル・ビット・
ワードに変換することと、１つまたは複数のパラレル・
ビット・ワードをパターン・マスクと論理的に比較する
ことを選択的に含むことができる。一実施形態では、前
記方法は、ファイバチャネルまたはギガビット・イーサ
ネットの何れかと関連する規格を採用するデータ転送チ
ャネルのようなデータ転送チャネルとインタフェースす
ることを含む。
【００１２】前記方法は、シリアル・ディジタル・デー
タ・ストリームを生成し、アーミング信号によりテスト
装置を起動することをさらに含むことができる。該方法
は、ハードウェア、ファームウェア、ソフトウェア、ま
たはそれらの組み合わせの何れにおいても実施すること
ができる。
タ・ストリームを生成し、アーミング信号によりテスト
装置を起動することをさらに含むことができる。該方法
は、ハードウェア、ファームウェア、ソフトウェア、ま
たはそれらの組み合わせの何れにおいても実施すること
ができる。
【００１３】前記方法は、スタンドアロン型の装置、１
つまたは複数の集積回路、プログラマブル・ロジック・
デバイス、コンピュータプログラム等に実装可能であ
り、さらに/または、テスト装置または他のユニットや
装置内に組みこみ可能である。
つまたは複数の集積回路、プログラマブル・ロジック・
デバイス、コンピュータプログラム等に実装可能であ
り、さらに/または、テスト装置または他のユニットや
装置内に組みこみ可能である。
【００１４】
【発明の実施の形態】図１は、ディジタル信号装置100
の一例を示す。装置100は、ディジタル信号によって情
報を共有するシステム、装置、及び/または部品の任意
のタイプの構成されたグループを広く表すものである。
従って、装置100は、例えば相互接続されたコンピュー
タや周辺機器等を含むことができる。装置100は、相互
接続された通信装置、例えばセルラー無線装置、電話、
モデム等を含むことができる。装置100はまた、相互接
続するＬＡＮ（ローカル・エリア・ネットワーク）、Ｗ
ＡＮ（ワイド・エリア・ネットワーク）、イントラネッ
ト、インターネット等を含むことができる。
の一例を示す。装置100は、ディジタル信号によって情
報を共有するシステム、装置、及び/または部品の任意
のタイプの構成されたグループを広く表すものである。
従って、装置100は、例えば相互接続されたコンピュー
タや周辺機器等を含むことができる。装置100は、相互
接続された通信装置、例えばセルラー無線装置、電話、
モデム等を含むことができる。装置100はまた、相互接
続するＬＡＮ（ローカル・エリア・ネットワーク）、Ｗ
ＡＮ（ワイド・エリア・ネットワーク）、イントラネッ
ト、インターネット等を含むことができる。
【００１５】これらの構成及び他の構成を広く示すため
に、装置100は、少なくとも１つのデータ転送チャネル1
04によって相互に作用可能に接続された複数のユニット
102を有するように示されている。
に、装置100は、少なくとも１つのデータ転送チャネル1
04によって相互に作用可能に接続された複数のユニット
102を有するように示されている。
【００１６】本明細書において、ユニット102は、ディ
ジタル信号を介して情報を共有する任意のタイプのシス
テム、装置、及び/または部品を含むことができる。従
って、ある例示的な構成において、ユニット＃１はコン
ピュータを含み、ユニット＃２はローカルのまたは遠隔
のデータ記憶装置を含むことができる。別の構成では、
ユニット＃１はマイクロプロセッサを含み、ユニット＃
２はメモリを含むことができる。さらに別の構成におい
ては、ユニット＃１はモバイル電話機を含み、ユニット
＃２はモバイル電話交換機を含むことができる。
ジタル信号を介して情報を共有する任意のタイプのシス
テム、装置、及び/または部品を含むことができる。従
って、ある例示的な構成において、ユニット＃１はコン
ピュータを含み、ユニット＃２はローカルのまたは遠隔
のデータ記憶装置を含むことができる。別の構成では、
ユニット＃１はマイクロプロセッサを含み、ユニット＃
２はメモリを含むことができる。さらに別の構成におい
ては、ユニット＃１はモバイル電話機を含み、ユニット
＃２はモバイル電話交換機を含むことができる。
【００１７】図１に示すように、データ転送チャネル10
4は、ディジタル・データ・ストリームを搬送すること
によって、ユニット102間に相互接続性を提供するよう
に構成されている。従って、データ転送チャネル104
は、例えば電気伝導インタフェース、光伝導インタフェ
ース、無線周波数インタフェース等を含むことができ
る。
4は、ディジタル・データ・ストリームを搬送すること
によって、ユニット102間に相互接続性を提供するよう
に構成されている。従って、データ転送チャネル104
は、例えば電気伝導インタフェース、光伝導インタフェ
ース、無線周波数インタフェース等を含むことができ
る。
【００１８】本発明の例示的な実施形態において、デー
タ転送チャネル104は、ファイバチャネル・インタフェ
ースを含む。ファイバチャネルは、ＡＮＳＩ標準の系列
の１つである（例えば、X.3230-1994-Fibre Channel Ph
ysical and Signaling Standard (FC-PH), ANSIを参
照）。ファイバチャネルは、基本的に、複数のプロトコ
ルまたは生のデータをサポートする共通の効率的な搬送
システムを提供する。ファイバチャネル構成装置のいく
つかの特徴は、周知である。
タ転送チャネル104は、ファイバチャネル・インタフェ
ースを含む。ファイバチャネルは、ＡＮＳＩ標準の系列
の１つである（例えば、X.3230-1994-Fibre Channel Ph
ysical and Signaling Standard (FC-PH), ANSIを参
照）。ファイバチャネルは、基本的に、複数のプロトコ
ルまたは生のデータをサポートする共通の効率的な搬送
システムを提供する。ファイバチャネル構成装置のいく
つかの特徴は、周知である。
【００１９】しかし、本明細書に記載される種々の方法
及び装置はファイバチャネルに限定されず、多くのディ
ジタル信号規格及び装置に適用可能であることに注意す
べきである。
及び装置はファイバチャネルに限定されず、多くのディ
ジタル信号規格及び装置に適用可能であることに注意す
べきである。
【００２０】このことを念頭において、図２を参照する
と、データ転送チャネル104の全てまたは一部の特徴を
調べるために使用するテスト装置100’の一例が示され
ている。図示するように、パターン発生器120または他
のプログラム可能な信号発生機構は、データ転送チャネ
ル104を介してパターン検出器124にデータ・ストリーム
122を出力する。パターン検出器124は、信号解析装置12
8に対し、アーミング信号126または他の指標を選択的に
出力するように構成されている。この例では、データ・
ストリーム122は、特定のトリガ・パターン130内のデー
タ及びテスト・パターン132内のデータを含む。ヘッダ
及び/またはトレーラ情報のような他のデータ134も、必
要に応じて含むことができる。
と、データ転送チャネル104の全てまたは一部の特徴を
調べるために使用するテスト装置100’の一例が示され
ている。図示するように、パターン発生器120または他
のプログラム可能な信号発生機構は、データ転送チャネ
ル104を介してパターン検出器124にデータ・ストリーム
122を出力する。パターン検出器124は、信号解析装置12
8に対し、アーミング信号126または他の指標を選択的に
出力するように構成されている。この例では、データ・
ストリーム122は、特定のトリガ・パターン130内のデー
タ及びテスト・パターン132内のデータを含む。ヘッダ
及び/またはトレーラ情報のような他のデータ134も、必
要に応じて含むことができる。
【００２１】パターン検出器124は、トリガ・パターン1
30を検出し、これに応答してアーミング信号126を生成
するように構成される。この方式により、信号解析装置
128は、適当な時間にテスト・パターン132内のデータに
アクセスし、データを記録し、分析し、または処理する
よう制御されることができる。
30を検出し、これに応答してアーミング信号126を生成
するように構成される。この方式により、信号解析装置
128は、適当な時間にテスト・パターン132内のデータに
アクセスし、データを記録し、分析し、または処理する
よう制御されることができる。
【００２２】後に詳細に説明するように、パターン検出
器124は、ハードウェア、ファームウェア、及び/または
ソフトウェアに実装することができる。さらに、パター
ン検出器124はスタンドアロン装置、及び/またはユニッ
ト102またはデータ転送チャネル104内に組みこむことが
できる。パターン検出器は、例えば図２に示すような信
号解析装置128内に組みこむこともできる。
器124は、ハードウェア、ファームウェア、及び/または
ソフトウェアに実装することができる。さらに、パター
ン検出器124はスタンドアロン装置、及び/またはユニッ
ト102またはデータ転送チャネル104内に組みこむことが
できる。パターン検出器は、例えば図２に示すような信
号解析装置128内に組みこむこともできる。
【００２３】当業者は、装置100’において利用可能な
専用のテスト装置や一般用テスト装置を含む、多くの周
知であり商業的に利用できるユーザプログラム可能なデ
ィジタルデータストリームパターン発生器及び信号解析
装置を知っていることであろう。例えば、Wavecrest Co
rporationはいくつかの適用可能なモデルを製造してい
る。
専用のテスト装置や一般用テスト装置を含む、多くの周
知であり商業的に利用できるユーザプログラム可能なデ
ィジタルデータストリームパターン発生器及び信号解析
装置を知っていることであろう。例えば、Wavecrest Co
rporationはいくつかの適用可能なモデルを製造してい
る。
【００２４】続いて図３のブロック図の説明に移る。図
３では、データ転送チャネル104からのディジタル・デ
ータ・ストリームを受信するよう作用可能に接続されて
いるデシリアライザ140を有するパターン検出器124の一
例が示されている。その名前から連想されるように、デ
シリアライザ140は、到来するシリアル・ディジタル・
データ・ビットを対応するパラレル・ビット・ワードに
変換する。本明細書において、パラレル・ビット・ワー
ド内のビット数は、１より大きい任意の整数である。従
って、例えば後の例においては、パラレル・ビット・ワ
ード長は１０ビットである。シリアル・データをパラレ
ル・データに変換する技術は周知である。
３では、データ転送チャネル104からのディジタル・デ
ータ・ストリームを受信するよう作用可能に接続されて
いるデシリアライザ140を有するパターン検出器124の一
例が示されている。その名前から連想されるように、デ
シリアライザ140は、到来するシリアル・ディジタル・
データ・ビットを対応するパラレル・ビット・ワードに
変換する。本明細書において、パラレル・ビット・ワー
ド内のビット数は、１より大きい任意の整数である。従
って、例えば後の例においては、パラレル・ビット・ワ
ード長は１０ビットである。シリアル・データをパラレ
ル・データに変換する技術は周知である。
【００２５】得られたパラレル・ビット・ワードはコン
パレータ142に供給される。その名前から連想されるよ
うに、コンパレータ142は、パラレル・ビット・ワード
とプログラム可能なパターン・マスク144の全てまたは
一部とを論理的に比較するように構成されている。従っ
て、パターン・マスク144は１より大きい任意の整数の
ビットを規定することができる。
パレータ142に供給される。その名前から連想されるよ
うに、コンパレータ142は、パラレル・ビット・ワード
とプログラム可能なパターン・マスク144の全てまたは
一部とを論理的に比較するように構成されている。従っ
て、パターン・マスク144は１より大きい任意の整数の
ビットを規定することができる。
【００２６】一実施形態においては、パターン・マスク
144はパラレル・ビット・ワードの整数倍に等しい。例
えば、一実施形態において、パターン・マスク144はパ
ラレル・ビット・ワード長の４倍である（例えば、４×
１０ビット＝４０ビット）。好ましくは、パターン・マ
スク144内のデータは、トリガ・パターン130（図２参
照）内のデータと一致して、アーミング信号126のタイ
ミングを取るために使用される。
144はパラレル・ビット・ワードの整数倍に等しい。例
えば、一実施形態において、パターン・マスク144はパ
ラレル・ビット・ワード長の４倍である（例えば、４×
１０ビット＝４０ビット）。好ましくは、パターン・マ
スク144内のデータは、トリガ・パターン130（図２参
照）内のデータと一致して、アーミング信号126のタイ
ミングを取るために使用される。
【００２７】コンパレータ142は基本的に、１つのパラ
レル・ビット・ワードをパターン・マスク144の全てま
たは一部と一度に比較し、これに従って応答するように
構成される。従って、マスク長がパラレル・ビット・ワ
ード長と等しい場合は、論理的な一致を確認したとき
に、コンパレータ142はアーミング信号126を出力する。
レル・ビット・ワードをパターン・マスク144の全てま
たは一部と一度に比較し、これに従って応答するように
構成される。従って、マスク長がパラレル・ビット・ワ
ード長と等しい場合は、論理的な一致を確認したとき
に、コンパレータ142はアーミング信号126を出力する。
【００２８】マスク長がパラレル・ビット・ワード長よ
り大きい場合、コンパレータ142は、順に受信する各パ
ラレル・ビット・ワードをパターン・マスク144内の対
応するビットと順次比較していく。この比較は、順に受
信する複数のパラレル・ビット・ワードのパターン・マ
スク144との完全な一致、または、１つ以上のビットの
不一致の何れかがあるときまで続けられる。アーミング
信号126は、完全な一致があったとき出力される。不一
致があったときは、コンパレータ142はプロセスをもう
一度開始する。
り大きい場合、コンパレータ142は、順に受信する各パ
ラレル・ビット・ワードをパターン・マスク144内の対
応するビットと順次比較していく。この比較は、順に受
信する複数のパラレル・ビット・ワードのパターン・マ
スク144との完全な一致、または、１つ以上のビットの
不一致の何れかがあるときまで続けられる。アーミング
信号126は、完全な一致があったとき出力される。不一
致があったときは、コンパレータ142はプロセスをもう
一度開始する。
【００２９】図４のフローチャートは、図２に示すよう
なテスト装置100’で使用するのに適したプロセス200の
一例を示す。ステップ202で、少なくとも１つのプログ
ラム可能なテスト・パターン130及びテスト・パターン1
32を有するテストデータ・ストリーム122を生成し、デ
ータ転送チャネル104を介して送信する。ステップ204
で、テストデータ・ストリームの分離した部分を受信す
る。次にステップ206で、分離した部分をトリガパター
ンマスク144の少なくとも一部と選択的に比較する。そ
してステップ208で、分離した部分がパターン・マスク1
44と一致するときに、アーミング信号126を生成する。
なテスト装置100’で使用するのに適したプロセス200の
一例を示す。ステップ202で、少なくとも１つのプログ
ラム可能なテスト・パターン130及びテスト・パターン1
32を有するテストデータ・ストリーム122を生成し、デ
ータ転送チャネル104を介して送信する。ステップ204
で、テストデータ・ストリームの分離した部分を受信す
る。次にステップ206で、分離した部分をトリガパター
ンマスク144の少なくとも一部と選択的に比較する。そ
してステップ208で、分離した部分がパターン・マスク1
44と一致するときに、アーミング信号126を生成する。
【００３０】前述の方法及び装置は、ハードウェア、フ
ァームウェア、ソフトウェア、またはこれらの任意の組
み合わせで実施することができることに注意して、ファ
イバチャネルまたはギガビット・イーサネット構成と共
に用いるためのハードウェア実装の一例を以下に説明す
る。
ァームウェア、ソフトウェア、またはこれらの任意の組
み合わせで実施することができることに注意して、ファ
イバチャネルまたはギガビット・イーサネット構成と共
に用いるためのハードウェア実装の一例を以下に説明す
る。
【００３１】図５は、テスト装置100’での使用に適し
たパターン検出回路124’の一例を示した概略図であ
る。図５に示す回路要素の多くは特定目的の実施であ
り、研究室での回路のテスト中に利便性のために追加さ
れたものである。従って、素子またはモジュールの多く
は選択的である。
たパターン検出回路124’の一例を示した概略図であ
る。図５に示す回路要素の多くは特定目的の実施であ
り、研究室での回路のテスト中に利便性のために追加さ
れたものである。従って、素子またはモジュールの多く
は選択的である。
【００３２】このことを念頭において、パターン検出回
路124’は、データ転送チャネル104に作用可能に接続す
るよう構成されたマルチプレクサ302、マルチプレクサ3
02の出力に接続されたデシリアライザ304、デシリアラ
イザ304に入力されるクロック・ソース306、デシリアラ
イザ304をプログラマブル・ロジック・デバイス（ＰＬ
Ｄ）310に接続するパラレル・バス308、及びＰＬＤ310
に入力を与えるロジック312を含む。図示するように、
ロジック312は、Ｉ２Ｃ（二線式）コネクタ314及びイン
タフェース316を含むように描かれている二線式インタ
フェースを介して別のユニット/プログラムから入力を
受信するように接続されている。この接続機能は、選択
的で良い。ロジック312は、１つ以上のユーザ設定可能
なスイッチ318及び320から入力を受信する。一実施形態
では、これらは選択的であっても良い。ロジック312は
論理的動作に限定されず、メモリ（図示せず）を含んで
も良い。
路124’は、データ転送チャネル104に作用可能に接続す
るよう構成されたマルチプレクサ302、マルチプレクサ3
02の出力に接続されたデシリアライザ304、デシリアラ
イザ304に入力されるクロック・ソース306、デシリアラ
イザ304をプログラマブル・ロジック・デバイス（ＰＬ
Ｄ）310に接続するパラレル・バス308、及びＰＬＤ310
に入力を与えるロジック312を含む。図示するように、
ロジック312は、Ｉ２Ｃ（二線式）コネクタ314及びイン
タフェース316を含むように描かれている二線式インタ
フェースを介して別のユニット/プログラムから入力を
受信するように接続されている。この接続機能は、選択
的で良い。ロジック312は、１つ以上のユーザ設定可能
なスイッチ318及び320から入力を受信する。一実施形態
では、これらは選択的であっても良い。ロジック312は
論理的動作に限定されず、メモリ（図示せず）を含んで
も良い。
【００３３】３つの付加的/選択的遅延発生器322、32
4、及び326が描かれている。遅延発生器322は、ロジッ
ク312からの制御入力及びＰＬＤ310からのパターン・マ
ッチ・アウト（pattern match out）信号を受信するよ
うに接続される。遅延発生器324は、ロジック312からの
制御入力及びＰＬＤ310からカンマウト（comma out）＃
２信号を受信するように接続される。遅延発生器326
は、ディジタル・データ・ストリームを受信してロジッ
ク312からの入力に応答して遅延を導入するよう構成す
ることができる。
4、及び326が描かれている。遅延発生器322は、ロジッ
ク312からの制御入力及びＰＬＤ310からのパターン・マ
ッチ・アウト（pattern match out）信号を受信するよ
うに接続される。遅延発生器324は、ロジック312からの
制御入力及びＰＬＤ310からカンマウト（comma out）＃
２信号を受信するように接続される。遅延発生器326
は、ディジタル・データ・ストリームを受信してロジッ
ク312からの入力に応答して遅延を導入するよう構成す
ることができる。
【００３４】この例において、パターン検出回路124’
は、（例えば、１ファイバチャネル転送ワードと等し
い）４０ビット長のプリセット・データ・トリガ・パタ
ーン130に合うファイバチャネル・データ・ストリーム
を監視するように構成される。データトリガパターン13
0を検出すると、パターン検出回路124’は、アーミング
信号126をアサートする。前述したように、パターン検
出回路124’の出力は、オシロスコープをトリガして信
号をよりはっきりと表示させ、さらに重要なことに、タ
イムインターバルアナライザを起動するために使用する
ことができる。
は、（例えば、１ファイバチャネル転送ワードと等し
い）４０ビット長のプリセット・データ・トリガ・パタ
ーン130に合うファイバチャネル・データ・ストリーム
を監視するように構成される。データトリガパターン13
0を検出すると、パターン検出回路124’は、アーミング
信号126をアサートする。前述したように、パターン検
出回路124’の出力は、オシロスコープをトリガして信
号をよりはっきりと表示させ、さらに重要なことに、タ
イムインターバルアナライザを起動するために使用する
ことができる。
【００３５】ファイバチャネル・データ・ストリームを
観察する際の困難の１つは、一般に、データ信号のみで
クロックがないことである。スコープまたは他の信号解
析装置128を使用するために、クロック・リカバリ・ユ
ニット（ＣＲＵ）をデータに適用することが必要であ
る。最も商業上利用可能なベンチトップＣＲＵは、クロ
ックを生成しうるが、テスト・パターン132と同期する
トリガ信号を生成することはしないであろう。
観察する際の困難の１つは、一般に、データ信号のみで
クロックがないことである。スコープまたは他の信号解
析装置128を使用するために、クロック・リカバリ・ユ
ニット（ＣＲＵ）をデータに適用することが必要であ
る。最も商業上利用可能なベンチトップＣＲＵは、クロ
ックを生成しうるが、テスト・パターン132と同期する
トリガ信号を生成することはしないであろう。
【００３６】ファイバチャネル信号の別の複雑さは、複
数のクロックドメインの存在及び異なるドメイン間で動
作する弾力性のある（elasticity）ユニットである。各
ドメインの周波数は近い（＋/−１００ｐｐｍ）が、一
般に等しくはない。クロックドメイン境界でのビットの
オーバーラン及びアンダーランを防止するために、弾力
性機能はデータ・ストリームからビットを除き、または
データ・ストリームにビットを付加する。ビットは、フ
ィルワードとして知られる４０ビットワードで付加/除
去される。フィルワードはシステム内で「実在の」デー
タを保持するフレーム間に存在する。フィルワードは拡
張可能であり、データの最終的受領者によってミスされ
ない。
数のクロックドメインの存在及び異なるドメイン間で動
作する弾力性のある（elasticity）ユニットである。各
ドメインの周波数は近い（＋/−１００ｐｐｍ）が、一
般に等しくはない。クロックドメイン境界でのビットの
オーバーラン及びアンダーランを防止するために、弾力
性機能はデータ・ストリームからビットを除き、または
データ・ストリームにビットを付加する。ビットは、フ
ィルワードとして知られる４０ビットワードで付加/除
去される。フィルワードはシステム内で「実在の」デー
タを保持するフレーム間に存在する。フィルワードは拡
張可能であり、データの最終的受領者によってミスされ
ない。
【００３７】弾力性は、従来の試験装置においては厄介
なものであった。なぜなら、ファイバチャネル装置に入
る正確なデータ・ストリームは、出てくるものと同じで
ないからである。残念なことに、ほとんどのテスト装置
は、送信したものと同じテスト・パターンが帰ってくる
ことを予期しており、帰ってこなければ固定パターンを
受信していることを確認する。フィルワードは非同期に
到来し出て行くので、テスト装置のあるものは、到来す
るビットの全てがエラーであると判定しがちである。
なものであった。なぜなら、ファイバチャネル装置に入
る正確なデータ・ストリームは、出てくるものと同じで
ないからである。残念なことに、ほとんどのテスト装置
は、送信したものと同じテスト・パターンが帰ってくる
ことを予期しており、帰ってこなければ固定パターンを
受信していることを確認する。フィルワードは非同期に
到来し出て行くので、テスト装置のあるものは、到来す
るビットの全てがエラーであると判定しがちである。
【００３８】パターン検出回路124’は、この弾力性の
問題を克服する。例えば、サーチ・パターンは、フレー
ム・ヘッダまたはフレーム・コンテンツに対して一意で
あるものに設定することができ、またテスト装置はその
サンプリングをフレーム範囲内に制限するようにセット
することができる。この方式では、現れる／消滅するフ
ィルワードのあらゆる可変性が、テスト装置にとって透
過となる。
問題を克服する。例えば、サーチ・パターンは、フレー
ム・ヘッダまたはフレーム・コンテンツに対して一意で
あるものに設定することができ、またテスト装置はその
サンプリングをフレーム範囲内に制限するようにセット
することができる。この方式では、現れる／消滅するフ
ィルワードのあらゆる可変性が、テスト装置にとって透
過となる。
【００３９】前述し、図５に示したように、パターン検
出回路124’内には複数の制御信号がある。制御信号
は、それぞれコンピュータ自動化テストアプリケーショ
ンで使用するために、ベンチトップアプリケーションの
ための種々のスイッチ318及び320を設定することによっ
て、及び/またはＩ２Ｃ（二線式）コネクタやインタフ
ェース314、316を介して制御される。
出回路124’内には複数の制御信号がある。制御信号
は、それぞれコンピュータ自動化テストアプリケーショ
ンで使用するために、ベンチトップアプリケーションの
ための種々のスイッチ318及び320を設定することによっ
て、及び/またはＩ２Ｃ（二線式）コネクタやインタフ
ェース314、316を介して制御される。
【００４０】入力データ・ストリームは、一実施形態で
はＡＣ結合ＥＣＬ信号を受け取り、約５０ｍＶの感度を
持つ、マルチプレクサ302の２つの入力ポート（Ａ及び
Ｂ）の１つを通って入力される。マルチプレクサ302は
２つの入力信号のうち１つを選択し、デシリアライザ30
4に渡す。マルチプレクサ302は、特にそれ自身がジッタ
を導入することを考慮して、選択的なものである。
はＡＣ結合ＥＣＬ信号を受け取り、約５０ｍＶの感度を
持つ、マルチプレクサ302の２つの入力ポート（Ａ及び
Ｂ）の１つを通って入力される。マルチプレクサ302は
２つの入力信号のうち１つを選択し、デシリアライザ30
4に渡す。マルチプレクサ302は、特にそれ自身がジッタ
を導入することを考慮して、選択的なものである。
【００４１】デシリアライザ304は、データ・ストリー
ムからクロック信号を抽出し、それをシリアル・イン/
パラレル・アウトシフトレジスタ（図示せず）を通して
走らせる。データは二相クロックに同期した１０ビット
クウォータワードでデシリアライザの出力に提供され
る。ここで、この例において、データは各クロックの立
ち上がりエッジにおいて有効である。デシリアライザ30
4はまたクロック・ソース306からクロック入力を受け取
る。
ムからクロック信号を抽出し、それをシリアル・イン/
パラレル・アウトシフトレジスタ（図示せず）を通して
走らせる。データは二相クロックに同期した１０ビット
クウォータワードでデシリアライザの出力に提供され
る。ここで、この例において、データは各クロックの立
ち上がりエッジにおいて有効である。デシリアライザ30
4はまたクロック・ソース306からクロック入力を受け取
る。
【００４２】デシリアライザ304は、カンマ文字として
知られるビットの専用パターンを含む特別のクウォータ
ワードに対してビット同期を実行する。カンマ文字を受
信すると、クウォータワード境界が確立され、クロック
位相がリセットされカンマ出力がトグルされる。カンマ
文字はファイバチャネルにおいて周知であり、ギガビッ
ト・イーサネットにおいても同等のものを持つ。
知られるビットの専用パターンを含む特別のクウォータ
ワードに対してビット同期を実行する。カンマ文字を受
信すると、クウォータワード境界が確立され、クロック
位相がリセットされカンマ出力がトグルされる。カンマ
文字はファイバチャネルにおいて周知であり、ギガビッ
ト・イーサネットにおいても同等のものを持つ。
【００４３】ＰＬＤ310は、デシリアライザ304から作用
可能にデータ及びカンマ信号を受信するように構成され
る。カンマ出力（Comma out）は、今度はカンマ入力（C
ommain）であり、ＰＬＤ310内で内部ロジックに同期す
るよう使用されてワード境界を確立する。この例におい
て、全ての内部データ比較は１つの完全なワードにおい
て行われる。
可能にデータ及びカンマ信号を受信するように構成され
る。カンマ出力（Comma out）は、今度はカンマ入力（C
ommain）であり、ＰＬＤ310内で内部ロジックに同期す
るよう使用されてワード境界を確立する。この例におい
て、全ての内部データ比較は１つの完全なワードにおい
て行われる。
【００４４】ＰＬＤ310へのワード入力が、パターン・
マスク入力（Pattern Mask In）でＰＬＤ310に渡される
マスクパターン144（例えば図３参照）と同じであるな
らば、パルス信号は、パターンマッチ出力（Pattern Ma
tch Out）を介して出力される。一実施形態において、
シリアル入力でのワードの開始から出力のアサートの間
には約９７ns（ナノ秒）の遅延がある。
マスク入力（Pattern Mask In）でＰＬＤ310に渡される
マスクパターン144（例えば図３参照）と同じであるな
らば、パルス信号は、パターンマッチ出力（Pattern Ma
tch Out）を介して出力される。一実施形態において、
シリアル入力でのワードの開始から出力のアサートの間
には約９７ns（ナノ秒）の遅延がある。
【００４５】この例についてさらに説明すると、付加的
な遅延パターンマッチ出力（Delayed Pattern Match Ou
t）は、ロジック312により定義されるＰＬＤ310の遅延
入力（Delay Input）で指示されるクロック数を待機し
た後にパルスされる。
な遅延パターンマッチ出力（Delayed Pattern Match Ou
t）は、ロジック312により定義されるＰＬＤ310の遅延
入力（Delay Input）で指示されるクロック数を待機し
た後にパルスされる。
【００４６】いかなるロジックまたはフィルタリングを
も信号に付加しないで、カンマ入力をただ繰り返す２つ
のカンマ出力（すなわちカンマアウト１（Comma out
1）及びカンマアウト２（Comma out 2））がある。前述
のように、選択された出力は遅延発生器322、324、及び
346によって遅延される。遅延発生器は、本発明の一実
施形態によれば、約２０ｐｓ（ピコ秒）のインクリメン
トで約２．５ｎｓの遅延範囲を提供するディジタルＥＣ
Ｌ遅延ラインである。
も信号に付加しないで、カンマ入力をただ繰り返す２つ
のカンマ出力（すなわちカンマアウト１（Comma out
1）及びカンマアウト２（Comma out 2））がある。前述
のように、選択された出力は遅延発生器322、324、及び
346によって遅延される。遅延発生器は、本発明の一実
施形態によれば、約２０ｐｓ（ピコ秒）のインクリメン
トで約２．５ｎｓの遅延範囲を提供するディジタルＥＣ
Ｌ遅延ラインである。
【００４７】ＰＬＤ310を実施するためのコードの例を
以下の表１から表６に示す。コードのコメントはＰＬＤ
内部のロジックの詳細な説明である。コード自身は、当
然ながら、この例示的実施形態の正確な説明である。
以下の表１から表６に示す。コードのコメントはＰＬＤ
内部のロジックの詳細な説明である。コード自身は、当
然ながら、この例示的実施形態の正確な説明である。
【００４８】
【表１】
【００４９】
【表２】
【００５０】
【表３】
【００５１】
【表４】
【００５２】
【表５】
【００５３】
【表６】
【００５４】図５に示す実施形態のさらなる説明は、二
線式インタフェース、サーチマスク、パターン・マス
ク、及びロジック312に関連する種々の他の遅延及び制
御入力を定義する以下のテーブルを含む。
線式インタフェース、サーチマスク、パターン・マス
ク、及びロジック312に関連する種々の他の遅延及び制
御入力を定義する以下のテーブルを含む。
【００５５】制御メカニズムの列において、Ｅ０及びＥ
１はボード上の２つのＩ２Ｃエキスパンダを指す。
１はボード上の２つのＩ２Ｃエキスパンダを指す。
【００５６】
【表７】
【００５７】同様の制御入力は、１つまたは複数のマニ
ュアルスイッチ等、例えばディップスイッチ318によっ
て与えられる。トグルスイッチ320は、クロック・ソー
ス306からデシリアライザ304へのクロック出力の位相を
調整するためにこの例示的回路に追加されている（例え
ば表１のコード中のSERDES）。遅延発生器322、324、及
び326は、信号解析装置128をラインアップするために使
用されるセットアップ時間及びホールド時間を高精度に
調整するために追加されたものである。
ュアルスイッチ等、例えばディップスイッチ318によっ
て与えられる。トグルスイッチ320は、クロック・ソー
ス306からデシリアライザ304へのクロック出力の位相を
調整するためにこの例示的回路に追加されている（例え
ば表１のコード中のSERDES）。遅延発生器322、324、及
び326は、信号解析装置128をラインアップするために使
用されるセットアップ時間及びホールド時間を高精度に
調整するために追加されたものである。
【００５８】図５には、パターン検出器124’中の種々
の素子に必要な電力を供給するために備えられる電源32
8も示されている。
の素子に必要な電力を供給するために備えられる電源32
8も示されている。
【００５９】以上、本発明の種々の方法及び装置の好ま
しい実施形態を説明してきたが、本発明はこれらに限定
されるものではなく、本発明の範囲を逸脱しないで種々
の並び替え、変更、代替を行うことができる。
しい実施形態を説明してきたが、本発明はこれらに限定
されるものではなく、本発明の範囲を逸脱しないで種々
の並び替え、変更、代替を行うことができる。
【００６０】本発明には例として以下の実施形態が含ま
れる。
れる。
【００６１】(１)テスト・パターン(132)の直前にトリ
ガ・パターン(130)を持つシリアル・ディジタル・デー
タ・ストリーム(122)を受信し、前記ディジタル・デー
タ・ストリーム(122)の選択された部分が前記トリガ・
パターンと論理的に関連するパターン・マスク(144)に
一致するか否かを判定し、前記ディジタル・データ・ス
トリーム(122)の選択された部分と前記パターン・マス
ク(144)とが一致すると判定したときにアーミング信号
を出力する方法(200)。
ガ・パターン(130)を持つシリアル・ディジタル・デー
タ・ストリーム(122)を受信し、前記ディジタル・デー
タ・ストリーム(122)の選択された部分が前記トリガ・
パターンと論理的に関連するパターン・マスク(144)に
一致するか否かを判定し、前記ディジタル・データ・ス
トリーム(122)の選択された部分と前記パターン・マス
ク(144)とが一致すると判定したときにアーミング信号
を出力する方法(200)。
【００６２】(２)前記シリアル・ディジタル・データ・
ストリーム(122)の受信は、前記シリアル・データ・ス
トリーム(122)の部分を対応するパラレル・ビット・ワ
ード(308)に選択的に変換することを含む、上記(１)に
記載の方法。
ストリーム(122)の受信は、前記シリアル・データ・ス
トリーム(122)の部分を対応するパラレル・ビット・ワ
ード(308)に選択的に変換することを含む、上記(１)に
記載の方法。
【００６３】(３)前記ディジタル・データ・ストリーム
(122)の選択された部分がパターン・マスク(144)に一致
するか否かの判定は、１つまたは複数のパラレル・ビッ
ト・ワード(308)と前記パターン・マスク(144)を論理的
に比較することを含む、上記(２)に記載の方法。
(122)の選択された部分がパターン・マスク(144)に一致
するか否かの判定は、１つまたは複数のパラレル・ビッ
ト・ワード(308)と前記パターン・マスク(144)を論理的
に比較することを含む、上記(２)に記載の方法。
【００６４】(４)前記シリアル・ディジタル・データ・
ストリーム(122)の受信は、データ転送チャネル(104)と
インタフェースすることを含む、上記(１)に記載の方
法。
ストリーム(122)の受信は、データ転送チャネル(104)と
インタフェースすることを含む、上記(１)に記載の方
法。
【００６５】(５)前記データ転送チャネル(104)はファ
イバチャネル及びギガビット・イーサネットから選択さ
れた規格の系列のうち少なくとも１つと関連する規格を
採用する、上記(４)に記載の方法。
イバチャネル及びギガビット・イーサネットから選択さ
れた規格の系列のうち少なくとも１つと関連する規格を
採用する、上記(４)に記載の方法。
【００６６】(６)前記シリアル・ディジタル・データ・
ストリーム(122)を発生することをさらに含む、上記
(１)に記載の方法。
ストリーム(122)を発生することをさらに含む、上記
(１)に記載の方法。
【００６７】(７)テスト装置(128)を前記アーミング信
号(126)で起動することをさらに含む、上記(１)に記載
の方法。
号(126)で起動することをさらに含む、上記(１)に記載
の方法。
【００６８】(８)テスト・パターン(132)の直前にトリ
ガ・パターン(130)を持つシリアル・ディジタル・デー
タ・ストリーム(122)を受信するステップと、前記ディ
ジタル・データ・ストリーム(122)の選択された部分が
前記トリガ・パターン(130)と論理的に関連するパター
ン・マスク(144)に一致するか否かを判定するステップ
と、前記ディジタル・データ・ストリーム(122)の選択
された部分と前記パターン・マスク(144)とが一致する
と判定したときにアーミング信号(126)を出力するステ
ップと、を実行するコンピュータ実行可能な命令を有す
るコンピュータ可読媒体(200)。
ガ・パターン(130)を持つシリアル・ディジタル・デー
タ・ストリーム(122)を受信するステップと、前記ディ
ジタル・データ・ストリーム(122)の選択された部分が
前記トリガ・パターン(130)と論理的に関連するパター
ン・マスク(144)に一致するか否かを判定するステップ
と、前記ディジタル・データ・ストリーム(122)の選択
された部分と前記パターン・マスク(144)とが一致する
と判定したときにアーミング信号(126)を出力するステ
ップと、を実行するコンピュータ実行可能な命令を有す
るコンピュータ可読媒体(200)。
【００６９】(９)前記シリアル・ディジタル・データ・
ストリーム(122)を受信するステップは、前記シリアル
・データ・ストリーム(122)の部分を対応するパラレル
・ビット・ワード(308)に選択的に変換することを含
む、上記(８)に記載のコンピュータ可読媒体(200)。
ストリーム(122)を受信するステップは、前記シリアル
・データ・ストリーム(122)の部分を対応するパラレル
・ビット・ワード(308)に選択的に変換することを含
む、上記(８)に記載のコンピュータ可読媒体(200)。
【００７０】(１０)前記ディジタル・データ・ストリー
ム(122)の選択された部分がパターン・マスク(144)に一
致するか否かを判定するステップは、１つまたは複数の
パラレル・ビット・ワード(308)と前記パターン・マス
ク(144)を論理的に比較することを含む、上記(９)に記
載のコンピュータ可読媒体(200)。
ム(122)の選択された部分がパターン・マスク(144)に一
致するか否かを判定するステップは、１つまたは複数の
パラレル・ビット・ワード(308)と前記パターン・マス
ク(144)を論理的に比較することを含む、上記(９)に記
載のコンピュータ可読媒体(200)。
【００７１】(１１)前記シリアル・ディジタル・データ
・ストリーム(122)を受信するステップはデータ転送チ
ャネル(104)とインタフェースすることを含む、上記
(８)に記載のコンピュータ可読媒体(200)。
・ストリーム(122)を受信するステップはデータ転送チ
ャネル(104)とインタフェースすることを含む、上記
(８)に記載のコンピュータ可読媒体(200)。
【００７２】(１２)前記データ転送チャネル(104)はフ
ァイバチャネル及びギガビット・イーサネットから選択
された規格の系列のうち少なくとも１つと関連する規格
を採用する、上記(１１)に記載のコンピュータ可読媒体
(200)。
ァイバチャネル及びギガビット・イーサネットから選択
された規格の系列のうち少なくとも１つと関連する規格
を採用する、上記(１１)に記載のコンピュータ可読媒体
(200)。
【００７３】(１３)テスト・パターン(132)の直前にト
リガ・パターン(130)を持つシリアル・ディジタル・デ
ータ・ストリーム(122)を受信するように構成されたデ
シリアライザ(140,304)と、該デシリアライザ(140,304)
に作用可能に接続され、該デシリアライザによる出力で
ある前記ディジタル・データ・ストリーム(122)の選択
された部分が前記トリガ・パターン(130)に論理的に関
連するパターン・マスク(144)と一致するか否かを判定
し、前記ディジタル・データ・ストリーム(122)の選択
された部分と前記パターン・マスク(144)とが一致する
と判定したときにアーミング信号(126)を出力するよう
に構成されたロジック(142,310)と、からなる装置(124,
124’)。
リガ・パターン(130)を持つシリアル・ディジタル・デ
ータ・ストリーム(122)を受信するように構成されたデ
シリアライザ(140,304)と、該デシリアライザ(140,304)
に作用可能に接続され、該デシリアライザによる出力で
ある前記ディジタル・データ・ストリーム(122)の選択
された部分が前記トリガ・パターン(130)に論理的に関
連するパターン・マスク(144)と一致するか否かを判定
し、前記ディジタル・データ・ストリーム(122)の選択
された部分と前記パターン・マスク(144)とが一致する
と判定したときにアーミング信号(126)を出力するよう
に構成されたロジック(142,310)と、からなる装置(124,
124’)。
【００７４】(１４)前記デシリアライザ(140,304)は前
記シリアル・データ・ストリーム(122)の部分を対応す
るパラレル・ビット・ワード(308)に選択的に変換する
ようさらに構成されている、上記(１３)に記載の装置(1
24,124’)。
記シリアル・データ・ストリーム(122)の部分を対応す
るパラレル・ビット・ワード(308)に選択的に変換する
ようさらに構成されている、上記(１３)に記載の装置(1
24,124’)。
【００７５】(１５)前記ロジックは１つまたは複数のパ
ラレル・ビット・ワード(308)と前記パターン・マスク
(144)とを論理的に比較するようさらに構成されてい
る、上記(１４)に記載の装置。
ラレル・ビット・ワード(308)と前記パターン・マスク
(144)とを論理的に比較するようさらに構成されてい
る、上記(１４)に記載の装置。
【００７６】(１６)前記デシリアライザ(140,304)はデ
ータ転送チャネル(104)とインタフェースするようさら
に構成されている、上記(１３)に記載の装置(124,12
4’)。
ータ転送チャネル(104)とインタフェースするようさら
に構成されている、上記(１３)に記載の装置(124,12
4’)。
【００７７】(１７)前記データ転送チャネル(104)はフ
ァイバチャネル及びギガビット・イーサネットから選択
された規格の系列のうち少なくとも１つと関連する規格
を採用する、上記(１６)に記載の装置(124,124’)。
ァイバチャネル及びギガビット・イーサネットから選択
された規格の系列のうち少なくとも１つと関連する規格
を採用する、上記(１６)に記載の装置(124,124’)。
【００７８】(１８)前記ロジック(142,310)に作用可能
に接続され、少なくとも１つの外部で発生された信号に
応答して前記パターン・マスク(144)を定義するよう構
成された制御インタフェース(312)をさらに含む、上記
(１３)に記載の装置(124,124’)。
に接続され、少なくとも１つの外部で発生された信号に
応答して前記パターン・マスク(144)を定義するよう構
成された制御インタフェース(312)をさらに含む、上記
(１３)に記載の装置(124,124’)。
【００７９】(１９)前記ロジック(142,310)に作用可能
に接続され、ユーザ入力機構(318,320)に応答して前記
パターン・マスク(144)を定義するよう構成された制御
インタフェース(312)をさらに含む、上記(１３)に記載
の装置(124,124’)。
に接続され、ユーザ入力機構(318,320)に応答して前記
パターン・マスク(144)を定義するよう構成された制御
インタフェース(312)をさらに含む、上記(１３)に記載
の装置(124,124’)。
【００８０】(２０)前記ロジック(142,310)に作用可能
に接続され、前記アーミング信号(126)に応答するテス
ト装置(128)をさらに含む、上記(１３)に記載の装置(12
4,124’)。
に接続され、前記アーミング信号(126)に応答するテス
ト装置(128)をさらに含む、上記(１３)に記載の装置(12
4,124’)。
【００８１】
【発明の効果】本発明によれば、テスト装置をデータ・
ストリーム中の特定の時点で作動させることができる。
ストリーム中の特定の時点で作動させることができる。
【図１】データ転送チャネルによって作用可能に相互接
続された複数のユニットを有するディジタル信号装置の
一例を示すブロック図である。
続された複数のユニットを有するディジタル信号装置の
一例を示すブロック図である。
【図２】図１に示すようなデータ転送チャネルの特徴を
調べるために使用される、パターン検出器を含むテスト
装置の一例を示すブロック図である。
調べるために使用される、パターン検出器を含むテスト
装置の一例を示すブロック図である。
【図３】図２に示すようなパターン検出器の一例を示す
ブロック図である。
ブロック図である。
【図４】図２に示すようなテスト装置において使用され
るプロセスの一例を示すフローチャートである。
るプロセスの一例を示すフローチャートである。
【図５】図２に示すようなテスト装置において使用され
るパターン検出回路の一例を示す概略図である。
るパターン検出回路の一例を示す概略図である。
104 データ転送チャネル 120 パターン発生器 122 データ・ストリーム 124 パターン検出器 126 アーミング信号 128 信号解析装置、テスト装置 130 トリガ・パターン 132 テスト・パターン 140 デシリアライザ 142 コンパレータ、ロジック 144 パターン・マスク 200 方法、コンピュータ可読媒体、装置 304 デシリアライザ 308 パラレル・ビット・ワード 310 ＰＬＤ、ロジック 312 制御インタフェース 318 ディップスイッチ、ユーザ入力機構 320 トグルスイッチ、ユーザ入力機構
───────────────────────────────────────────────────── フロントページの続き (72)発明者 タミー・ティー・タウシャー アメリカ合衆国83712アイダホ州ボイジ、 トルカ・ウェイ 2067 (72)発明者 スチーブン・ジェイ・エリオット アメリカ合衆国95864カリフォルニア州サ クラメント、アーデンリッジ・ドライブ 3220 Ｆターム(参考） 5K033 DB20 EA05 5K047 AA06 HH01 HH12 HH43
Claims (1)
- 【請求項１】 テスト・パターンの直前にトリガ・パタ
ーンを持つシリアル・ディジタル・データ・ストリーム
を受信し、 前記ディジタル・データ・ストリームの選択された部分
が前記トリガ・パターンと論理的に関連するパターン・
マスクに一致するか否かを判定し、 前記ディジタル・データ・ストリームの選択された部分
と前記パターン・マスクとが一致すると判定したときに
アーミング信号を出力する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/766,903 US6658363B2 (en) | 2001-01-18 | 2001-01-18 | Digital data pattern detection methods and arrangements |
| US09/766903 | 2001-01-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002232409A true JP2002232409A (ja) | 2002-08-16 |
| JP2002232409A5 JP2002232409A5 (ja) | 2005-06-16 |
Family
ID=25077882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331507A Pending JP2002232409A (ja) | 2001-01-18 | 2001-10-29 | ディジタル・データ・パターン検出方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6658363B2 (ja) |
| JP (1) | JP2002232409A (ja) |
| GB (1) | GB2375465B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007155718A (ja) * | 2005-12-08 | 2007-06-21 | Tektronix Inc | トリガ事象識別方法及び回路 |
| US7813640B2 (en) | 2004-03-30 | 2010-10-12 | Fujitsu Limited | Optical connection switching apparatus and management control unit thereof |
| JP2014238670A (ja) * | 2013-06-06 | 2014-12-18 | 富士通株式会社 | 半導体回路装置、及び、電子装置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1249098A1 (en) | 1999-12-17 | 2002-10-16 | Nokia Corporation | A method for contention free traffic detection |
| US7054331B1 (en) * | 2000-09-13 | 2006-05-30 | Intel Corporation | Multi-lane receiver de-skewing |
| US6904019B2 (en) * | 2001-04-13 | 2005-06-07 | Agilent Technologies, Inc. | Identifying a pattern in a data stream |
| US7373561B2 (en) | 2002-10-29 | 2008-05-13 | Broadcom Corporation | Integrated packet bit error rate tester for 10G SERDES |
| US8385188B2 (en) | 2002-10-29 | 2013-02-26 | Broadcom Corporation | Multi-port, gigabit serdes transceiver capable of automatic fail switchover |
| US7251764B2 (en) | 2003-05-27 | 2007-07-31 | International Business Machines Corporation | Serializer/deserializer circuit for jitter sensitivity characterization |
| US7430240B2 (en) * | 2003-10-29 | 2008-09-30 | Broadcom Corporation | Apparatus and method for automatic polarity swap in a communications system |
| US20060249716A1 (en) * | 2003-10-30 | 2006-11-09 | Rincoe Richard G | Method of maneuvering a mechanical arm assembly relative to a base support |
| US7526804B2 (en) * | 2004-02-02 | 2009-04-28 | Microsoft Corporation | Hardware assist for pattern matches |
| US20050196168A1 (en) * | 2004-03-03 | 2005-09-08 | Fujitsu Limited | Optical connection switching apparatus and management control unit thereof |
| WO2005124378A1 (ja) * | 2004-06-17 | 2005-12-29 | Advantest Corporation | 試験装置及び試験方法 |
| US7707234B2 (en) * | 2004-10-07 | 2010-04-27 | Lecroy Corporation | Use of multiple data comparators in parallel to trigger an oscilloscope on a pattern found in a serial data stream |
| US8327204B2 (en) * | 2005-10-27 | 2012-12-04 | Dft Microsystems, Inc. | High-speed transceiver tester incorporating jitter injection |
| EP1847844A1 (en) * | 2006-04-21 | 2007-10-24 | Agilent Technologies, Inc. | Digital data signal analysis by evaluating sampled values in conjuction with signal bit values |
| US7454543B2 (en) * | 2006-04-26 | 2008-11-18 | International Business Machines Corporation | Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus |
| US20070268162A1 (en) * | 2006-05-17 | 2007-11-22 | Martin Viss | Equivalent-time sampling of quasi-repeating bit patterns |
| EP2044452A1 (en) * | 2006-07-10 | 2009-04-08 | Asterion, Inc. | Digital waveform generation and measurement in automated test equipment |
| US7681091B2 (en) * | 2006-07-14 | 2010-03-16 | Dft Microsystems, Inc. | Signal integrity measurement systems and methods using a predominantly digital time-base generator |
| US7813297B2 (en) * | 2006-07-14 | 2010-10-12 | Dft Microsystems, Inc. | High-speed signal testing system having oscilloscope functionality |
| US8452553B2 (en) * | 2006-11-30 | 2013-05-28 | Freescale Semiconductor, Inc. | Device and method for testing a circuit |
| US8699514B2 (en) | 2007-01-12 | 2014-04-15 | Broadcom Corporation | Multi-rate MAC to PHY interface |
| JP2010518760A (ja) * | 2007-02-09 | 2010-05-27 | ディー・エフ・ティー・マイクロシステムズ・インコーポレーテッド | ハイスピード・シリアル・リンクのミッション環境における、該ハイスピード・シリアル・リンクの物理層テスティングのためのシステム及び方法 |
| US8700823B2 (en) * | 2007-03-15 | 2014-04-15 | Broadcom Corporation | Software driver interconnect framework |
| US7917319B2 (en) * | 2008-02-06 | 2011-03-29 | Dft Microsystems Inc. | Systems and methods for testing and diagnosing delay faults and for parametric testing in digital circuits |
| JP5670775B2 (ja) * | 2011-02-07 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | シリアル通信回路、シリアル通信制御方法および半導体集積回路装置 |
| CA2845795A1 (en) * | 2011-04-08 | 2013-07-18 | Covidien Lp | Flexible microwave catheters for natural or artificial lumens |
| US20140324530A1 (en) * | 2013-04-30 | 2014-10-30 | Liveops, Inc. | Method and system for detecting patters in data streams |
| GB2524560A (en) * | 2014-03-27 | 2015-09-30 | St Microelectronics Res & Dev | A circuit for use in scan testing |
| US20150285855A1 (en) * | 2014-04-03 | 2015-10-08 | Charles Tzu-tai KAO | System with dual function load board |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3949299A (en) * | 1974-11-05 | 1976-04-06 | North Electric Company | Signal coding for telephone communication system |
| CA1266515A (en) | 1986-09-04 | 1990-03-06 | Nec Corporation | Start pattern detecting apparatus |
| JPH01305364A (ja) | 1988-06-03 | 1989-12-08 | Nec Corp | ロジックスコープのトリガ発生装置 |
| EP0530030B1 (en) * | 1991-08-30 | 1998-12-16 | Nec Corporation | Circuit for detecting a synchronizing signal in frame synchronized data transmission |
| EP0740161A3 (en) | 1995-04-27 | 1998-07-29 | Fluke Corporation | Digital oscilloscope with trigger qualification based on pattern recognition |
| US6026350A (en) * | 1996-08-30 | 2000-02-15 | Hewlett Packard Company | Self-framing serial trigger for an oscilloscope or the like |
| US5974104A (en) | 1997-02-13 | 1999-10-26 | Lsi Logic Corporation | Data frame synchronizer for serial communication system |
| US5978742A (en) * | 1997-04-04 | 1999-11-02 | Tektronix, Inc. | Method and apparatus for digital sampling of electrical waveforms |
| US6111400A (en) * | 1998-10-30 | 2000-08-29 | Agilent Technologies | Digital oscilloscope's automated parameter measurement cooperates with trigger reference |
| US6190324B1 (en) * | 1999-04-28 | 2001-02-20 | Medtronic, Inc. | Implantable medical device for tracking patient cardiac status |
| US6437656B1 (en) * | 1999-10-25 | 2002-08-20 | Electro-Tec Corp. | Broadband high data rate analog and digital communication link |
| US6518744B1 (en) | 2000-03-23 | 2003-02-11 | Tektronix, Inc. | General purpose oscilloscope having digital television signal display capability |
| US6459256B1 (en) | 2000-05-17 | 2002-10-01 | Tektronix, Inc. | Digital storage oscilloscope |
-
2001
- 2001-01-18 US US09/766,903 patent/US6658363B2/en not_active Expired - Fee Related
- 2001-10-29 JP JP2001331507A patent/JP2002232409A/ja active Pending
-
2002
- 2002-01-15 GB GB0200845A patent/GB2375465B/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7813640B2 (en) | 2004-03-30 | 2010-10-12 | Fujitsu Limited | Optical connection switching apparatus and management control unit thereof |
| JP2007155718A (ja) * | 2005-12-08 | 2007-06-21 | Tektronix Inc | トリガ事象識別方法及び回路 |
| JP2014238670A (ja) * | 2013-06-06 | 2014-12-18 | 富士通株式会社 | 半導体回路装置、及び、電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2375465B (en) | 2004-07-07 |
| US20030009307A1 (en) | 2003-01-09 |
| GB0200845D0 (en) | 2002-03-06 |
| US6658363B2 (en) | 2003-12-02 |
| GB2375465A (en) | 2002-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002232409A (ja) | ディジタル・データ・パターン検出方法および装置 | |
| EP1798562B1 (en) | Qualified anomaly detection | |
| KR100292896B1 (ko) | Pll지터측정방법과pll을가진집적회로 | |
| KR20150133220A (ko) | 스큐가 있는 다중 레인 통신 링크에서의 타임스탬프 보정 | |
| US20040251944A1 (en) | Prevention of metastability in bistable circuits | |
| US9250859B2 (en) | Deterministic FIFO buffer | |
| US20040205416A1 (en) | Communication apparatus with failure detect function | |
| CN110749763A (zh) | 一种基于i2s信号的触发方法及示波器 | |
| US7084679B2 (en) | Method and apparatus for ensuring synchronization of clocks in a multiple clock system | |
| JP2010145172A (ja) | 半導体集積回路、及びそのテスト方法 | |
| JP3415891B2 (ja) | パケットデータ再生システム | |
| JP2805604B2 (ja) | マンチェスターコードのディコーディング装置 | |
| US7679404B2 (en) | Missing clock pulse detector | |
| US8942300B1 (en) | Integrated digitizer system with streaming interface | |
| CN114003086B (zh) | 一种时钟切换电路、时钟系统、芯片和电子设备 | |
| US6449738B1 (en) | Apparatus for bus frequency independent wrap I/O testing and method therefor | |
| CN111262562B (zh) | 亚稳态检测电路 | |
| US7427879B2 (en) | Frequency detector utilizing pulse generator, and method thereof | |
| US6172538B1 (en) | Universal pulse synchronizer | |
| JP2021145215A (ja) | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 | |
| JP4203544B2 (ja) | デジタル信号の遷移レートを低減する装置 | |
| CN213458042U (zh) | 一种前仿真中对亚稳态的模拟处理电路 | |
| US6744834B1 (en) | Method and apparatus for initializing a synchronizer for same frequency, phase unknown data across multiple bit-sliced interfaces | |
| Popa et al. | Clock and data signals synchronization for an FPGA-based ASIC testing setup | |
| US6734709B1 (en) | Method and system for performing sampling on the fly using minimum cycle delay synchronization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060828 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070828 |