KR100292896B1

KR100292896B1 - Pll지터측정방법과pll을가진집적회로

Info

Publication number: KR100292896B1
Application number: KR1019980010564A
Authority: KR
Inventors: 도모 이노우에
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1997-03-27
Filing date: 1998-03-26
Publication date: 2001-06-15
Anticipated expiration: 2018-03-26
Also published as: JP2950370B2; US6185510B1; DE19814190A1; JPH10267999A; KR19980080734A

Abstract

내부클록신호를 발생시키는 PLL을 가진 집적회로에 사용되는 PLL 지터측정방법이 개시되며, 이 방법은 집적회로의 패키지를 제거하지 않고 PLL 의 내부클록신호의 지터 정보를 출력신호로서 집적회로의 외부로 추출하는 단계와, 추출된 출력신호로 내부클록신호의 지터를 측정하는 단계를 포함한다.

Description

ＰＬＬ 지터측정방법과 ＰＬＬ을 가진 집적회로{PLL JITTER MEASURING METHOD AND INTEGRATED CIRCUIT THEREWITH}

본 발명은 내부클록신호를 발생시키는 PLL을 가진 집적회로와 그의 PLL 지터측정방법에 관한 것이다.

현재, 데이터 전송 시스템에서는 집적회로가 점점 더 많이 사용되고 있다. 데이터 전송 시스템의 일 예로서는, 마스터 장치와 슬래이브 장치사이에서 데이터를 양방향으로 전송하는 소위 Rambus 시스템이 알려져 있다.

Rambus 시스템에서, 데이터는 전송클록신호 (cfm (마스터로부터의 클록) 신호로 언급됨) 와 동기로 마스터 장치로부터 슬래이브 장치로 전송된다. 슬래이브 장치는 전송클록신호(cfm)와 동기로 마스터 장치로부터 전송 데이터를 수신한다. 한편, 데이터는 전송클록신호 (ctm (마스터로의 클록) 신호로서 언급됨) 와 동기로 슬래이브 장치로부터 마스터 장치로 전송된다. 마스터 장치는 전송클록신호(ctm)와 동기로 슬래이브 장치로부터의 전송 신호를 수신한다.

Rambus 시스템에서 사용되는 각각의 마스터 장치와 슬래이브 장치는 전송클록신호와 동기화되는 전송클록신호와 수신클록신호를 내부적으로 발생시켜야 한다. 이와 같이, 각각의 마스터 장치와 슬래이브 장치는 전송클록신호를 발생시키는 PLL 과, 수신 클록신호를 발생시키며, 마스터 장치 또는 슬래이브 장치의 전송클록신호와 비동기인 위상 락 루프인 다른 PLL 을 갖는다.

한편, Rambus 시스템과 같은 데이터 전송 시스템에서, 전송클록신호와 수신클록신호는 지터로 인한 클록 스큐에 의해 영향을 받는 것이 방지되어야 한다. 특히, 전송클록신호와 수신클록신호의 주파수가 높을 때, 이러한 클록신호에 대한 지터의 영향은 관련된 집적회로가 정상적으로 동작될 수 있도록 감시되고 방지되어야 한다.

Rambus 시스템에서 사용되는 마스터 장치와 슬래이브 장치에서, PLL 에 의해 발생된 전송클록신호의 지터는 각각의 장치로부터 외부로 출력되는 전송 데이터를 감시하고 테스트함으로써 간접적으로 측정된다.

그러나, 각각의 장치에서 발생된 수신클록신호의 지터는 그 외부로 출력되지 않는다. 따라서, 이러한 지터는 장치 외부로부터 측정될 수 없다. 결국, 종래의 지터측정방법으로서는, 각 장치의 집적회로의 패키지가 제거되어야만 한다. 수신클록신호를 발생시키는 PLL 에는 측정용 탐침이 직접 접촉해 있다. 수신클록신호의 지터를 측정하기 위해서는 PLL 의 출력신호가 오실로스코프로 관찰된다.

그러나, 종래의 방법에서는, 수신클록신호를 발생시키는 PLL 의 지터를 측정하기 위하여, 집적회로의 패키지가 제거되어야 한다. 이와 같이, 테스트되는 모든 집적회로의 지터를 측정하는 것은 불가능하다.

한편, 일본 특개평 제 8-62298 호 공보에는, 반도체 집적회로 테스트 방법이 개시되어 있다. 이 방법에서는, 고속 인터페이스 부분에 입력되는 데이터가 고속 인터페이스 부분으로 출력 데이터로서 되돌아간다. 이 출력 데이터는 LSI 테스터에 의해 테스트된다.

그러나, 이러한 관련 기술에는 입력 데이터의 외부로의 역행만이 개시되어 있다. 그러나, 이는 집적회로에서 발생된 수신클록신호뿐만 아니라, 수신클록신호의 지터의 측정도 개시하고 있지 않다.

본 발명의 목적은 집적회로의 패키지를 제거할 필요없이, PLL 에 의해 발생된 내부클록신호의 지터가 측정되도록 하고, 이 지터가 집적회로의 외부로 출력되지 않는 PLL 지터측정방법을 제공하는 것이다.

본 발명의 다른 목적은 Rambus 시스템의 마스터 장치 또는 슬래이브 장치를 구성하는 집적회로에 적합한 PLL 지터측정방법을 제공하는 것이다.

본 발명의 또다른 목적은 내부에서 발생된 내부클록신호의 지터 성분을 포함하는 신호를 출력하고, 집적회로의 외부로부터 내부클록신호의 지터가 측정되도록 하는 집적회로를 제공하는 것이다.

본 발명의 또다른 목적은 외부로 출력되는 외부 클록신호 또는 전송클록신호의 지터가 측정되도록 하는 집적회로를 제공하는 것이다.

본 발명의 제 1 양태는, PLL 의 내부클록신호의 지터 정보를 집적회로의 패키지를 제거하지 않고 집적회로의 외부로 출력신호로서 추출하는 단계; 및 상기 추출된 출력신호로 내부클록신호의 지터를 측정하는 단계를 포함한다. 상기 집적회로는 내부클록신호를 발생시키는 PLL 및 지터 정보를 외부로 출력하기 위한 PLL 측정용 기능 회로를 갖는다. 상기 출력신호는 PLL 측정용 기능 회로를 통해 IC 테스터 등으로 보내진다.

본 발명의 제 2 양태는, 내부클록신호를 발생시키기 위한 PLL 과, 상기 PLL 의 내부클록신호의 지터를 측정하는 기능을 가진 PLL 측정용 기능 회로를 포함하며, 상기 PLL 측정용 기능 회로는 PLL 의 내부 클록 주파수의 지터를 측정하기 위하여 입력 신호를 수신하고, 상기 입력 신호를 내부클록신호로 샘플링하며, 상기 샘플링된 신호를 집적회로의 외부로 출력신호로서 보내기 위한 전송 수단을 갖는다. 이와 같이, 그 패키지를 제거할 필요없이 내부클록신호의 지터가 측정되도록 하는 집적회로가 얻어질 수 있다. 본 발명의 이러한 목적과 다른 목적, 특징 및 이점은 첨부된 도면을 참조로 하여, 그의 최선의 모드 실시예에 대한 하기의 상세한 설명에 의해 명확해질 것이다.

도 1 은 본 발명에 따른 PLL 지터측정방법에 사용되는 집적회로의 구조를 도시한 블록도.

도 2 는 도 1 에 도시된 집적회로를 사용한 PLL 지터측정방법을 설명하기 위한 타임 챠트.

도 3 은 예상 에러의 수와 위상간의 관계를 도시한 그래프.

도 4 는 지터 측정 동작의 예를 설명하기 위한 예상 에러의 변화 비율과 위상간의 관계를 도시한 막대그래프.

*도면의 주요부분에 대한 부호의 설명*

10 : 집적회로 11, 12 : PLL

18 : 전송 기능 회로 13 : PLL 지터 측정용 기능 회로

14 : 샘플링 회로 15 : 지연 회로

16 : 선택 회로 17 : 출력부

20 : IC 테스터 21 : 비교수단

이하, 첨부 도면을 참조하여, 본 발명의 실시예에 따른 집적회로와 그의 지터측정방법이 설명한다.

도 1 을 참조하면, 본 발명에 따른 집적회로 (10) 는 제 1 PLL (11) 과 제 2 PLL (12) 을 갖는다. 제 1 PLL (11) 은 입력 신호를 샘플링하기 위한 수신클록신호 (rclk)를 발생시킨다. 제 2 PLL (12) 은 출력신호와 동기시키기 위하여 전송클록신호 (tclk)를 발생시킨다. 제 1 클록 펄스 (CK1) 와 제 2 클록 펄스 (CK2) 는 집적회로 (10) 의 외부로부터 제 1 PLL (11) 과 제 2 PLL (12) 에 각각 보내진다. 수신클록신호 (rclk) 는 집적회로 (10) 의 논리 회로 (미도시) 와 같은 기능 회로에 분배된다. 전송클록신호 (tclk) 는 전송 기능을 가진 전송 기능 회로 (18) 의 전송 데이터를 집적회로 (10) 의 외부로 보내기 위하여 사용된다.

집적회로 (10) 는 제 1 PLL (11) 에 의해 발생된 수신클록신호 (rclk) 의 지터를 측정하는 PLL 지터 측정용 기능 회로 (13) 를 갖는다. PLL 지터 측정용 기능 회로 (13) 는 전송 기능 회로 (18) 로부터의 전송 데이터를 수신한다. PLL 지터 측정용 기능 회로 (13) 는 수신클록신호 (rclk) 와 동기하여 수신 데이터를 또는 전송클록신호 (tclk) 와 동기하여 전송 기능 회로 (18) 로부터 수신된 전송 데이터를 선택적으로 전송한다.

실제로, PLL 지터 측정용 기능 회로 (13) 는 샘플링 부분 (14), 지연회로 (15), 선택 회로 (16) 및 출력부 (17) 를 포함한다. 샘플링 부분 (14) 은 (입력 신호 (IN) 인) 수신 데이터와 수신클록신호 (rclk) 를 수신하고, 수신클록신호 (rclk) 로 수신 데이터를 샘플링하여, 샘플링된 신호를 얻는다. 지연회로 (15) 는 샘플링된 신호를 연속해서 저장하고, 이를 소정 시간 주기동안 지연시키며, 지연된 샘플링 신호를 선택 회로 (16) 로 보낸다. 선택 회로 (16) 는 지연된 샘플링 신호 또는 전송 기능 회로 (18) 로부터 수신된 전송 데이터를 출력부 (17) 로 선택적으로 출력한다. 지터 측정 모드에서, 선택 회로 (16) 는 지연된 샘플링신호를 출력부 (17) 로 출력한다. 정상 모드에서, 선택 회로 (16) 는 전송 기능 회로 (18) 로부터 수신된 전송 데이터를 출력부 (17) 로 출력한다. 출력부 (17) 는 전송 데이터를 전송클록신호 (tclk) 와 동기로 출력신호 (OUT) 로서 출력한다. 도 1 에 도시된 집적회로는 입력 신호 (IN) 와 출력신호 (OUT) 를 각각 입력하고 출력하기 위한 테스트 입력단과 테스트 출력단을 갖는다. 종래의 IC 테스터가 테스트 입력단과 테스트 출력단에 접속될 때, PLL 지터 측정 기능 회로 (13) 는 인에이블된다.

이 예에서, 테스트 입력단 및 테스트 출력단은 종래의 수신 데이터 입력단 및 전송 데이터 출력단에 관계없이 배열되어 있다고 가정한다. 또한, 테스트 입력단 및 테스트 출력단은 종래의 수신 데이터 입력단 및 전송 데이터 출력단과 공통으로 각각 구성될 수 있다. 그러나, 후자의 경우에서는, 단자가 공통으로 사용될 때, 지터 측정 모드와 정상 송/수신 모드간의 스위칭을 위한 스위치가 필요하다.

도 1 에 도시된 예에서는, 제 1 PLL(11) 에 의해 발생된 수신클록신호 (rclk) 의 지터가 측정될 때, IC 테스터 (20) 가 집적회로 (10) 에 접속된다. 이 IC 테스터 (20) 는 테스트 신호를 입력 신호 (IN) 로서 집적회로 (10) 에 보낸다. 이 경우에, 선택 회로 (16) 는 지연 회로 (15) 로부터 수신된 지연된 샘플링 신호를 전송 데이터로서 선택하여, 이 지연된 샘플링 신호를 출력부 (17) 로부터의 출력신호 (OUT) 로서 출력한다.

샘플링 부분 (14) 은 테스트 입력단으로부터의 입력 신호 (IN) 로서 수신된 테스트 신호를 수신클록신호 (rclk) 로 샘플링하고, 이 샘플링된 신호를 지연회로 (15) 로 보낸다. 지연회로 (15) 는 샘플링된 신호를 소정 시간 주기동안 지연시켜, 이 지연 신호를 선택 회로 (16) 와 출력부 (17) 를 통해 IC 테스터에 출력신호 (OUT) 로서 보낸다.

다음으로, 도 2를 참조로, IC 테스터 (20) 의 지터 측정 동작을 설명한다. IC 테스터 (20) 는 소정 클록 주파수를 가진 기준 클록 신호 (RC) 를 발생시킨다. 도 2 에서, IC 테스터 (20) 는 테스트 데이터 신호를 입력 신호 (IN) 로서 기준 클록 신호 (RC) 와 동기로 집적회로 (10) 의 PLL 지터 측정 기능 회로 (13) 에 보낸다. 도 2 에 도시된 테스트 데이터 신호의 주파수는 기준 클록신호 (RC) 의 주파수보다 2 배 높은 주파수이다. 테스트 데이터 신호는 제 1에서 제 3 데이터 펄스로 이루어져 있다. 샘플링 부분 (14) 은 테스트 데이터 신호를 제 1 PLL (11) 에 의해 발생된 수신클록신호 (rclk) 로 샘플링하고, 이 샘플링된 신호를 출력신호 (OUT) 로서 지연 회로 (15), 선택 회로 (16) 및 출력부 (17) 를 통해 IC 테스터 (20) 로 보낸다. IC 테스터 (20) 의 비교 수단 (21) 은 출력신호 (OUT) 를 기준 클록신호 (RC) 와 비교한다. 수신클록신호 (rclk) 의 주파수는 IC 테스터 (20) 에 의해 발생된 기준 클록신호 (RC) 와 같다고 가정한다.

이 상황에서, 입력 신호 (IN) 의 샘플 타이밍 위치는 수신클록신호 (rclk) 의 지터로 인하여 미세하게 변화한다고 가정한다. 이 경우에, 출력신호 (OUT) 의 예상 에러의 수는 입력 신호 (IN) 의 입력 타이밍의 에지 위치에 따라 변화한다. 예상 에러의 수는 입력 신호 (IN) 의 수신클록신호 (rclk) 의 지터로서 계산될 수 있다. 이 경우, 예상 에러의 수는 집단으로 다루어져 통계적으로 처리된다.

실제로, 도 2에서는, 수신클록신호 (rclk) 의 지터를 측정하기 위하여, 입력 신호 (IN) 의 위상을 의도적으로 변화시킴으로서 IC 테스터 (20) 가 예상 에러의 수를 측정한다. 도 2(1) 에 도시된 바와 같이, 입력 신호 (IN) 의 타이밍 에지의 위치가 기준 클록 신호 (RC) 의 위치보다 약간 앞서 있을 경우에는, 출력신호 (OUT)에서 예상 에러가 발생하지 않는다. 한편, 도 2(2) 에 도시된 바와 같이, 입력 신호 (IN) 의 타이밍 에지의 위치가 기준 클록 신호 (RC) 의 타이밍 에지의 위치와 같을 경우에는, 두 개의 예상 에러가 출력신호 (OUT)에서 발생한다. 입력 신호 (IN) 의 타이밍 에지의 위치가 기준 클록 신호 RC 의 타이밍 에지로부터 그의 절반 주기만큼 지연이 있을 경우에는, 6 개의 예상 에러가 출력신호 (OUT)에서 발생한다.

이와 같이, 입력 신호 (IN) 의 위상을 연속적으로 시프트시키고, 출력신호 (OUT)에서 발생하는 예상 에러의 수와 각 위상간의 관계를 측정함으로서, 지터를 측정할 수 있다.

도 3 은 입력 신호 (IN) 에서 발생하는 예상 에러의 수와 입력 신호 (IN) 의 a에서 b 까지 범위의 위상 위치간의 관계를 도시한다. 도 3 에서, 위상 a에서는, 예상 에러의 수가 0 이다. 위상 b에서는, 예상 에러의 수가 최대이다.

도 4 는 입력 신호 (IN) 의 a에서 b까지의 위상 위치와 예상 에러의 수의 변화 비율간의 관계를 도시한다. 도 4에서, 예상 에러의 변화 비율이 정상적으로 분배된다고 가정하면, 표준 편차는 수신클록신호 (rclk) 의 지터로서 얻어진다. 어떠한 경우에도, 출력신호 (OUT) 의 예상 에러가 카운트된다. 또한, 예상 에러의 수의 변화 비율이 얻어진다. 이 변화 비율은 통계적으로 처리된다. 이와 같이, 입력 신호(IN) 를 샘플링하는 수신클록신호 (rclk) 의 지터를 측정할 수 있다.

예상 에러를 검출하기 위하여 기준 신호 (RC) 의 위상과 입력 신호 (IN) 의 위상이 비교되는 에지는 전송클록신호 (tclk) 의 지터에 의해 출력신호 (OUT) 가 영향을 받지 않도록 선택되어야 한다.

＆예＆

본 발명에 따른 PLL 지터측정방법에서, 250에서 300 MHz 범위의 주파수를 가진 고속 클록 신호의 지터를 측정할 수 있다. 또한, 본 발명에 따르면, 4 nsec 이하의 지터가 측정가능하다.

본 발명이 그의 최선의 모드에 대하여 도시되고 설명되었지만, 관련 기술분야의 당업자들에 의해 형태와 세부에 대해서 다양한 다른 변경, 생략 및 부가가 본 발명의 이론과 범위에서 벗어나지 않은 범위내에서 행해질 수 있는 것으로 이해하여야 한다.

상술한 바와 같이, 본 발명에 따르면, 외부로 출력되지 않는 클록신호를 발생시키는 PLL을 가진 집적회로에서, PLL 의 클록신호의 지터를 집적회로의 패키지를 제거할 필요없이 IC 테스터로 측정할 수 있게 된다. 또한, 본 발명에 따르면, 집적회로의 패키지를 제거할 필요 없이 PLL 에 의해 발생된 내부클록신호의 지터가 측정될 수 있도록 하는 집적회로를 얻을 수 있다.

Claims

내부클록신호를 발생시키기 위한 PLL 및 상기 PLL 의 내부클록신호의 지터를 측정하고 그 지터 정보를 외부로 출력하기 위한 PLL 측정용 기능회로를 구비한 집적회로에 사용되는 PLL 지터측정방법으로서,

상기 집적회로로 입력신호를 보내는 단계;

상기 입력신호를 상기 내부클록신호에 의해 샘플링되는 단계;

상기 샘플링된 신호를 지연회로로 보내어 소정의 시간 주기동안 지연시키는 단계;

상기 지연된 샘플링 신호를 출력신호로서 출력하는 단계;

상기 PLL 의 내부클록신호의 지터 정보를, 상기 집적회로의 패키지를 제거하지 않고 상기 PLL 측정용 기능회로를 통해 상기 집적회로의 외부로 출력신호로서 추출하는 단계; 및

상기 추출된 출력신호로부터 상기 PLL 의 지터를 측정하는 단계를 포함하는 것을 특징으로 하는 PLL 지터측정방법.
제 1 항에 있어서, 상기 PLL 의 내부클록신호의 지터는 기준 클록 신호로 동작하는 IC 테스터에 의해 측정되는 것을 특징으로 하는 PLL 지터측정방법.
내부클록신호를 발생시키기 위한 PLL; 및

상기 PLL 의 내부클록신호의 지터를 측정하기 위한 기능을 가진 PLL 측정 기능 회로를 포함하는 집적회로로서,

상기 PLL 측정 기능 회로는,

상기 PLL 의 내부 클록 주파수의 지터를 측정하기 위한 입력 신호를 수신하기 위한 수신 수단;

상기 입력 신호를 상기 내부클록신호로 샘플링하기 위한 샘플링 수단;

상기 샘플링 수단으로부터 수신된 샘플링 신호를 소정의 시간 주기동안 지연시키는 지연수단; 및

상기 샘플링된 신호를 집적회로의 외부로 출력신호로서 출력하기 위한 전송 수단을 포함하는 것을 특징으로 하는 집적회로.
제 3 항에 있어서, 상기 전송수단은 집적회로의 외부로 출력되는 전송신호 및 샘플링된 신호를 수신하고, 상기 전송신호 또는 샘플링된 신호를 집적회로의 외부로 선택적으로 출력하는 것을 특징으로 하는 집적회로.
Rambus 표준에 근거한 반도체 회로를 가진 집적회로에 있어서,

전송신호에 대한 클록신호를 발생시키기 위한 전송용 PLL 회로;

수신 신호에 대한 내부클록신호를 발생시키기 위한 수신용 PLL 회로;

집적회로의 외부로부터 테스트 신호를 수신하기 위한 입력단;

상기 입력단으로부터 수신된 테스트 신호를 내부클록신호로 샘플링하고, 그 결과적인 신호를 샘플링된 신호로서 출력하기 위한 샘플링 회로;

상기 샘플링 회로로부터 수신된 샘플링 신호 또는 상기 반도체 회로의 상기 전송 기능 회로의 출력신호를 선택적으로 출력하기 위한 출력단 및

상기 샘플링 회로로부터 수신된 샘플링 신호를 소정의 시간 주기동안 지연시키기 위한 지연회로를 포함하는 것을 특징으로 하는 집적회로.
제 5 항에 있어서,

상기 반도체 회로의 상기 전송 기능 회로의 출력신호와 상기 전송용 PLL 회로에 의해 발생된 클록신호를 결합하기 위한 출력부를 더 포함하는 것을 특징으로 하는 집적회로.
제 1 항에 있어서, 상기 입력신호는 그 위상이 서서히 어긋나는 신호이고, 이 어긋나는 신호에 의해 상기 출력신호의 에러의 수를 카운트하는 것을 특징으로 하는 PLL 지터측정방법.