CN114143157A - 基于fpga的以太网数据恢复方法、装置及电气设备 - Google Patents

Abstract

本发明公开了一种基于FPGA的以太网数据恢复方法、装置及电气设备，该方法包括：获取时钟发生单元提供的初始时钟信号；对所述初始时钟信号进行调频调相处理，产生同频多相位时钟信号，所述同频多相位时钟信号包括与以太网数据的数据速率相同，且互有相差的多个时钟信号；基于所述同频多相位时钟信号对所述光口模块的数据进行采样，得到以太网采样数据；基于预设边界字符和非法码元识别，对所述以太网采样数据进行多相位动态自适应处理，得到多相位时钟恢复数据；根据所述多相位时钟恢复数据确定以太网恢复数据。本发明通过FPGA芯片对以太网数据执行同频多相位动态自适应调整，完成物理层的数据恢复，通用性强，数据恢复速度快，抗干扰能力强。

Description

基于FPGA的以太网数据恢复方法、装置及电气设备

技术领域

本发明实施例涉及数据传输技术领域，尤其涉及一种基于FPGA的以太网数据恢复方法、装置及电气设备。

背景技术

智能变电站以太网通信系统通常基于IEC61850规约的GOOSE、SV报文，实现一次电气量(包括模拟量和开关量)的采集和数字化处理，以及不同装置见光纤数字报文指令的传递、解析和执行。

在现有的智能变电站以太网通信系统中，通常采用百兆光纤接口，光纤接口通过物理层PHY(Physical Layer，端口物理层)与FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)芯片配合，实现硬件编码/解码，保证数据处理能力。但是，现有的智能变电站以太网通信系统存在以下问题：针对光纤数字报文的编码/解码，每一路光口均需配置物理层PHY芯片，造成额外成本增加，且系统数据传输受限于PHY芯片的性能水平，无法实现光纤链路的单收单发，导致不必要的光口扩展及资源浪费。

发明内容

本发明提供一种基于FPGA的以太网数据恢复方法、装置及电气设备，以实现FPGA芯片与光口模块直连模式下的数据收发，独立完成物理层的数据恢复，通用性强。

第一方面，本发明实施例提供了一种基于FPGA芯片的以太网数据恢复方法，所述FPGA芯片与光口模块直接连接，所述数据恢复方法包括以下步骤：获取时钟发生单元提供的初始时钟信号；对所述初始时钟信号进行调频调相处理，产生同频多相位时钟信号，所述同频多相位时钟信号包括与以太网数据的数据速率相同，且互有相差的多个时钟信号；基于所述同频多相位时钟信号对所述光口模块的数据进行采样，得到以太网采样数据；基于预设边界字符和非法码元识别，对所述以太网采样数据进行多相位动态自适应处理，得到多相位时钟恢复数据；根据所述多相位时钟恢复数据确定以太网恢复数据。

可选地，所述基于预设边界字符和非法码元识别，对所述以太网采样数据进行多相位动态自适应处理，包括以下步骤：基于所述预设边界字符对所述以太网采样数据进行多相位自适应定界，确定自适应定界数据；根据所述自适应定界数据确定所述多相位时钟恢复数据。

可选地，所述基于所述预设边界字符对所述以太网采样数据进行多相位自适应定界，包括以下步骤：获取识别到所述预设边界字符的基准时钟；根据所述基准时钟的数据定界结果依次逐级调整所述同频多相位时钟信号对应的数据定界结果；根据逐级调整结果确定所述自适应定界数据，所述自适应定界数据包括所述同频多相位时钟信号中每个时钟信号的数据定界结果。

可选地，所述基于预设边界字符和非法码元识别，对所述以太网采样数据进行多相位动态自适应处理，包括以下步骤：判断所述以太网采样数据中是否存在非法码元；根据非法码元识别结果执行自动对齐调整，得到自适应码元校准数据；根据所述自适应码元校准数据确定所述多相位时钟恢复数据。

可选地，所述根据非法码元识别结果执行自动对齐调整，得到自适应码元校准数据，包括以下步骤：基于识别到非法码元的采样时刻建立时间窗；对所述时间窗进行移位处理；判断移位处理后的时间窗内是否存在非法码元；若存在非法码元，则再次执行对时间窗进行移位处理的步骤；若不存在非法码元，则将当前的时间窗内的数据确定为自适应码元校准数据。

可选地，所述移位处理包括依次交替执行的左移一比特位、右移一比特位、右移一比特位、左移一比特位。

可选地，对所述初始时钟信号进行调频调相处理，产生同频多相位时钟信号，包括以下步骤：获取所述以太网数据的数据速率；获取目标时钟数量；采用FPGA芯片内部的锁相环，基于所述数据速率和所述目标时钟数量，对所述初始时钟信号进行调频调相处理，得到所述同频多相位时钟信号。

可选地，根据所述多相位时钟恢复数据确定以太网恢复数据，包括以下步骤：获取所述多相位时钟恢复数据中每个时钟信号的恢复数据；对每个时钟信号的恢复数据进行决策，基于预设判多原则，确定所述以太网恢复数据。

第二方面，本发明实施例还提供了一种基于FPGA芯片的以太网数据恢复装置，所述FPGA芯片与光口模块直接连接，所述数据恢复装置包括：时钟发生单元，用于提供初始时钟信号；锁相环，用于对所述初始时钟信号进行调频调相处理，产生同频多相位时钟信号，所述同频多相位时钟信号包括与以太网数据的数据速率相同，且互有相差的多个时钟信号；解码单元，用于基于所述同频多相位时钟信号对所述光口模块的数据进行采样，得到以太网采样数据，以及基于预设边界字符和非法码元识别，对所述以太网采样数据进行多相位动态自适应处理，得到多相位时钟恢复数据；判决单元，用于根据所述多相位时钟恢复数据确定以太网恢复数据。

第三方面，本发明实施例还提供了一种电气设备，包括上述以太网数据恢复装置，所述以太网数据恢复装置用于执行上述以太网数据恢复方法。

本发明实施例提供的电气设备及以太网数据恢复装置，执行以太网数据恢复方法，该方法通过获取时钟发生单元提供的初始时钟信号；对初始时钟信号进行调频调相处理，产生同频多相位时钟信号，所述同频多相位时钟信号包括与以太网数据的数据速率相同，且互有相差的多个时钟信号；基于同频多相位时钟信号对光口模块的数据进行采样，得到以太网采样数据；基于预设边界字符和非法码元识别，对以太网采样数据进行多相位动态自适应处理，得到多相位时钟恢复数据；根据多相位时钟恢复数据确定以太网恢复数据，解决了现有的数据编码解码依赖PHY芯片造成成本增加和资源浪费的问题，FPGA采用同频多相位动态自适应方法完成物理层的数据恢复，通用性强，相位自主学习功能有利于提升数据恢复速度，避免数据丢失，增强抗干扰能力。

附图说明

图1是本发明实施例一提供的一种基于FPGA芯片的以太网数据恢复方法的流程图；

图2是本发明实施例一提供的一种同频多相位时钟信号的示意图；

图3是本发明实施例一提供的另一种基于FPGA芯片的以太网数据恢复方法的流程图；

图4是本发明实施例一提供的又一种基于FPGA芯片的以太网数据恢复方法的流程图；

图5是本发明实施例一提供的又一种基于FPGA芯片的以太网数据恢复方法的流程图；

图6是本发明实施例二提供的一种基于FPGA芯片的以太网数据恢复装置的结构示意图；

图7是本发明实施例三提供的一种电气设备的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图1是本发明实施例一提供的一种基于FPGA芯片的以太网数据恢复方法的流程图，本实施例可适用于FPGA芯片与光口模块直接连接的应用场景，FPGA芯片与光口模块之间取消了中间的物理层PHY芯片，该方法可以由FPGA芯片内部的功能模块来执行。

如图1所示，该以太网数据恢复方法包括以下步骤：

步骤S1：获取时钟发生单元提供的初始时钟信号。

其中，时钟发生单元可为与FPGA芯片连接的外接晶振，该外接晶振用于提供稳定的时钟信号。

步骤S2：对初始时钟信号进行调频调相处理，产生同频多相位时钟信号，同频多相位时钟信号包括与以太网数据的数据速率相同，且互有相差的多个时钟信号。

其中，同频多相位时钟信号中相连两个时钟信号之间的相位差相等，每个时钟信号的速率均与以太网数据的数据传输速率相同。

在本步骤中，基于单个采样周期内的时钟个数调整时钟信号之间的相差，对单个采样周期内的时钟个数不作限制。

示例性地，图2是本发明实施例一提供的一种同频多相位时钟信号的示意图。

如图2所示，单个采样周期内的时钟个数为n，每个采样周期均包括第1路时钟、第2路时钟、……、第n路时钟，任意两个相邻的时钟信号之间的相位差值等于

步骤S3：基于同频多相位时钟信号对光口模块的数据进行采样，得到以太网采样数据。

在本步骤中，同频多相位时钟信号中的每个时钟信号分别对光口模块的数据进行采样，完成串行数据接收，得到的以太网采样数据为经过编码的时钟数据。

步骤S4：基于预设边界字符和非法码元识别，对以太网采样数据进行多相位动态自适应处理，得到多相位时钟恢复数据。

其中，预设边界字符可包括用于标记传输边界的帧头比特序列和帧尾比特序列，其中，帧头比特序列可用JK码表示，帧尾比特序列可用TR码表示。

在本步骤中，多相位动态自适应处理包括多相位动态自适应定界和动态自适应码元校准，其中，多相位动态自适应定界是指根据同频多相位时钟信号的先后顺序，依次调整每个时钟恢复数据的边界；动态自适应码元校准是指分别对每个时钟恢复数据的非法码元进行校正。

步骤S5：根据多相位时钟恢复数据确定以太网恢复数据。

具体地，在以太网通信系统中,FGPA芯片的PIN引脚与光口模块直接连接，FGPA芯片通过PIN引脚接收光口模块发送的以太网数据，FGPA芯片内部的锁相环根据以太网数据的数据传输速率和单个采样周期内的时钟个数，对外部时钟发生单元提供的初始时钟信号进行调频调相处理，产生与数据传输速率相同，且互有相差的多个时钟信号。

由于数据编码和解码都由一个时钟来驱动，每个时钟发送端发送1比特，接收端接收1比特，FGPA芯片接收经过编码的以太网采样数据，在对以太网采样数据进行解码之前，FGPA芯片内部的解码单元将以太网采样数据中的比特序列与预设边界字符进行比对，并通过动态调整单个时钟数据边界的方法对以太网采样数据进行自适应定界，在接收到帧尾比特序列后，完成本次数据接收。在对以太网采样数据进行解码之前，解码单元还对以太网采样数据进行非法码元识别，判断接收端接收到的以太网采样数据是否存在非法码元，若存在非法码元，则对非法码元进行校正。

在对以太网采样数据进行多相位动态自适应定界调整和动态自适应码元校准调整之后，解码单元得到的多相位时钟恢复数据与发送端的时钟保持同步。FGPA芯片执行预存的数据判决算法，对同步后的多相位时钟恢复数据进行解码，实现以太网数据恢复，解决了现有的数据编码解码依赖PHY芯片造成成本增加和资源浪费的问题，FPGA采用同频多相位动态自适应方法完成物理层的数据恢复，通用性强，相位自主学习功能有利于提升数据恢复速度，避免数据丢失，增强抗干扰能力，FPGA芯片直接对串行数据进行采样及解析，能够大幅降低设计难度。

可选地，图3是本发明实施例一提供的另一种基于FPGA芯片的以太网数据恢复方法的流程图，在图1的基础上，示出了一种多相位动态自适应处理的具体实施方式，而非对上述步骤的限定。

如图3所示，该以太网数据恢复方法，具体包括以下步骤：

步骤S1：获取时钟发生单元提供的初始时钟信号。

步骤S2：对初始时钟信号进行调频调相处理，产生同频多相位时钟信号。

步骤S3：基于同频多相位时钟信号对光口模块的数据进行采样，得到以太网采样数据。

步骤S401：基于预设边界字符对以太网采样数据进行多相位自适应定界，确定自适应定界数据。

可选地，基于预设边界字符对以太网采样数据进行多相位自适应定界，包括：获取识别到预设边界字符的基准时钟；根据基准时钟的数据定界结果依次逐级调整同频多相位时钟信号对应的数据定界结果；根据逐级调整结果确定自适应定界数据，自适应定界数据包括同频多相位时钟信号中每个时钟信号的数据定界结果。

步骤S402：根据自适应定界数据确定多相位时钟恢复数据。

步骤S5：根据多相位时钟恢复数据确定以太网恢复数据。

具体地，上述步骤S401至S402记载了一种多相位动态自适应定界的具体方法。在对以太网采样数据进行解码之前，对同频多相位时钟采样的以太网采样数据进行多相位动态自适应定界处理，首先判断各时钟信号对应的以太网采样数据中，比特序列是否与预设边界字符匹配，若比特序列与帧头比特序列匹配，则判定数据定界成功；若比特序列与帧头比特序列不匹配，则判定数据定界失败，采用自动逐级调整边界的方法对以太网采样数据进行多相位动态自适应定界，直至全部时钟信号对应的以太网采样数据均定界成功，完成动态自适应定界处理。

示例性地，若第n路时钟的数据定界成功，第n+1路时钟的数据定界失败，则第n+1路时钟的数据参考第n路时钟的数据定界进行自动修正。

由此，本发明实施例通过自动逐级调整边界的方法动态调整各时钟恢复数据的边界，将以太网采样数据调整至预设边界字符的边界，有利于保持发送端和接收端的时钟同步，减小发送端与接收端的相位偏差及传输链路中最小码元的抖动。

可选地，图4是本发明实施例一提供的又一种基于FPGA芯片的以太网数据恢复方法的流程图，在图1的基础上，示出了另一种多相位动态自适应处理的具体实施方式，而非对上述步骤的限定。

如图4所示，该以太网数据恢复方法，具体包括以下步骤：

步骤S1：获取时钟发生单元提供的初始时钟信号。

步骤S2：对初始时钟信号进行调频调相处理，产生同频多相位时钟信号。

步骤S3：基于同频多相位时钟信号对光口模块的数据进行采样，得到以太网采样数据。

步骤S403：判断以太网采样数据中是否存在非法码元。

若以太网采样数据中存在非法码元，则执行步骤S404；否则，返回执行步骤S3。

步骤S404：根据非法码元识别结果执行自动对齐调整，得到自适应码元校准数据。

可选地，根据非法码元识别结果执行自动对齐调整，得到自适应码元校准数据，包括：基于任一采样时刻建立时间窗；对识别到非法码元的时间窗进行移位处理，移位处理包括左移一比特位和/或右移一比特位；判断移位处理后的时间窗内是否存在非法码元；若存在非法码元，则再次执行对时间窗进行移位处理的步骤；若不存在非法码元，则将当前的时间窗内的数据确定为自适应码元校准数据。

其中，可将采样时刻作为最后一个采样点建立时间窗，时间窗的长度可根据数据报文帧长度进行调整，对此不作限制。

步骤S405：根据自适应码元校准数据确定多相位时钟恢复数据。

步骤S5：根据多相位时钟恢复数据确定以太网恢复数据。

具体地，上述步骤S401至S402记载了一种动态自适应码元校准的具体方法。在对以太网采样数据进行解码之前，对同频多相位时钟采样的以太网采样数据进行动态自适应码元校准处理，首先基于任一采样时刻建立时间窗，该时间窗用于对单个时钟信号对应的时钟恢复数据进行采样，基于以太网通信规约，判断时间窗内是否存在非法码元，若时间窗内存在非法码元，则执行自动对齐调整策略。在自动对齐调整策略中，通过滑动时间窗的位置，调整至时间窗内不存在非法码元，将不存在非法码元的比特序列确定为最终的时钟恢复数据，解决了数据报文帧长较长时，收发端相位偏差导致的数据帧解析错误的问题，有利于提升数据传输准确性，加速从畸变码元的数据恢复速度，增强系统抗干扰能力。

可选地，图5是本发明实施例一提供的又一种基于FPGA芯片的以太网数据恢复方法的流程图。

如图5所示，移位处理包括依次交替执行的左移一比特位、右移一比特位、右移一比特位、左移一比特位，该基于FPGA芯片的以太网数据恢复方法具体包括以下步骤：

步骤S4041：判断时间窗内的以太网采样数据中是否存在非法码元。

若存在非法码元，则执行步骤S4042；否则，执行步骤S4043。

步骤S4042：将时间窗左移一步，继续执行步骤S4044。

步骤S4043：保持当前的数据。

步骤S4044：判断时间窗内的以太网采样数据中是否存在非法码元。

若存在非法码元，则执行步骤S4045；否则，执行步骤S4046。

步骤S4045：将时间窗右移一步，继续执行步骤S4047。

步骤S4046：保持当前的数据。

步骤S4047：判断时间窗内的以太网采样数据中是否存在非法码元。

若存在非法码元，则执行步骤S4048；否则，执行步骤S4049。

步骤S4048：将时间窗右移一步，继续执行步骤S4050。

步骤S4049：保持当前的数据。

步骤S4050：判断时间窗内的以太网采样数据中是否存在非法码元。

若存在非法码元，则执行步骤S4051；否则，执行步骤S4052。

步骤S4051：将时间窗左移一步，继续执行步骤S4053。

步骤S4052：保持当前的数据。

步骤S4053：判断时间窗内的以太网采样数据中是否存在非法码元。

若存在非法码元，则返回执行步骤S4042；否则，执行步骤S4054。

步骤S4054：保持当前的数据。

具体地，通过循环执行上述步骤S4041至步骤S4054，将最终保持的数据确定为码元校准后的多相位时钟恢复数据。

需要说明的是，上述步骤序号示出了一种移位的先后顺序的具体实施方式，并非对移位处理步骤的限定。

可选地，对初始时钟信号进行调频调相处理，产生同频多相位时钟信号，包括以下步骤：获取以太网数据的数据速率；获取目标时钟数量；采用FPGA芯片内部的锁相环，基于数据速率和目标时钟数量，对初始时钟信号进行调频调相处理，得到同频多相位时钟信号。

可选地，根据多相位时钟恢复数据确定以太网恢复数据，包括以下步骤：获取多相位时钟恢复数据中每个时钟信号的恢复数据；对每个时钟信号的恢复数据进行决策，基于预设判多原则，确定以太网恢复数据。

其中，预设判断原则是指，在一个采样周期内，将时钟信号中的连续的、多数数值作为最终的恢复数据。

示例性地，以每个采样周期包括8路时钟为例，若8路时钟信号中，6路连续时钟信号均为1，两个连续时钟信号为0，则将该采样周期内的恢复数据确定为1。

需要说明的是，在以太网恢复数据过程中，还需要参考数据定界成功标记进行数据定界划分，有利于避免收发端的相位偏差，减小传输链路中最小码元的抖动。

实施例二

基于上述实施例，本发明实施例二提供了一种基于FPGA芯片的以太网数据恢复装置，执行上述以太网数据恢复方法，具备执行方法所需的功能模块和有益效果。

图6是本发明实施例二提供的一种基于FPGA芯片的以太网数据恢复装置的结构示意图。

如图6所示，FPGA芯片与光口直接连接，该数据恢复装置00包括：时钟发生单元101、锁相环201、解码单元202和判决单元203，其中，锁相环201、解码单元202和判决单元203集成设置于FPGA芯片内部，时钟发生单元101与FPGA芯片电连接。时钟发生单101，用于提供初始时钟信号；锁相环201，用于对初始时钟信号进行调频调相处理，产生同频多相位时钟信号，同频多相位时钟信号包括与以太网数据的数据速率相同，且互有相差的多个时钟信号；解码单元202，用于基于同频多相位时钟信号对光口模块的数据进行采样，得到以太网采样数据，以及基于预设边界字符和非法码元识别，对以太网采样数据进行多相位动态自适应处理，得到多相位时钟恢复数据；判决单元203，用于根据多相位时钟恢复数据确定以太网恢复数据。

可选地，解码单元202用于基于预设边界字符对以太网采样数据进行多相位自适应定界，确定自适应定界数据；根据自适应定界数据确定多相位时钟恢复数据。

可选地，解码单元202还用于获取识别到预设边界字符的基准时钟；根据基准时钟的数据定界结果依次逐级调整同频多相位时钟信号对应的数据定界结果；根据逐级调整结果确定自适应定界数据，自适应定界数据包括同频多相位时钟信号中每个时钟信号的数据定界结果。

可选地，解码单元202还用于判断以太网采样数据中是否存在非法码元；根据非法码元识别结果执行自动对齐调整，得到自适应码元校准数据；根据自适应码元校准数据确定多相位时钟恢复数据。

可选地，解码单元202还用于基于识别到非法码元的采样时刻建立时间窗；对时间窗进行移位处理；判断移位处理后的时间窗内是否存在非法码元；若存在非法码元，则再次执行对时间窗进行移位处理的步骤；若不存在非法码元，则将当前的时间窗内的数据确定为自适应码元校准数据。

可选地，移位处理包括依次交替执行的左移一比特位、右移一比特位、右移一比特位、左移一比特位。

可选地，锁相环201用于获取以太网数据的数据速率及目标时钟数量，及基于数据速率和目标时钟数量，对初始时钟信号进行调频调相处理，得到同频多相位时钟信号。

可选地，判决单元203用于获取多相位时钟恢复数据中每个时钟信号的恢复数据；对每个时钟信号的恢复数据进行决策，基于预设判多原则，确定以太网恢复数据。

实施例三

基于上述实施例，本发明实施例三还提供了一种电气设备，该电气设备可用于执行上述任一实施例提供的以太网数据恢复方法，具有执行该以太网数据恢复方法相应的功能模块和有益效果。

图7是本发明实施例三提供的一种电气设备的结构示意图。

如图7所示，该电气设备100包括上述以太网数据恢复装置00，以太网数据恢复装置用于执行上述以太网数据恢复方法。

在本实施例中，该电气设备可为智能变电站的继电保护设备，该继电保护设备用于执行上述任一实施例提供的以太网数据恢复方法。

本发明实施例提供的电气设备及以太网数据恢复装置，执行以太网数据恢复方法，该方法通过获取时钟发生单元提供的初始时钟信号；对初始时钟信号进行调频调相处理，产生同频多相位时钟信号，同频多相位时钟信号包括与以太网数据的数据速率相同，且互有相差的多个时钟信号；基于同频多相位时钟信号对光口模块的数据进行采样，得到以太网采样数据；基于预设边界字符和非法码元识别，对以太网采样数据进行多相位动态自适应处理，得到多相位时钟恢复数据；根据多相位时钟恢复数据确定以太网恢复数据，解决了现有的数据编码解码依赖PHY芯片造成成本增加和资源浪费的问题，FPGA采用同频多相位动态自适应方法完成物理层的数据恢复，通用性强，相位自主学习功能有利于提升数据恢复速度，增强抗干扰能力。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种基于FPGA芯片的以太网数据恢复方法，其特征在于，所述FPGA芯片与光口模块直接连接，所述数据恢复方法包括以下步骤：

获取时钟发生单元提供的初始时钟信号；

对所述初始时钟信号进行调频调相处理，产生同频多相位时钟信号，所述同频多相位时钟信号包括与以太网数据的数据速率相同，且互有相差的多个时钟信号；

基于所述同频多相位时钟信号对所述光口模块的数据进行采样，得到以太网采样数据；

基于预设边界字符和非法码元识别，对所述以太网采样数据进行多相位动态自适应处理，得到多相位时钟恢复数据；

根据所述多相位时钟恢复数据确定以太网恢复数据。

2.根据权利要求1所述的以太网数据恢复方法，其特征在于，所述基于预设边界字符和非法码元识别，对所述以太网采样数据进行多相位动态自适应处理，包括以下步骤：

基于所述预设边界字符对所述以太网采样数据进行多相位自适应定界，确定自适应定界数据；

根据所述自适应定界数据确定所述多相位时钟恢复数据。

3.根据权利要求2所述的以太网数据恢复方法，其特征在于，所述基于所述预设边界字符对所述以太网采样数据进行多相位自适应定界，包括以下步骤：

获取识别到所述预设边界字符的基准时钟；

根据所述基准时钟的数据定界结果依次逐级调整所述同频多相位时钟信号对应的数据定界结果；

根据逐级调整结果确定所述自适应定界数据，所述自适应定界数据包括所述同频多相位时钟信号中每个时钟信号的数据定界结果。

4.根据权利要求1所述的以太网数据恢复方法，其特征在于，所述基于预设边界字符和非法码元识别，对所述以太网采样数据进行多相位动态自适应处理，包括以下步骤：

判断所述以太网采样数据中是否存在非法码元；

根据非法码元识别结果执行自动对齐调整，得到自适应码元校准数据；

根据所述自适应码元校准数据确定所述多相位时钟恢复数据。

5.根据权利要求4所述的以太网数据恢复方法，其特征在于，所述根据非法码元识别结果执行自动对齐调整，得到自适应码元校准数据，包括以下步骤：

基于任一采样时刻建立时间窗；

对所述时间窗进行移位处理，所述移位处理包括左移一比特位和/或右移一比特位；

判断移位处理后的时间窗内是否存在非法码元；

若存在非法码元，则再次执行对时间窗进行移位处理的步骤；

若不存在非法码元，则将当前的时间窗内的数据确定为自适应码元校准数据。

6.根据权利要求5所述的以太网数据恢复方法，其特征在于，所述移位处理包括依次交替执行的左移一比特位、右移一比特位、右移一比特位、左移一比特位。

7.根据权利要求1所述的以太网数据恢复方法，其特征在于，对所述初始时钟信号进行调频调相处理，产生同频多相位时钟信号，包括以下步骤：

获取所述以太网数据的数据速率；

获取目标时钟数量；

采用FPGA芯片内部的锁相环，基于所述数据速率和所述目标时钟数量，对所述初始时钟信号进行调频调相处理，得到所述同频多相位时钟信号。

8.根据权利要求1所述的以太网数据恢复方法，其特征在于，根据所述多相位时钟恢复数据确定以太网恢复数据，包括以下步骤：

获取所述多相位时钟恢复数据中每个时钟信号的恢复数据；

对每个时钟信号的恢复数据进行决策，基于预设判多原则，确定所述以太网恢复数据。

9.一种基于FPGA芯片的以太网数据恢复装置，其特征在于，所述FPGA芯片与光口模块直接连接，所述数据恢复装置包括：

时钟发生单元，用于提供初始时钟信号；

锁相环，用于对所述初始时钟信号进行调频调相处理，产生同频多相位时钟信号，所述同频多相位时钟信号包括与以太网数据的数据速率相同，且互有相差的多个时钟信号；

解码单元，用于基于所述同频多相位时钟信号对所述光口模块的数据进行采样，得到以太网采样数据，以及基于预设边界字符和非法码元识别，对所述以太网采样数据进行多相位动态自适应处理，得到多相位时钟恢复数据；

判决单元，用于根据所述多相位时钟恢复数据确定以太网恢复数据。

10.一种电气设备，其特征在于，包括权利要求9所述的以太网数据恢复装置，所述以太网数据恢复装置用于执行权利要求1-8任一项所述的以太网数据恢复方法。

Images