KR0160279B1 - 무선 통신 장치 - Google Patents

무선 통신 장치 Download PDF

Info

Publication number
KR0160279B1
KR0160279B1 KR1019890018894A KR890018894A KR0160279B1 KR 0160279 B1 KR0160279 B1 KR 0160279B1 KR 1019890018894 A KR1019890018894 A KR 1019890018894A KR 890018894 A KR890018894 A KR 890018894A KR 0160279 B1 KR0160279 B1 KR 0160279B1
Authority
KR
South Korea
Prior art keywords
data
word
parallel data
synchronization
signal
Prior art date
Application number
KR1019890018894A
Other languages
English (en)
Other versions
KR900011208A (ko
Inventor
아끼오 고사까
다까시 가와까미
Original Assignee
이우에 사또시
상요덴기 가부시끼가이샤
요네야마 고우다로우
도또리 상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이우에 사또시, 상요덴기 가부시끼가이샤, 요네야마 고우다로우, 도또리 상요덴기 가부시끼가이샤 filed Critical 이우에 사또시
Publication of KR900011208A publication Critical patent/KR900011208A/ko
Application granted granted Critical
Publication of KR0160279B1 publication Critical patent/KR0160279B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Abstract

내용 없음.

Description

무선 통신 장치
제1도는 셀룰라 방식의 통신 시스템에 있어서의 순방향 제어 채널 메시지의 포맷을 도시한 도면.
제2(a)도는 비트 동기 필드를 도시한 도면.
제2(b)도는 워드 동기 필드를 도시한 도면.
제3도는 본 발명의 무선 통신 장치의 블록도.
제4도는 동 데이타 수신기의 블록도.
제5도는 제4도에 있어서의 각 부분의 신호 파형도.
제6도는 동 제어 회로의 주요부 프로그램을 도시한 플로우차트.
제7도는 동 데이타 버퍼 레지스터와 동기 검출용 버퍼 레지스터의 동작 설명도.
* 도면의 주요부분에 대한 부호의 설명
6 : 데이타 수신기 606 : 병렬 변환기
608 : 타이밍 레지스터 609 : 수신 데이타 버퍼 레지스터
611 : 워드 동기 검출기 622 : 워드 동기 검출용 버퍼 레지스터
본 발명은 소정의 워드율(word rate), 비트율(bit rate)로 송신되고, 소정의 동기 문자를 포함하는 데이타 신호를 수신 가능한 셀룰라 방식 자동차 전화나 휴대전화 등의 무선 통신 장치에 관한 것이다.
종래, 셀룰라 방식의 통신 시스템에 있어서는, 무선 기지국으로부터 채널 변경 등의 제어를 행하기 위한 베이스 밴드 데이타 신호(순방향 제어 채널 메시지)를 송신하고, 그리고 이를 무선 통신장치에 의해 수신하여 각 처리를 행하도록 하고 있다. 그런데, 이 베이스 밴드 데이타 신호는 워드 동기 문자를 갖고, 그리고 소정의 워드율, 비트율로 송신되고 있고, 무선 통신 장치는 우선, 워드 동기 문자를 검출해서 워드 동기의 회복을 행할 필요가 있다. 따라서, 예를 들면 일본국 특허 공개 소52-115,609호 공보에 개시되어 있는 것과 같이, 데이타 신호의 워드 동기 문자를 검출하기 위한 동기 신호 회복 회로를 설치하고, 그리고 워드 동기 문자의 검출로 데이타 처리용의 제어 회로에 워드 동기 신호를 공급하도록 하고 있다.
그러나, 이 동기 신호 회복 회로는, 하드 구성상 워드 동기 신호를 직렬로 제어 회로에 공급하기 때문에, 데이타 신호도 제어 회로에는 직렬로 공급되고, 그리고 제어 회로는 워드 동기 신호를 얻은 후의 데이타 신호를 판독하도록 하고 있다. 따라서, 제어 회로는 데이타 신호를 항상 억세스할 필요가 있고, 그 동안 다른 처리(예를 들면 키 스캔 등)의 실행을 할 수 없으며, 고속 처리를 할 수 없었다. 또한, 이를 해결하기 위해 제어 회로를 2개의 마이크로 프로세서로 구성하면, 각각의 사이의 통신 제어 및 타이밍 제어가 필요하게 되는 등, 여러 가지 복잡한 제어가 필요하게 되었다.
본 발명의 무선 통신 장치는 데이타 신호를 병렬 데이타로 변환하는 변환 수단과, 데이타 신호 중의 워드 동기 문자를 검출하고, 동기 위치를 표시하는 병렬 데이타를 송출하는 워드 동기 수단과, 상기 변환 수단 및 워드 동기 수단의 병렬 데이타를 입력하고, 각각의 데이타를 대응시켜서 워드 동기의 회복을 이루는 제어 수단으로 이루어진 것이다.
본 발명은 상기와 같이 구성한 것이므로, 제어 수단은 데이타 신호를 병렬처리함으로써, 고속 처리를 할 수 있다.
본 발명의 실시예를 도면에 기초해서 설명한다. 제1도는 소위 순방향 제어채널 메시지(무선 기지국으로부터 무선 통신 장치에 대한 메시지로 채널 변경 등에 관한 것이다)의 대표적인 포맷을 도시하고 있다. 이 순방향 제어 채널 메시지는 돗팅으로서 알려져 있는 1과 0이 교대로 늘어선 순서의 10비트의 비트 동기 필드[제2(a)도 참조], 데이타 메시지나 음성 메시지로 발생하기 어려운 비트 순서로 형성되는 워드 동기 필드[미합중국에서는 제2(b)도와 같이 11100010010이다] 및 5회 반복되는 채널 A,B의 40비트의 데이타 메시지로 이루어진다. 또한, 비트 동기 필드, 워드 동기 필드 및 각 데이타 메시지의 각 10비트 직후에는 닫힘-열림 비트가 추가된다. 이 닫힘-열림 비트는, 특정 셀의 역방향 제어 채널의 열림 상태를 알리는 것이다. 또, 메시지는, 미합중국에서는 10킬로비트/초의 속도로 공지된 맨체스터 부호화 형식으로 전송된다. 제3도는 셀룰라 방식에 있어서의 무선 통신 장치의 블록도를 도시하고 도면 번호(1),(2)는 수신기 및 송신기로, 안테나(3)에 접속된 안테나 공용기(4) 및 음성 처리부(5)에 접속되고, 가입자와 무선 기지국과의 사이의 기본적인 무선 통신을 실현한다. 또한, 무선 기지국을 통과해서 이동 전화 교환국(도시하지 않음)과 통신하기 위한 무선 링크 접속이 형성되고, 여기를 통과해 공중 전화 통신망과 인터페이스가 행하여진다. 도면 번호(6)은 데이타 수신기로, 상기 수신기(1) 중의 판별기 출력으로부터 순방향 채널 제어 메시지를 수신한다. 도면 번호(7)은 데이타 송신기로, 데이타 메시지를 맨체스터 부호 형식으로 부호화하고, 무선 기지국에 전달하도록 상기 송신기(2)에 결합되어 있다. 도면 번호(8)은 8비트 마이크로프로세서로 이루어진 제어 회로로, 무선 통신 장치 내의 각 장치를 제어하기 위한 데이타 메시지를 상기 데이타 수신기(6) 및 데이타 송신기(7)을 통해서 송수신한다.
제4도는 상기 데이타 수신기(6)의 블록도를 도시한 것으로, 도면 번호(601)은 상기 수신기(1)의 판별기로부터의 아날로그 신호를 디지탈화하여 맨체스터 부호 형식의 데이타 신호를 얻는 리미터, 도면 번호(602)는 공지된 PLL 회로로 구성되고, 맨체스터 부호 형식의 데이타 신호에 동기한 데이타 클럭 신호(RT)를 생성하는 클럭 신호 발생 회로, 도면 번호(603)은 맨체스터 부호 형식의 데이타 신호 및 데이타 클럭 신호(RT)를 입력하고, 이 맨체스터 부호 형식의 데이타 신호를 NRZ형식의 데이타 신호로 변환하는 맨체스터 복호기, 도면 번호(604)는 상기 복호기(603)으로 부터의 NRZ데이타를 병렬 변환하는 병렬 변환기로 8비트의 제1, 제2 시프트 레지스터(605,606)으로 이루어지고, 이 각각의 시프트 레지스터(605,606)은, 데이타 클럭신호(RT)를 입력하는 인버터(607)의 출력 신호(
Figure kpo00002
)의 타이밍으로 동작한다. 도면번호(608)은 상기 병렬 변환기(604)의 제1시프트 레지스터(605)의 출력 신호를 데이타 클럭 신호(RT)의 타이밍으로 판독하는 타이밍 레지스터, 도면 번호(609)는 이 타이밍 레지스터의 출력 신호를, 인버터(607)의 출력 신호(
Figure kpo00003
)를 8분주하는 분주기(610)의 출력신호(
Figure kpo00004
)의 타이밍으로 판독하는 수신 데이타 버퍼 레지스터, 도면번호(611)은 상기 병렬 변환기(604)의 각각의 시프트 레지스터(605,606)의 출력 신호를 입력하여 비트 동기 필드의 다음 4비트와 워드 동기 필드로 구성되는 워드 동기 문자를 검출하는 워드 동기 검출기로, 인버터(612 내지 619)와 AND게이트(620)의 조합으로 워드 동기 문자 검출용의 논리 게이트를 구성하고, 그리고 이 논리 게이트의 출력 신호, 즉 AND게이트(620)의 출력 신호를 8비트의 워드 동기 검출용 시프트 레지스터(621)에 의하여 데이타 클럭 신호(RT) 의 타이밍으로 판독하도록 하고 있다. 또한, 일반적으로는, 워드 동기 필드만으로 워드 동기 문자를 구성해도 좋지만, 더욱 정밀도를 높이기 위해 여기에서는 워드 동기 필드에 비트 동기 필드의 다음 4비트를 부가하고 있다. 도면 번호(622)는 상기 워드 동기 검출용 시프트 레지스터(621)의 출력을 분주기(610)의 출력신호(
Figure kpo00005
)의 타이밍으로 판독하는 워드 동기 검출용 버퍼 레지스터이다.
다음으로, 제5도는 각부의 신호 파형도이고, 제6도는 상기 제어 회로(8)의 주요부 프로그램을 도시하는 플로우차트로, 이하 이들에 기초해서 동작을 설명한다.
우선, 무선 기지국으로부터 순방향 제어 채널 메시지가 송신되고, 이를 수신기(1)에서 수신하면, 리미터(601), 클럭 신호 발생 회로(602) 및 맨체스터 복호기(603)을 통해서 제1시프트 레지스터(605)에 NRZ데이타가 공급된다. 그리고, 이 제1시프트 레지스터(605)는 인버터(607)의 출력 신호(RT)의 타이밍으로 NRZ데이타를 차례차례 판독하고, 또 출력 신호 Q7의 출력 신호를 제2시프트 레지스터(606)으로 공급한다. 이 제2 시프트 레지스터(606)도 제1시프트 레지스터(605)와 동일하게 인버터(607)의 출력 신호(RT)의 타이밍으로 출력 Q7의 출력 신호를 판독한다. 다음으로, 워드 동기 검출기(611)은 논리 게이트에 의하여, 제1, 제2 시프트 레지스터(605,606)의 출력 신호에 기초해서 워드 동기 문자의 감시를 완수하고, 워드 동기 문자를 검출하면, AND게이트(620)으로 부터 1을 출력하게 된다. 그리고, 워드 동기 검출용 시프트 레지스터(621)은, 이 AND게이트(620)의 출력을 데이타 클럭 신호(RT)의 타이밍으로, 즉 인버터(607)의 출력 신호(RT)에 대해서 반주기 지연해서 판독한다. 또한, 제1, 제2 시프트 레지스터(605, 606)에서 워드 동기 문자가 출력될 때, 제2 시프트 레지스터(606)의 출력 Q3에서는 닫힘-열림 비트가 출력되기 때문에, AND게이트(620)에 대해서는, 이 출력은 입력되어 있지 않다. 그리고, 타이밍 레지스터(608)은, 워드 동기 검출용 시프트 레지스터(621)과의 동기 타이밍을 취하기 위해, 제1 시프트 레지스터(605)의 출력 신호를 데이타 클럭 신호(RT)의 타이밍으로 판독하고, 그리고 각각의 버퍼 레지스터(609,622)는 분주기(610)의 출력 신호(RT8)의 타이밍으로 타이밍 레지스터(608), 워드 동기 검출용 시프트 레지스터(621)의 출력 신호를 판독한다. 이에 따라, 제7도와 같이 수신 데이타 버퍼 레지스터(609)로 부터는 8비트마다 NRZ데이타가 병렬 데이타(이하 수신 데이타라 칭함)로서 출력되고, 그리고 워드 동기 검출용 버퍼(622)로 부터는 데이타 버퍼 레지스터(609)의 출력신호에 워드 동기 확정 플래그를 대응시킨 8비트의 병령 데이타(이하 동기 데이타라 칭함)출력하게 된다.
다음으로, 제어 회로(8)은 분주기(610)의 출력 신호에 기초해서 인터럽트 요구가 있는지의 여부를 검출하여, 요구가 있으면 키 스캔 등의 다른 처리를 중단하고, 수신 데이타 및 동기 데이타를 판독한다(스텝 S-1 내지 S-3). 그리고, 동기 데이타에 워드 동기 확정 플래그가 있는지의 여부를 검출해서, 없으면 스텝(S-2)로 되돌아간다(스텝 S-4,S-9). 또, 워드 동기 확정 플래그가 있으면, 그 비트 위치를 검출해서, 그 비트 위치 이후의 수신 데이타를 데이타 메모리에 저장한다(스텝 S-5,S-6). 또한, 일단 동기가 취해지면, 플래그 레지스터 F에 플래그가 세워진다(스텝 S-7). 이후, 인터럽트 요구가 있으면, 워드 동기 확정 플래그의 유무에 관계없이, 수신 데이타를 데이타 메모리에 저장하고 그리고 모든 수신 데이타의 판독이 완료되면, 소정의 데이타 처리를 실행하게 된다(스텝 S-9 내지 S-12).
본 발명은 상기와 같이 워드 동기 수단으로부터 동기 위치를 표시하는 병렬 데이타를 송출하도록 하고, 그리고 제어 수단에 있어서는 변환 수단 및 워드 동기 수단의 병렬 데이타를 대응시켜서 워드 동기의 회복을 행하도록 한 것이며, 이 제어 수단에 있어서 고속 처리를 행할 수 있다.

Claims (1)

  1. 선정된 워드 동기 문자를 포함하는 직렬 데이타(NRZ)의 워드 동기를 회복시키기 위한 동기 회복 회로에 있어서, 상기 직렬 데이타(NRZ)를 n(n은 2이상의 정수)비트의 제1병렬 데이타로 변환하고, 선정된 타이밍(
    Figure kpo00006
    )에서 상기 제1병렬 데이타를 래치하기 위한(609)데이타 변환 수단(604,608), 상기 선정된 워드 동기 문자를 검출하며(604,611), 상기 제1병렬 데이타에서의 상기 문자의 워드 동기 위치를 표시하는 n비트의 제2병렬 데이타를 발생시키며(621), 상기 선정된 타이밍(
    Figure kpo00007
    )에서 상기 제2병렬 데이타를 래치하는(622)동기 데이타 발생 수단(604,611,621), 및 상기 제2병렬 데이타에 기초하여 상기 제1병렬 데이타에서의 상기 워드 동기 위치를 식별함으로써 상기 직렬 데이타(NRZ)의 워드 동기를 회복시키기 위한 제어 수단(8)을 구비하고, 상기 제어수단(8)은 인터럽션 요청(RT8)을 수신함에 따라 워드 동기가 회복되는 데이타에 기초하여 인터럽션 처리를 실행하고, 인터럽션 요청이 수신되지 않음에 따라 워드 동기 회복과는 다른 처리를 실행하기 위해 배치되며, 상기 제1 및 제2병렬 데이타는 각 인터럽션 처리를 위한 다른 타이밍(
    Figure kpo00008
    )에서 단일 데이타 버스(623)를 통해 상기 제어 수단 내로 판독되는 것을 특징으로 하는 동기 회복 회로.
KR1019890018894A 1988-12-20 1989-12-19 무선 통신 장치 KR0160279B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32109688 1988-12-20
JP63-321096 1988-12-20

Publications (2)

Publication Number Publication Date
KR900011208A KR900011208A (ko) 1990-07-11
KR0160279B1 true KR0160279B1 (ko) 1998-12-01

Family

ID=18128774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018894A KR0160279B1 (ko) 1988-12-20 1989-12-19 무선 통신 장치

Country Status (5)

Country Link
US (1) US5040195A (ko)
EP (1) EP0374906B1 (ko)
KR (1) KR0160279B1 (ko)
CA (1) CA2006250C (ko)
DE (1) DE68927823T2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991003110A1 (fr) * 1989-08-25 1991-03-07 Nippon Telegraph And Telephone Corporation Methode de commande d'un commutateur de canal radio
FR2664765B1 (fr) * 1990-07-11 2003-05-16 Bull Sa Dispositif de serialisation et de deserialisation de donnees et systeme de transmission numerique de donnees en serie en resultant.
JP2666679B2 (ja) * 1993-04-27 1997-10-22 日本電気株式会社 スロット受信同期回路
KR970002845B1 (ko) * 1993-12-31 1997-03-12 엘지전자 주식회사 디지탈 오디오 신호의 복조장치
US5764648A (en) * 1994-07-20 1998-06-09 Sanyo Electric Co., Ltd. Method and apparatus for generating a transmission timing signal in a wireless telephone
JP2975857B2 (ja) * 1994-11-21 1999-11-10 三洋電機株式会社 無線通信装置
US5781544A (en) * 1996-01-17 1998-07-14 Lsi Logic Corporation Method for interleaving network traffic over serial lines
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method
US5956370A (en) * 1996-01-17 1999-09-21 Lsi Logic Corporation Wrap-back test system and method
US5781038A (en) * 1996-02-05 1998-07-14 Lsi Logic Corporation High speed phase locked loop test method and means
US5790563A (en) * 1996-02-05 1998-08-04 Lsi Logic Corp. Self test of core with unpredictable latency
US5896426A (en) * 1996-02-05 1999-04-20 Lsi Logic Corporation Programmable synchronization character
JP3441589B2 (ja) * 1996-02-29 2003-09-02 シャープ株式会社 同期検出復調回路
US6574756B1 (en) * 1998-08-31 2003-06-03 International Business Machines Corporation Method and apparatus for identifying the start of a data field using a fault tolerant sync word
DE19961131A1 (de) * 1999-12-17 2002-07-18 Siemens Ag Vorrichtung und Verfahren zum Ausgleichen von Datenlaufzeiten
US6977969B2 (en) * 2000-06-28 2005-12-20 Samsung Electronics Co., Ltd. Digital FM receiver for recovering FM digital data frame in mobile communication system
WO2002030036A1 (en) * 2000-10-06 2002-04-11 Flextronics Semiconductor Design, Inc. Coherent expandable high speed interface
US7352777B2 (en) * 2001-10-31 2008-04-01 Intel Corporation Data framer
US7188290B2 (en) * 2002-04-23 2007-03-06 Intel Corporation Data alignment for telecommunications networks
JP3704709B2 (ja) * 2002-10-02 2005-10-12 日本電気株式会社 データ再同期化装置
ATE532288T1 (de) * 2003-03-04 2011-11-15 Timelab Corp Takt- und datenwiederherstellungsverfahren und - vorrichtung
JP4796983B2 (ja) * 2007-03-08 2011-10-19 オンセミコンダクター・トレーディング・リミテッド シリアル/パラレル変換回路、液晶表示駆動回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3308434A (en) * 1963-01-09 1967-03-07 Teletype Corp Synchronization circuit for signal generators using comparison of a specific data message
US3760355A (en) * 1972-03-08 1973-09-18 Motorola Inc Digital pattern detector
US3909724A (en) * 1973-06-26 1975-09-30 Addressograph Multigraph Start bit detector and data strober for asynchronous receiver
US4029900A (en) * 1976-01-26 1977-06-14 Bell Telephone Laboratories, Incorporated Digital synchronizing signal recovery circuits for a data receiver
US4107459A (en) * 1977-05-16 1978-08-15 Conic Corporation Data processor analyzer and display system
GB2089178B (en) * 1980-11-18 1984-07-04 Sony Corp Digital signal processing
CH656760A5 (de) * 1981-11-11 1986-07-15 Landis & Gyr Ag Verfahren und anordnung zur sicherstellung der start-synchronisation eines aus bit-impulsfolgen bestehenden telegramms innerhalb eines empfaengers.
JPS5890837A (ja) * 1981-11-19 1983-05-30 Nec Corp 信号検出回路
US4450572A (en) * 1982-05-07 1984-05-22 Digital Equipment Corporation Interface for serial data communications link
JPS58200654A (ja) * 1982-05-18 1983-11-22 Nec Corp 通信装置
US4726014A (en) * 1983-01-11 1988-02-16 U.S. Holding Company, Inc. Cellular mobile radio service telephone system
JPS6068787A (ja) * 1983-09-26 1985-04-19 Hitachi Ltd フレ−ミングコ−ド検出回路
GB2174567A (en) * 1985-04-29 1986-11-05 Philips Electronic Associated Deriving frame interval signals
AU6147886A (en) * 1985-08-30 1987-03-24 Motorola, Inc. Radiotelephone system employing digitized speech/data and embedded signalling
JPH0775343B2 (ja) * 1986-02-14 1995-08-09 株式会社日立製作所 同期検出回路及び方法
GB8609499D0 (en) * 1986-04-18 1986-05-21 Gen Electric Co Plc Digital transmission system
JPS63245032A (ja) * 1987-03-31 1988-10-12 Fujitsu Ltd 高速フレ−ム同期方式

Also Published As

Publication number Publication date
DE68927823T2 (de) 1997-09-18
CA2006250C (en) 2000-06-13
DE68927823D1 (de) 1997-04-10
CA2006250A1 (en) 1990-06-20
US5040195A (en) 1991-08-13
EP0374906B1 (en) 1997-03-05
KR900011208A (ko) 1990-07-11
EP0374906A3 (en) 1991-06-26
EP0374906A2 (en) 1990-06-27

Similar Documents

Publication Publication Date Title
KR0160279B1 (ko) 무선 통신 장치
US4686690A (en) Synchronous data receiver circuit
EP0409230B1 (en) Phase matching circuit
US5311554A (en) Synchronized offset extraction in a data receiver
EP0090019A4 (en) CIRCUIT FOR DETECTING ERRORS IN MULTIPLE SOURCE CLOCK SIGNAL COMMUNICATIONS.
JPS6348460B2 (ko)
US5051993A (en) Mixed modulation level communication system
CA2064315C (en) Selective calling receiver
US3810155A (en) Method and apparatus for coding a data flow carrying binary information
JP2609934B2 (ja) ワード同期を回復する同期回復回路
JP2730463B2 (ja) 無線選択呼出受信機
JP3093730B2 (ja) 無線選択呼び出し受信機
JPH09224058A (ja) ビット同期回路及びビット同期方法
EP0124576B1 (en) Apparatus for receiving high-speed data in packet form
JP2848229B2 (ja) 受信回路
JPH09307531A (ja) ビット誤り率測定方法およびその装置
JP3180960B2 (ja) セルラー電話受信部のメッセージ抽出方法
JPH088869A (ja) 受信装置
JP2001060943A (ja) データ伝送システム
SU1210229A1 (ru) Многоканальна некогерентна система св зи
JPS60226249A (ja) デ−タ伝送方式
KR930007721B1 (ko) Nrz/cmi(ii) 부호 변환장치
KR910005316B1 (ko) 유도 과반수 검출방법에 의한 디지탈 전화기와 데이타 터미날간의 데이타 통신회로
CN114143157A (zh) 基于fpga的以太网数据恢复方法、装置及电气设备
JP2001127744A (ja) 調歩同期式データ通信装置、及び調歩同期式データ通信方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080808

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee