DE19961131A1

DE19961131A1 - Vorrichtung und Verfahren zum Ausgleichen von Datenlaufzeiten

Info

Publication number: DE19961131A1
Application number: DE19961131A
Authority: DE
Inventors: Christian Wenk
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1999-12-17
Filing date: 1999-12-17
Publication date: 2002-07-18
Also published as: WO2001045454A3; CN1411675A; WO2001045454A2; US20030099230A1; CN1399725A; CN1210573C; US6768734B2

Abstract

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zum Ausgleichen von Datenlaufzeiten mit einer Vielzahl von Serien/Parallelwandlern (2), einer Vielzahl von Datenwort-Synchronisationseinheiten (3), einer Vielzahl von Speichervorrichtungen (4) und einer Vielzahl von Parallel/Serienwandlern (5) zum zeitgleichen Auslesen der in der Vielzahl von Speichervorrichtungen (4) gespeicherten Daten. Insbesondere durch das Einfügen bzw. Verwerfen von zumindest einem vorbestimmten Kennwort in der Vielzahl von Datenströmen erhält man einen Ausgleich von Datenlaufzeiten.

Description

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und eine Verfahren zum Ausgleichen von Datenlaufzeiten in ei ner Vielzahl von seriellen Eingangsdatenströmen, wie sie bei spielsweise von einem Koppelnetzwerk in einer Telekommunika tions-Vermittlungsanlage vermittelt werden.

Die Erfindung bezieht sich insbesondere auf eine Vorrichtung und ein Verfahren zum Ausgleichen von Datenlaufzeiten, wie sie beispielsweise im Typ D der Siemens EWSD-Vermittlungs anlage eingesetzt wird. Diese neuartige Vermittlungsanlage zeichnet sich insbesondere durch einen verdichteten Daten strom aus, bei dem beispielsweise 16 herkömmliche Leitungs gruppen (line/trunk groups) zu einem Datenstrom zusammenge faßt werden. Vorzugsweise weist ein Rahmen in einem derart verdichteten Zeitmultiplexsystem (neben 2 × 128 Testkanälen) 16 × 128 Nutzkanäle mit jeweils 80 kbit/s. Da jedoch für die 16 zusammengefaßten Leitungsgruppen unterschiedliche Laufzei ten auftreten können, ergibt sich im verdichteten Datenstrom, der sich im wesentlichen aus den Datenströmen der 16 Lei tungsgruppen zusammensetzt, ein Datenrahmen mit unterschied licher Länge. Genauer gesagt tritt im verdichteten Datenstrom eine rahmeninterne Schwankung für die dazugehörigen Datenrah men auf, die im wesentlichen durch Laufzeitunterschiede der Leitungsgruppen hervorgerufen wird.

Wenn darüber hinaus eine Vielzahl von derartigen Verdich tungseinheiten jeweils 16 Leitungsgruppen zusammenfassen, er geben sich ferner zwischen den verdichteten Datenströmen wie derum unterschiedliche Anfangs- und Endpunkte für die jewei ligen Datenrahmen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Vorrich tung und ein Verfahren zum Ausgleichen von Datenlaufzeiten in einer Vielzahl von seriellen verdichteten Eingangsdatenströ men zu schaffen, wobei am Ausgang eine Vielzahl von zueinan der synchronen Datenströmen zeitgleich und in Phase ausgege ben werden.

Erfindungsgemäß wird diese Aufgabe hinsichtlich der Vorrich tung durch die Merkmale des Patentanspruchs 1 und hinsicht lich des Verfahrens durch die Maßnahmen des Patentanspruchs 9 gelöst.

Insbesondere durch die Verwendung einer Vielzahl von Daten wort-Synchronisationseinheiten zum Synchronisieren der Viel zahl von Eingangsdatenströmen auf einer Datenwortebene in ei ne Vielzahl von synchronisierten parallelen Eingangsdaten strömen, wobei das Synchronisieren auf Datenwortebene ein Einfügen oder Verwerfen von zumindest einem vorbestimmten Kennwort in die Vielzahl von Eingangsdatenströmen darstellt, erhält man auf relativ einfache Weise eine Vorrichtung und ein Verfahren zum Ausgleichen von Datenlaufzeiten, bei dem die ausgegebenen Datenströme zueinander absolut synchron und gleichzeitig ohne Phasenverschiebungen ausgegeben werden kön nen.

Vorzugsweise wird eine Vielzahl von Serien/Parallelwandlern zum Umwandeln eines verdichteten seriellen Eingangsdaten stroms in einen parallelen Datenstrom der Vielzahl von Ein gangsdatenströmen verwendet, wodurch sich eine Datenrate des Datenstroms wesentlich verringern läßt. Vor dem seriell/pa rallel Wandeln werden die Eingangsdatenströme mit Hilfe von sogenannten Phase-Alignern auf den internen 184 MHz Takt ein gephast. Phase-Aligner sind analoge Schaltungen die einen Wechsel von 0 auf 1 oder umgekehrt erkennen können und das Signal dann der bevorzugten Phase zuordnen können.

Vorzugsweise bestehen die Vielzahl von Datenwort-Synchronisa tionseinheiten jeweils aus variablen Serienspeichereinheiten und einer dazugehörigen Steuereinheit, wodurch der paralleli sierte Eingangsdatenstrom für unterschiedliche Zeitpunkte ge zielt weiterverarbeitet werden kann. Als Zwischenspeicher werden eine Vielzahl von Speichervorrichtungen verwendet, die über Parallel/Serienwandler gleichzeitig ausgelesen werden können, wodurch sich am Ausgang eine Vielzahl von seriellen Datenströmen ergeben, die genau zeitgleich und mit einer identischen Datenrahmenlänge ausgegeben werden.

In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.

Die Erfindung wird nachstehend anhand eines Ausführungsbei spiels unter Bezugnahme auf die Zeichnung näher beschrieben.

Es zeigen:

Fig. 1 eine vereinfachte zeitliche Darstellung von Ein gangs- und Ausgangsdatenströmen zur Veranschauli chung einer Funktionsweise der erfindungsgemäßen Datenlaufzeit-Ausgleichsvorrichtung;

Fig. 2 eine vereinfachte Darstellung eines Datenrahmens, wie er vorzugsweise in der erfindungsgemäßen Daten laufzeit-Ausgleichsvorrichtung synchronisiert wird;

Fig. 3 eine vereinfachte Blockdarstellung der erfindungs gemäßen Datenlaufzeit-Ausgleichsvorrichtung; und

Fig. 4 eine vereinfachte Blockdarstellung einer in der er findungsgemäßen Datenlaufzeit-Ausgleichsvorrichtung gemäß Fig. 3 verwendeten Datenwort-Synchronisa tionseinheit.

Fig. 1 zeigt eine vereinfachte Darstellung von Eingangs- und Ausgangsdatenströmen zur Veranschaulichung einer Funktions weise der erfindungsgemäßen Datenlaufzeit-Ausgleichsvor richtung 1, wobei sie vorzugsweise in einem Koppelnetzwerk einer Telekommunikations-Vermittlungsanlage verwendet wird.

Wie bereits in der Beschreibungseinleitung angedeutet wurde, besitzt beispielsweise der Typ D der Siemens EWSD-Vermitt lungsanlage eine (nicht dargestellte) Multiplexereinheit bzw. Verdichtungseinheit zum Verdichten eines über Leitungsgruppen (line/trunk groups) zugeführten zu vermittelnden Datenstroms. Vorzugsweise werden hierbei 16 Leitungsgruppen bzw. deren 128 Nutzkanäle mit jeweils 69 kbit/s in einem Datenstrom von ca. 184 Mbit/s (der zusätzliche Testkanäle und Prüfdaten auf weist) verdichtet. Da jedoch aufgrund von Laufzeitunter schieden jeweilige Datenkanäle im Datenstrom der Leitungs gruppen zeitlich unterschiedlich ausfallen können, ergeben sich für eine Vielzahl von verdichteten Eingangsdatenströmen DIN0, DIN1 bis DIN31 voneinander abweichende Datenrahmen.

Gemäß Fig. 1 besitzt beispielsweise ein Eingangsdatenstrom DIN0 einen Datenrahmen mit einer korrekten zeitlichen Positi on und Länge T. Demgegenüber kann jedoch ein Eingangsdaten strom DIN1 einen Datenrahmen aufweisen, der aufgrund von Laufzeitunterschieden eine verkürzte Länge T - Δt₁ aufweist und gegenüber dem korrekten Datenrahmen im Eingangsdatenstrom DIN0 um eine Zeit τ₁ vorläuft. In gleicher Weise kann ein Eingangsdatenstrom DTN31 einen gegenüber dem Eingangsdaten strom DIN0 verlängerten Datenrahmen T + Δt₃₁ aufweisen, der darüber hinaus um eine Zeit τ₃₁ nachläuft. Die erfindungsge mäße Datenlaufzeit-Ausgleichsvorrichtung gleicht nun die je weiligen Datenrahmen der Eingangsdatenströme DIN0, DIN1 bis DIN31 mit ihren verschiedenen Längen und Anfangszeitpunkten derart aus, daß sie als Ausgangsdatenströme DOUT0, DOUT1 bis DOUT31 synchronisierte Datenrahmen mit einer konstanten Länge und einem gleichen Anfangs- und Endpunkt aufweisen. Derartige synchronisierte Datenströme sind zwingend erforderlich, wenn beispielsweise in einem nachgeschalteten Koppelnetzwerk einer Telekommunikations-Vermittlungsanlage eine zeitliche und/oder räumliche Zuordnung der in den Datenrahmen vorhandenen Daten kanäle erfolgen soll.

Fig. 2 zeigt eine vereinfachte Darstellung einer Rahmen struktur, wie sie beispielsweise in den Eingangsdatenströmen DIN0 bis DIN31 und Ausgangsdatenströmen DOUT0 bis DOUT31 vor liegt. Gemäß Fig. 2 werden Datenströme von ca. 184 Mbit/s synchronisiert bzw. ausgeglichen, wobei die Datenströme aus Testkanälen tstch, synw0 bis synw3, asw0 bis asw9 (2 mal 128 Datenkanäle) sowie Nutzkanälen payld (16 mal 128 Datenkanäle) bestehen. In Fig. 2 ist lediglich ein Ausschnitt der gesam ten Rahmenstruktur (insgesamt 2304 Datenkanäle) dargestellt, wobei insbesondere die relativen Kanaladressen 5 bis 7, 9 bis 15, 19 bis 31, 33 bis 63 und 69 bis 126 zur Vereinfachung der Rahmenstruktur nicht dargestellt sind. Über diese weiteren relativen Kanaladressen des synchronen Zeitmultiplexrahmens werden lediglich die weiteren Nutzkanäle payld im Koppelnetz werk übertragen.

Der in Fig. 2 dargestellte Zeitmultiplexrahmen wird demzu folge mit in Fig. 1 dargestellten Laufzeitverzögerungen bzw. rahmeninternen Abweichungen Δt₁ oder Δt₃₁ übertragen und be steht vorzugsweise aus 16 × 128 Nutzkanälen, wie sie bei spielsweise von 16 Leitungsgruppen übertragen und von nicht dargestellten Multiplexerstufen erzeugt werden. Wesentlich für die vorliegende Erfindung ist jedoch die Verwendung von zumindest einem vorbestimmten Kennwort, welches sich vorzugs weise innerhalb der 2 × 128 = 256 Testkanäle befindet. Vor zugsweise wird für dieses vorbestimmte Kennwort ein Synchro nisations-Datenwort synw0, welches an der ersten Stelle im Datenrahmen liegt, verwendet. Es können jedoch in gleicher Weise die weiteren Synchronisations-Datenwörter synw1, synw2, synw3 oder ein anderes Datenwort des Datenrahmens verwendet werden.

Die eigentliche Notwendigkeit der Synchronisations-Daten wörter synw0 bis synw3 liegt zunächst in der Erkennung des Rahmenanfangs, von dem ausgehend die restlichen Datenwörter bzw. Datenkanäle eines jeweiligen Datenrahmens festgelegt werden können. In der vorliegenden Erfindung wird jedoch bei spielsweise das vorbestimmte Kennwort synw0 zum Ausgleichen der vorstehend beschriebenen Laufzeitunterschiede verwendet, wobei sich im wesentlichen ein derartiger Ausgleich durch ein Verwerfen oder ein zusätzliches Einfügen des vorbestimmten Kennworts synw0 in den Datenstrom ergibt. Ein Zwischenspei cher bzw. variable Serienspeichereinheit erzeugt hierbei den Ausgleich der Laufzeitunterschiede indem er eine variable Da tenmenge (1 bis 4 Datenwörter) zwischenspeichert. Das Einfü gen oder Verwerfen des syncw0 Kenntorts wird dazu benutzt, um in speziellen Situationen den Zwischenspeicher in seinen Be triebszustand zurückzuführen(Speicher zu voll oder zu leer).

Fig. 3 zeigt eine vereinfachte Blockdarstellung der erfin dungsgemäßen Datenlaufzeit-Ausgleichsvorrichtung. Gemäß Fig. 3 ermöglicht die erfindungsgemäße Datenlaufzeit-Ausgleichs vorrichtung eine Synchronisation einer Vielzahl von Eingangs datenströmen DIN0 bis DIN31 in zueinander synchronisierte Ausgangsdatenströme DOUT0 bis DOUT31. Gemäß Fig. 3 besitzt jeder Eingangsdatenstrom DIN0 bis DIN31 bzw. dazugehöriger Ausgangsdatenstrom DOUT0 bis DOUT31 jeweils einen Serien/Pa rallelwandler 2, eine Datenwort-Synchronisationseinheit 3, eine Speichervorrichtung 4 und einen Parallel/Serienwandler 5.

Gemäß Fig. 3 wird demzufolge ein serieller Eingangsdaten strom DIN0 mit ca. 184 Mbit/s dem Serien/Parallelwandler 2 zugeführt, in dem aus dem seriellen Eingangsdatenstrom ein bitparalleler Eingangsdatenstrom erzeugt wird. Vorzugsweise verwendet der Serien/Parallelwandler die Breite eines Daten wortes, wobei im vorliegenden Ausführungsbeispiel ein 10 Bit breiter paralleler Datenstrom hsdata an die Datenwort-Syn chronisationseinheit 3 abgegeben wird. Zum genauen Festlegen einer Position innerhalb eines Datenrahmens wird ferner eine Adresse hsadr über einen parallelen Adreßbus der Datenwort- Synchronisationseinheit 3 zugeführt. Auf diese Weise ergibt sich eine wesentliche Verringerung der Datenrate für den pa rallelen Eingangsdatenstrom hsdata und hsadr, wodurch sich die technische Realisierung insbesondere für die Datenwort- Synchronisationseinheit vereinfachen läßt.

Ferner erzeugen die Serien/Parallelwandler 2 ein Datengültig keitssignal hsdv, welches angibt, ob gültige Daten vorhanden sind oder nicht. Ein Taktsignal clk92 ist der 92 MHz System takt, wobei ein Taktsignal clk184 einen 184 MHz Takt dar stellt, mit dem die Serien/Parallel-Wandler arbeiten und der durch eine Taktverdoppelung mittels einer PLL erzeugt wird.

In Abhängigkeit von diesen Datenströmen bzw. Datensignalen synchronisiert die Datenwort-Synchronisationseinheit 3 die parallelen Eingangsdatenströme auf Datenwortebene in synchro nisierte parallele Eingangsdatenströme equdata und equadr, die im wesentlichen den nicht synchronisierten Eingangsdaten strömen hsdata und hsadr entsprechen. Die Synchronisierung erfolgt hierbei im wesentlichen durch die zentral gesteuerte Ausgabe von Datenwörtern. Ein zentrales Synchronisations signal bzw. Master-Synchronisationssignal sync4, welches ei nen festen Raster von 5 clk92 Takte hat, steuert die Ausgabe der Datenwörter. Durch das Einfügen oder Entfernen des sync0 Kennwortes schafft man einen Ausgleich im Zwischenspeicher um diesen in die Nähe seines Betriebszustandes zu bringen.

Die synchronisierten parallelen Eingangsdatenströme equdata und equadr werden anschließend in einer Speichervorrichtung 4 derart zwischengespeichert, daß die gleichzeitig zu dem Ma ster-Synchronisationssignal sync4 über Leseadressen rdadr auslesenden Parallel/Serienwandler 5 Lesedaten rddata zeit gleich als Ausgangsdatenströme DOUT0 bis DOUT31 ausgeben kön nen. Ein Schreibzeiger, der im wesentlichen von der Daten wort-Synchronisationseinheit 3 gesteuert wird, ist hierbei unabhängig von einem Lesezeiger, der von einer für alle 32 Datenströme (nicht dargestellten) zentralen Einheit gesteuert wird. Vorzugsweise besitzt jede Speichervorrichtung 4 2304 Speicherzellen mit jeweils einer Breite von 10 Bit, wodurch ein in einem Rahmen übertragenes Datenvolumen vollständig zwischengespeichert werden kann.

Die Parallel/Serienwandler 5 dienen der Umwandlung der pa rallelen Lesedaten rddata in serielle Ausgangsdatenströme DOUT0 bis DOUT31 von wiederum ca. 184 Mbit/s. Die so gewonne nen Ausgangsdatenströme DOUT0 bis DOUT31 sind nunmehr zuein ander vollständig synchronisiert und phasengleich, weshalb sie ohne weiteres von einem nachgeschalteten Koppelnetzwerk zeitlich und räumlich zugeordnet werden können.

Fig. 4 zeigt eine vereinfachte Blockdarstellung der in der erfindungsgemäßen Datenlaufzeit-Ausgleichsvorrichtung 1 ver wendeten Datenwort-Synchronisationseinheit 3. Gemäß Fig. 4 besteht die Datenwort-Synchronisationseinheit 3 im wesentli chen aus einer variablen Serienspeichereinheit, die den vor stehend beschriebenen Zwischenspeicher darstellt, und einer Steuereinheit zum Steuern der Serienspeichereinheit. Die va riable Serienspeichereinheit besteht hierbei im wesentlichen aus 4 seriell geschalteten Auswahlregistern 31 bis 34, die jeweils ein Register Q1, Q2, Q3 und Q4 sowie eine dazugehöri ge Auswahlstufe MUX1, MUX2, MUX3 und MUX4 zum Auswählen von unterschiedlichen Eingangsanschlüssen aufweisen. Die Aus wahlstufen MUX1 und MUX2 der ersten beiden Auswahlregister 31 und 32 besitzen hierbei jeweils einen Eingangsanschluß h zum Beibehalten des im Register abgelegten Dateninhalts bzw. Da tenworts, einen Eingangsanschluß i zum Einfügen des vorbe stimmten Kennworts synw0, einen Eingangsanschluß s zum Über nehmen eines Dateninhalts bzw. Datenwortes des nächsten Regi sters und einen Eingangsanschluß d zum Übernehmen von eigent lichen Eingangsdaten bzw. den parallelen Eingangsdatenströmen hsdata und hsadr. Das Auswahlregister 34 besitzt im vorlie genden Ausführungsbeispiel lediglich die Eingangsanschlüsse h und d. Das Auswahlregister 33 besitzt die Eingangsanschlüsse h, s und d.

Eine Zustandsmaschine 35 steuert im wesentlichen die Aus wahlstufen MUX1 bis MUX4 der Auswahlregister 31 bis 34 über Steuersignale s1 bis s4, wobei neben der Auswahl der 4 Ein gangsanschlüsse ferner ein Leerbefehl (don't care) ausgegeben werden kann und keiner der vorstehend beschriebenen Eingangs anschlüsse angesteuert wird. Eine im ersten Register Q1 und letzten Register Q4 gespeicherte Adresse kann ferner über Er fassungseinheiten bzw. Vergleicherschaltungen 36 und 37 er faßt werden, wobei vorzugsweise eine Adresse adr = 0 über prüft wird, die eine Position des vorbestimmten Kennworts synw0 im Datenrahmen angibt. Die Erfassungseinheiten 36 und 37 ergeben gemeinsam mit der Zustandsmaschine 35 die Steuer einheit zur Steuerung der variablen Serienspeichereinheit 31 bis 34. Die Steuersignale sind hierbei im wesentlichen ein Master-Synchronisationssignal sync4, welches als gemeinsames Synchronisationssignal auch von den Parallel/Serienwandlern 5 zum Auslesen der Speichervorrichtungen 4 verwendet und im we sentlichen als Bezugspunkt für das Einschreiben in die Spei chervorrichtung 4 verwendet wird, und das Signal hsdv welches angibt, daß gültige neue Daten übernommen werden müssen.

Die Zustandsmaschine 35 steuert nunmehr einen sogenannten Füllzustand f0 bis f4 der variablen Serienspeichereinheit, die gemäß Fig. 4 einen FIFO-Speicher darstellt, derart, daß je nach Situation ein Rahmenkennwort bzw. das vorbestimmte Kennwort synw0 eingefügt oder entfernt wird, oder aber die Daten bzw. der Datenstrom einfach hindurch geschoben wird. Während eine von der zentralen Einheit angesteuerte Lesea dresse die 2304 Adressen der Speichervorrichtung 4 kontinu ierlich durchläuft bzw. ansteuert, wird die Schreibadresse jeweils von dem ersten Auswahlregister 31 als equadr gelie fert und kann insbesondere die Adresse 0 überspringen oder doppelt belegen, wodurch sich ein Annähern oder Entfernen der Lese- und Schreibzeiger ergibt. Die Speichervorrichtung 4, die vorzugsweise aus einem RAM (random access memory) be steht, wird vorzugsweise in einem Zeitmultiplexverfahren an gesteuert, wobei vorzugsweise ein Schreiben vor einem Lesen erfolgt. Auf diese Weise erhält man keine weiteren Probleme, wenn die Lese- und Schreibadresse gleich sind.

Wenn die Daten im parallelen Eingangsdatenstrom hsdata und hsadr zu schnell sind, d. h. ein diesen Zustand anzeigendes Signal hsdv vor dem Master-Synchronisationssignal sync4 er folgt, so füllt sich der Zwischenspeicher um eine Speicher stelle bzw. ein Auswahlregister (Q3,Q2,Q1 enthalten gültige Daten (im Normalbetrieb enthalten nur die Register Q2 und Q1 gültige Daten)). Wenn andererseits die Eingangsdaten zu lang sam sind, d. h. das Master-Synchronisationssignal sync4 be reits vorliegt und das Signal hsdv anzeigt, daß noch keine Daten vorhanden sind, so leert sich der Zwischenspeicher um eine Speicherstelle (nur Q1 enthält noch gültige Daten). Auf diese Weise werden die einzelnen Datenrahmen nicht ver fälscht, wobei Geschwindigkeitsunterschiede bis zu 0,6 Daten worte/Rahmen ausgeglichen werden können. Es sei hierbei dar auf hingewiesen, dass ein zu schnelles oder zu langsames Kom men von Daten 2304 mal vorkommen muss bis der Schreibzeiger den Lesezeiger an der Speichervorrichtung 4 überholt (oder umgekehrt).

Nachfolgend wird die Funktionsweise der Datenwort-Synchroni sationseinheit 3 im einzelnen beschrieben.

Grundsätzlich gibt es fünf Füllzustände f0 bis f4 für die va riable Serienspeichereinheit 31 bis 34 gemäß Fig. 3. Ein Füllzustand f0 zeigt hierbei an, daß in den Registern keine Daten vorhanden sind, wie dies beispielsweise im Anfangszu stand der Fall ist. In einem Füllzustand f1 besitzt lediglich das Register Q1 gültige Daten. In einem Füllzustand f2 besit zen die Register Q1 und Q2 gültige Daten, während in einem Füllzustand f3 die Register Q1 bis Q3 und in einem Füllzu stand f4 die Register Q1 bis Q4 gültige Daten aufweisen. Nach dem Einschalten oder Zurücksetzen der Datenwort-Synchro nisationseinheit 3 liegt zunächst der Füllzustand f0 vor. Mit dem nächsten Takt wird die Schaltung in den Füllzustand f2 gebracht, wobei in die Register Q1 und Q2 das vorbestimmte Kennwort synw0 eingefügt wird.

t Q1 = xx Q2 = xx Q3 = xx Q4 = xx (f0)

t+1 Q1 = synw0 Q2 = synw0 Q3 = xx Q4 = xx (f2)

hsdv = 0: s1 = i, s2 = i, s3 = don't care, s4 = don't care, wobei t+1 bedeutet, daß eine Taktperiode des 92 MHz Taktsi gnals angelaufen ist.

Liegen andererseits Daten für die variable Serienspeicherein heit vor, d. h. hsdv = 1, so setzt die Zustandsmaschine 35 die Steuersignale auf s1 = i, s2 = d, s3 = s4 = don't care, wo durch sich der folgende Zustand ergibt:

t Q1 = xx Q2 = xx Q3 = xx Q4 = xx (f0)

t+1 Q1 = synw0 Q2 = hsdata+hsadr Q3 = xx Q4 = xx (f2)

Der Füllzustand f2 ist der Normalbetrieb, wobei die Daten hsdata und hsadr durch die Auswahlregister 32 und 31 hin durch geschoben werden.

Nachfolgend wird das Verhalten der Datenwort-Synchronisa tionseinheit 3 für verschiedene Situationen beschrieben, die vom Normalbetrieb abweichen. Die Datenwerte xx sind hierbei beliebige Datenwerte, die durch den Ansteuerbefehl "don't ca re" hervorgerufen werden. Es ist jedoch jederzeit sicherge stellt, daß derartige Daten niemals aus dem Register nach au ßen gegeben werden.

Wenn Daten zu langsam kommen, d. h. beispielsweise ein neues Datum bzw. ein neues Datenwort erst nach 11 Takten des seri ellen Eingangsdatenstroms (184 MHz) kommt, so liegt das Si gnal hsdv auf Null während das Master-Synchronisationssignal sync4 bereits auf 1 liegt. In diesem Fall wir das Steuersi gnal s1 = s ausgegeben, während die weiteren Steuersignale s2 bis s4 den Befehl "don't care" ausgeben.

t Q1 = data1 Q2 = data2 Q3 = xx Q4 = xx (f2)

t+1 Q1 = data2 Q2 = xx Q3 = xx Q4 = xx (f1)

Kommen andererseits die Daten gleichzeitig, d. h. ein neues Datum kommt nach genau 10 Takten des seriellen Eingangsdaten stroms (184 MHz), so liegt das Signal hsdv auf 1 und das Ma ster-Synchronisationssignal sync4 ebenfalls auf 1. Die Zu standsmaschine 35 steuert die Signale s1 bis s4 derart an, daß gilt:

s1 = s, s2 = d, s3 und s4 = "don't care".

t Q1 = data1 Q2 = data2 Q3 = xx Q4 = xx (f2)

t+1 Q1 = data2 Q2 = hsdata+hsadr Q3 = xx Q4 = xx (f2)

Für den Fall, daß keine neuen Daten und kein neues Master- Synchronisationssignal sync4 vorliegt, steuert die Zustands maschine 35 die variable Serienspeichereinheit derart an, daß gilt:

s1 = h, s2 = h, s3 = s4 = "don't care".

t Q1 = data1 Q2 = data2 Q3 = xx Q4 = xx (f2)

t+1 Q1 = data1 Q2 = data2 Q3 = xx Q4 = xx (f2)

Kommen andererseits die Daten zu schnell, d. h. ein neues Da tum bzw. Datenwort kommt bereits nach 9 Takten des seriellen Eingangsdatenstroms (184 MHz), so liegt das Signal hsdv auf 1 und das Master-Synchronisationssignal sync4 auf 0. Die Zu standsmaschine 35 steuert hierbei die variable Serienspei chereinheit wie folgt an:

s1 = h, s2 = h, s3 = d und s4 = "don't care".

t Q1 = data1 Q2 = data2 Q3 = xx Q4 = xx (f2)

t+1 Q1 = data1 Q2 = data2 Q3 = hsdata+hsadr Q4 = xx (f3)

Die kritischen Situationen entstehen insbesondere, wenn im Füllzustand f4 die Daten zu schnell kommen (d. h. nach 9 Tak ten des seriellen Eingangsdatenstroms (184 MHz)) oder wenn im Füllzustand f1 die Daten zu langsam kommen (d. h. nach 11 Tak ten des seriellen Eingangsdatenstroms (184 MHz)). In diesen Füllzuständen wird die Adresse durch die Erfassungseinheiten 36 und 37 beobachtet, wobei für den Fall, daß die Adresse mit der Adresse des vorbestimmten Kennworts übereinstimmt, ein Erfassungssignal n1 und n4 ausgegeben wird.

So können beispielsweise die Daten und das Master-Synchroni sationssignal sync4 gleichzeitig kommen, d. h. ein neues Datum bzw. ein neuer Datenwert kommt nach 10 Takten des seriellen Eingangsdatenstroms (184 MHz). Die Zustandsmaschine 35 erhält hierbei die Signale hsdv = 1 und sync4 = 1 sowie das Erfas sungssignal n1 = 0. Daraufhin wird die variable Serienspei chereinheit wie folgt angesteuert:

s1 = d und s2 = s3 = s4 = "don't care"

t Q1 = data1 Q2 = xx Q3 = xx Q4 = xx (f1)

t+1 Q1 = hsdata+hsadr Q2 = xx Q3 = xx Q4 = xx (f1)

Wird andererseits im Register Q1 eine Adresse des vorbestimm ten Kennworts durch die Erfassungseinheit 37 festgestellt, d. h. n1 = 1 und liegen die Signale hsdv = 0 sowie sync4 = 1 vor, so erfolgt die Ansteuerung durch die Zustandsmaschine 35 wie folgt:
s1 = h und s2 = s3 = s4 = "don't care"

t Q1 = synw0 Q2 = xx Q3 = xx Q4 = xx (f1)

t+1 Q1 = synw0 Q2 xx Q3 = xx Q4 = xx (f1)

Ferner kann der Fall auftreten, daß die Daten zu langsam kom men und das Master-Synchronisationssignal sync4 bereits vor liegt. Das Signal hsdv liegt hierbei auf 0 wobei keine Adres se des vorbestimmten Kennworts erfaßt wird, d. h. n1 = 0. In diesem Fall erfolgt die Ansteuerung durch die Zustandsmaschi ne 35 wie folgt:

s1 = h und s2 = s3 = s4 = "don't care"

t Q1 = data1 Q2 = xx Q3 = xx Q4 = xx (f1)

t+1 Q1 = data1 Q2 = xx Q3 = xx Q4 = xx (f1)

In der Speichervorrichtung 4 wird also 2 mal auf die gleiche Adresse geschrieben. Es findet ein Verschieben des Schreib zeigers gegenüber dem Lesezeiger statt.

Kommen andererseits wiederum die Daten zu schnell, d. h. ein neues Datum kommt bereits nach 9 Takten des seriellen Ein gangsdatenstroms (184 MHz), so liegt das Signal hsdv auf 1 und das Master-Synchronisationssignal sync4 auf 0. Für die Zustandsmaschine 35 gilt:
s1 = h, s2 = d, s3 = s4 = "don' t care".

t Q1 = data1 Q2 = xx Q3 = xx Q4 = xx (f1)

t+1 Q1 = data1 Q2 = hsdata+hsadr Q3 = xx Q4 = xx (f2)

Für den Fall, daß keine neuen Daten und kein Master-Synchro nisationssignal sync4 vorliegt, müßte die Zustandsmaschine 35 eigentlich keinerlei Ansteuerung vornehmen. Wenn jedoch die Adresse des Datums in dem Register Q1 die Adresse des vorbe stimmten Kennworts aufweist, dann wird im Register Q2 das vorbestimmte Kennwort synw0 eingefügt, um in den Normalbe trieb bzw. Füllzustand f2 zurückzukehren. Dies ist die Stel le, in der das Einfügen des Synchronwortes stattfindet. Es findet somit eine Verschiebung des Schreibzeigers in der Speichervorrichtung 4 statt. Die Signale hsdv und sync4 lie gen hierbei auf 0, wobei die Erfassungseinheit 37 das Signal n1 = 1 ausgibt. Für die Zustandsmaschine gilt hierbei:

s1 = h, s2 = i, s3 = s4 = "don't care".

t Q1 = synw0 Q2 = xx Q3 = xx Q4 = xx (f1)

t+1 Q1 = synw0 Q2 = synw0 Q3 = xx Q4 = xx (f2)

Ferner kann der Fall auftreten, daß die Daten und das Master- Synchronisationssignal sync4 gleichzeitig eintreffen und die Adresse des Datums im Register Q4 mit der Adresse des vorbe stimmten Kennworts übereinstimmt. Diese Situation wird vor zugsweise dazu genutzt, um Freiraum in der Speichervorrich tung 4 zu schaffen. Der Schreibzeiger in der Speichervorrich tung 4 springt hierbei um eine Adresse nach vorne, ohne Daten zu verfälschen, weil die Adresse 0 übersprungen wird, in der immer das gleiche Datum, d. h. das vorbestimmte Kennwort steht. Dieses Springen kommt erst 4 Impulse des Mater-Syn chronisationssignals sync4 später vor, wenn die Daten von dem Auswahlregister 34 zu dem Auswahlregister 31 durchgeschoben wurden. Die Signale hsdv, sync4 und n4 liegen hierbei auf 1, wobei für die Zustandsmaschine 35 gilt:

s1 = s, s2 = s, s3 = d, s4 = "don't care".

t Q1 = data1 Q2 = data2 Q3 = data3 Q4 = synw0 (f4)

t+1 Q1 = data2 Q2 = data3 Q3 = hsdata+hsadr Q4 = xx (f3)

Sind andererseits wiederum die Daten zu schnell und steht im Register Q4 ein anderes Datum als das vorbestimmte Kennwort synw0, so geht das neue Datum verloren, wobei die Grenze der variablen Serienspeichereinheit erreicht ist. Für diesen Fall ergeben sich die Signale hsdv = 1, sync4 = 0 und n4 = 0. Für die Zustandsmaschine gilt:

s1 = h, s2 = h, s3 = h und s4 = h.

t Q1 = data1 Q2 = data2 Q3 = data3 Q4 = data4 (f4)

t+1 Q1 = data1 Q2 = data2 Q3 = data3 Q4 = data4 (f4)

Sind andererseits die Daten zu schnell und steht im Register Q4 das vorbestimmte Kennwort synw0, so wird das neue Datum in das Register Q4 übernommen und die anderen Daten werden in den Registern Q1 bis Q3 gehalten. Dies bedeutet, daß das vor bestimmte Kennwort synw0 überschrieben wird und der Schreib zeiger über die Adresse 0 in der Speichervorrichtung 4 springt. Auch in diesem Fall kann eine Datenverfälschung wei terhin verhindert werden. Die an der Zustandsmaschine 35 an liegenden Signale sind hierbei hsdv = 1, sync4 = 0 und n4 = 1. Für die Zustandsmaschine gilt daher:

s1 = s2 = s3 = h und s4 = d.

t Q1 = data1 Q2 = data2 Q3 = data3 Q4 = synw0 (f4)

t+1 Q1 = data1 Q2 = data2 Q3 = data3 Q4 = hsdata+hsadr (f4)

Folglich können Geschwindigkeitsunterschiede von 0,6 Wor ten/Datenrahmen ausgeglichen werden.

Die Erfindung wurde vorstehend anhand eines Datenrahmens mit 2304 Datenkanälen bei einer Datenrate von 184 Mbit/s be schrieben. Sie ist jedoch nicht darauf beschränkt und umfaßt vielmehr alle weiteren Datenrahmen mit einer davon abweichen den Anzahl von Kanälen und/oder Datenraten. In gleicher Weise kann das vorbestimmte Kennwort, welches in der vorliegenden Erfindung durch das Datenwort synw0 realisiert ist, auch durch ein anderes oder mehrere andere Datenwörter ersetzt werden.

Claims

1. Vorrichtung zum Ausgleichen von Datenlaufzeiten in einer Vielzahl von seriellen Eingangsdatenströmen (DIN0. . .DIN31), wobei die Eingangsdatenströme (DIN0. . .DIN31) zumindest ein vorbestimmtes Kennwort (synw0) in einem Zeitmultiplexsystem aufweisen, mit
einer Vielzahl von Serien/Parallelwandlern (2) zum Wandeln der Vielzahl von seriellen Eingangsdatenströmen (DIN0. . . DIN31) in eine Vielzahl von parallelen Eingangsdatenströmen (hsdata, hsadr);
einer Vielzahl von Datenwort-Synchronisationseinheiten (3) zum Synchronisieren der Vielzahl von parallelen Eingangsda tenströmen (hsdata, hsadr) auf Datenwortebene (T) in eine Vielzahl von synchronisierten parallelen Eingangsdatenströme (equdata, equadr), wobei das Synchronisieren auf Datenwort ebene ein Einfügen/Verwerfen des zumindest einen vorbestimm ten Kennworts (synw0) in die Vielzahl von parallelen Ein gangsdatenströme (hsdata, hsadr) darstellt;
einer Vielzahl von Speichervorrichtungen (4) zum Zwischen speichern der auf Datenwortebene synchronisierten parallelen Eingangsdatenströme (equdata, equadr); und
einer Vielzahl von Parallel/Serienwandlern (5) zum zeitglei chen Auslesen der in der Vielzahl von Speichervorrichtungen (4) gespeicherten synchronisierten parallelen Eingangsdaten ströme (equdata, equadr) und zum Wandeln in eine Vielzahl von seriellen Ausgangsdatenströmen (DOUT0. . .DOUT31).

2. Vorrichtung nach Patentanspruch 1, dadurch gekennzeichnet, daß die Viel zahl von Serien/Parallelwandlern (2) ferner eine Phasenanpas sung der Vielzahl von Eingangsdatenströmen (DIN0. . .DIN31) durchführen.

3. Vorrichtung nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, daß die Viel zahl von Datenwort-Synchronisationseinheiten (3) jeweils eine variable Serienspeichereinheit (31, 32, 33, 34) und eine Steuereinheit (35, 36, 37) zum Steuern der Serienspeicherein heit aufweisen.

4. Vorrichtung nach Patentanspruch 3, dadurch gekennzeichnet, daß die varia ble Serienspeichereinheit eine Vielzahl von seriell geschal teten Registern (Q1. . .Q4) mit dazugehörigen Auswahlstufen (MUX1. . .MUX4) zum Auswählen von unterschiedlichen Eingangs anschlüssen (h, d, i, s) aufweist.

5. Vorrichtung nach Patentanspruch 4, dadurch gekennzeichnet, daß die unter schiedlichen Eingangsanschlüsse als zugeführte Daten die im dazugehörigen Register enthaltenen Daten (h), das zumindest eine vorbestimmte Kennwort (i), die im vorgeschalteten Register enthaltenen Daten (s) oder den parallelen Eingangsdatenstrom (d) erhalten.

6. Vorrichtung nach einem der Patentansprüche 3 bis 5, dadurch gekennzeichnet, daß die Steuer einheit eine Erfassungseinheit (36, 37) zum Erfassen einer Adresse (adr0) des zumindest einen vorbestimmten Kennworts (synw0) aufweist.

7. Vorrichtung nach einem der Patentansprüche 3 bis 6, dadurch gekennzeichnet, daß die varia ble Speichereinheit (31 bis 34) einen variablen FIFO-Speicher aufweist.

8. Vorrichtung nach einem der Patentansprüche 3 bis 6, dadurch gekennzeichnet, daß die Steuer einheit eine Zustandsmaschine (35) aufweist.

9. Verfahren zum Ausgleichen von Datenlaufzeiten in einer Vielzahl von seriellen Eingangsdatenströmen (DIN0. . .DIN31), wobei die Eingangsdatenströme zumindest ein vorbestimmtes Kennwort (synw0) in einem Zeitmultiplexsystem aufweisen, be stehend aus den Schritten:

a) Umwandeln der Vielzahl von seriellen Eingangsdatenströ men (DIN0... DIN31) in eine Vielzahl von parallelen Ein gangsdatenströmen (hsdata, hsadr);
b) Synchronisieren der Vielzahl von parallelen Eingangsda tenströmen (hsdata, hsadr) auf Datenwortebene (T) in eine Vielzahl von synchronisierten parallelen Eingangsdatenströmen (equdata, equadr), wobei das Synchronisieren auf Datenwort ebene ein Einfügen/Verwerfen des zumindest einen vorbestimm ten Kennworts (synw0) in der Vielzahl von parallelen Ein gangsdatenströmen (hsdata, hsadr) darstellt;
c) Speichern der auf Datenwortebene synchronisierten paral lelen Eingangsdatenströme (equdata, equadr) in einer Vielzahl von Speichervorrichtungen (4); und
d) zeitgleiches Auslesen der in der Vielzahl von Speicher vorrichtungen (4) gespeicherten synchronisierten parallelen Eingangsdatenströme (equdata, equadr) und Umwandeln in eine Vielzahl von seriellen Ausgangsdatenströmen (DOUT0. . . DOUT31).

10. Verfahren nach Patentanspruch 9, dadurch gekennzeichnet, daß in Schritt a) ferner eine Phasenanpassung der Vielzahl von Eingangsda tenströmen (DIN0. . .DIN31) durchgeführt wird.

11. Verfahren nach Patentanspruch 9 oder 10, dadurch gekennzeichnet, daß in Schritt b) die Datenworte der parallelen Eingangsdatenströme (hsdata, hsadr) in nicht belegten seriell geschalteten Registern (Q1. . .Q4) abgelegt werden, wenn die Datenwerte vor einem Ma ster-Synchronisationssignal (SYNC4) anliegen.

12. Verfahren nach Patentanspruch 9 oder 10, dadurch gekennzeichnet, daß in Schritt b) die Datenwerte der parallelen Eingangsdatenströme (hsdata, hsadr) aus belegten seriell geschalteten Registern geschoben werden, wenn die Datenwerte nach einem Mastertaktsignal (SYNC4) vorliegen.

13. Verfahren nach Patentanspruch 9 oder 10, dadurch gekennzeichnet, daß in Schritt b) das vorbestimmte Kennwort (synw0) als Datenwert verworfen wird, wenn die Datenwerte zum Mastertaktsignal (sync4) syn chron kommen und alle seriell geschalteten Register (Q1 bis Q4) belegt sind.

14. Verfahren nach Patentanspruch 9 oder 10, dadurch gekennzeichnet, daß in Schritt b) das vorbestimmte Kennwort (synw0) eingefügt wird, wenn es als Datenwort in einem der seriell geschalteten Register (Q2 bis Q4) abgelegt ist und die Register keine Normalbelegung (f2) aufweisen.