JPH09200569A - フレームシンクロナイザー - Google Patents
フレームシンクロナイザーInfo
- Publication number
- JPH09200569A JPH09200569A JP2304696A JP2304696A JPH09200569A JP H09200569 A JPH09200569 A JP H09200569A JP 2304696 A JP2304696 A JP 2304696A JP 2304696 A JP2304696 A JP 2304696A JP H09200569 A JPH09200569 A JP H09200569A
- Authority
- JP
- Japan
- Prior art keywords
- data
- audio
- timing
- audio data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Synchronizing For Television (AREA)
- Television Receiver Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】メモリジャンプ時にオーディオにクリックノイ
ズが発生しないようにする。 【解決手段】分離されたオーディオデータはサンプリン
グ・レート・コンバータ１６に供給され、ＤＡＣ１６−
１によりベースバンドのオーディオ信号に変換される。
このオーディオ信号はＬＰＦ１６−２を通り、ＡＤＣ１
６−３において自分のシステムのレートのサンプリング
信号で、ディジタルのオーディオ信号に再変換される。
これにより、別のシステムのレートとされたオーディオ
データを自分のシステムのレートのオーディオデータと
することができる。
ズが発生しないようにする。 【解決手段】分離されたオーディオデータはサンプリン
グ・レート・コンバータ１６に供給され、ＤＡＣ１６−
１によりベースバンドのオーディオ信号に変換される。
このオーディオ信号はＬＰＦ１６−２を通り、ＡＤＣ１
６−３において自分のシステムのレートのサンプリング
信号で、ディジタルのオーディオ信号に再変換される。
これにより、別のシステムのレートとされたオーディオ
データを自分のシステムのレートのオーディオデータと
することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ビデオデータとオ
ーディオデータとがマルチプレックスされたシリアルデ
ィジタルデータを自分のシステムの基準信号に同期させ
て出力させるようにしたフレームシンクロナイザーに関
するものである。
ーディオデータとがマルチプレックスされたシリアルデ
ィジタルデータを自分のシステムの基準信号に同期させ
て出力させるようにしたフレームシンクロナイザーに関
するものである。
【０００２】
【従来の技術】従来、別のシステムからのオーディオデ
ータとビデオデータとがマルチプレックスされているＡ
Ｖ−ＳＤＩ（Audio Visual Serial Digital Interface
）データを、自分のシステムの基準信号に同期させて
出力するようにしたフレームシンクロナイザーが知られ
ている。このようなフレームシンクロナイザーの動作を
図３を参照しながら説明すると、ＳＤＩフレームシンク
ロナイザー（AV Frame Synchroniser ）１００には、図
３（Ａ）の（ａ）に示す別のシステムから入力されるオ
ーディオデータとビデオデータとがマルチプレックスさ
れたシリアル入力データAV-SDI In と、同図（ｂ）に示
す自分のシステムの基準信号Ref が図３（Ｂ）に示すよ
うに入力される。そして、フレームシンクロナイザー１
００は、この基準信号Ref にシリアル入力データAV-SDI
In を図３（Ａ）の（ｃ）に示すように同期させて、シ
リアル出力データAV SDI Outとして出力している。
ータとビデオデータとがマルチプレックスされているＡ
Ｖ−ＳＤＩ（Audio Visual Serial Digital Interface
）データを、自分のシステムの基準信号に同期させて
出力するようにしたフレームシンクロナイザーが知られ
ている。このようなフレームシンクロナイザーの動作を
図３を参照しながら説明すると、ＳＤＩフレームシンク
ロナイザー（AV Frame Synchroniser ）１００には、図
３（Ａ）の（ａ）に示す別のシステムから入力されるオ
ーディオデータとビデオデータとがマルチプレックスさ
れたシリアル入力データAV-SDI In と、同図（ｂ）に示
す自分のシステムの基準信号Ref が図３（Ｂ）に示すよ
うに入力される。そして、フレームシンクロナイザー１
００は、この基準信号Ref にシリアル入力データAV-SDI
In を図３（Ａ）の（ｃ）に示すように同期させて、シ
リアル出力データAV SDI Outとして出力している。
【０００３】図３（Ａ）の（ｄ）〜（ｆ）に同図（ａ）
〜（ｃ）に示す信号の一部を拡大して示す。シリアル入
力データAV-SDI In およびシリアル出力データAV SDI O
utはオーディオデータとビデオデータとがマルチプレッ
クスされたディジタルデータとされているが、図ではア
ナログの形で示しており、基準信号Ref はアナログのビ
デオ信号とされている。これらの図では同期のずれてい
るシリアル入力データAV-SDI In が、基準信号Ref に同
期されたシリアル出力データAV SDI Outとされているこ
とがわかる。
〜（ｃ）に示す信号の一部を拡大して示す。シリアル入
力データAV-SDI In およびシリアル出力データAV SDI O
utはオーディオデータとビデオデータとがマルチプレッ
クスされたディジタルデータとされているが、図ではア
ナログの形で示しており、基準信号Ref はアナログのビ
デオ信号とされている。これらの図では同期のずれてい
るシリアル入力データAV-SDI In が、基準信号Ref に同
期されたシリアル出力データAV SDI Outとされているこ
とがわかる。
【０００４】このようなＳＤＩフレームシンクロナイザ
ー１００の構成の一例を図４に示す。この図において、
オーディオデータとビデオデータとがマルチプレックス
されたシリアルディジタルデータＳＤＩ（Serial Digit
al Interface）がＳＤＩフレームシンクロナイザー１０
０に入力され、シリアル・パラレル変換回路（ＳＰ）１
０１においてパラレルデータに変換される。このパラレ
ルデータはフレームメモリ（ＦＳＹ）１０２に与えられ
ると共に、タイミング検出回路（Timing DET)１０３に
入力される。タイミング検出回路１０３ではパラレルデ
ータとされたディジタルデータから、そのタイミングが
検出され、検出されたタイミングに基づいたタイミング
信号を書込制御回路（Write Control ）１０４に出力し
ている。
ー１００の構成の一例を図４に示す。この図において、
オーディオデータとビデオデータとがマルチプレックス
されたシリアルディジタルデータＳＤＩ（Serial Digit
al Interface）がＳＤＩフレームシンクロナイザー１０
０に入力され、シリアル・パラレル変換回路（ＳＰ）１
０１においてパラレルデータに変換される。このパラレ
ルデータはフレームメモリ（ＦＳＹ）１０２に与えられ
ると共に、タイミング検出回路（Timing DET)１０３に
入力される。タイミング検出回路１０３ではパラレルデ
ータとされたディジタルデータから、そのタイミングが
検出され、検出されたタイミングに基づいたタイミング
信号を書込制御回路（Write Control ）１０４に出力し
ている。
【０００５】書込制御回路１０４は、供給されたタイミ
ング信号のタイミングでアドレスデータやイネーブル信
号等の書込制御信号を作成して、この書込制御信号によ
りフレームメモリ１０２を書込制御する。これにより、
入力されたディジタルデータＡＶ−ＳＤＩがフレームメ
モリ１０２に、自らのタイミングに基づいて書き込まれ
るようになる。また、基準信号Ref は同期分離回路（Sy
Sep）１０５に入力されて、水平同期信号や垂直同期信
号が分離されて、分離された同期信号を読出制御回路
（Read Control）１０６に供給している。
ング信号のタイミングでアドレスデータやイネーブル信
号等の書込制御信号を作成して、この書込制御信号によ
りフレームメモリ１０２を書込制御する。これにより、
入力されたディジタルデータＡＶ−ＳＤＩがフレームメ
モリ１０２に、自らのタイミングに基づいて書き込まれ
るようになる。また、基準信号Ref は同期分離回路（Sy
Sep）１０５に入力されて、水平同期信号や垂直同期信
号が分離されて、分離された同期信号を読出制御回路
（Read Control）１０６に供給している。
【０００６】読出制御回路１０６は供給された同期信号
に基づいてアドレスデータやイネーブル信号等の読出制
御信号を作成して、この読出制御信号によりフレームメ
モリ１０２の読出を制御している。すなわち、フレーム
メモリ１０２からは入力された基準信号Ref のタイミン
グでオーディオデータとビデオデータとがマルチプレッ
クスされたディジタルデータが読み出され、このディジ
タルデータは基準信号Ref に同期することになる。
に基づいてアドレスデータやイネーブル信号等の読出制
御信号を作成して、この読出制御信号によりフレームメ
モリ１０２の読出を制御している。すなわち、フレーム
メモリ１０２からは入力された基準信号Ref のタイミン
グでオーディオデータとビデオデータとがマルチプレッ
クスされたディジタルデータが読み出され、このディジ
タルデータは基準信号Ref に同期することになる。
【０００７】そして、フレームメモリ１０２から読み出
されたオーディオデータとビデオデータとがマルチプレ
ックスされているディジタルデータは、ビデオ／オーデ
ィオ分離回路（A/V Sep ）１０７においてビデオデータ
とオーディオデータに分離される。分離されたビデオデ
ータはビデオ処理部（V Proc）１０９でビデオ処理さ
れ、分離されたオーディオデータはオーディオ処理部
（A Proc）１０８でビデオデータに時間を合わせる等の
処理が行われる。このビデオデータとオーディオデータ
は、オーディオ・ビデオマルチプレクサ（ＡＶＭ）１１
０に供給されてマルチプレックスされる。
されたオーディオデータとビデオデータとがマルチプレ
ックスされているディジタルデータは、ビデオ／オーデ
ィオ分離回路（A/V Sep ）１０７においてビデオデータ
とオーディオデータに分離される。分離されたビデオデ
ータはビデオ処理部（V Proc）１０９でビデオ処理さ
れ、分離されたオーディオデータはオーディオ処理部
（A Proc）１０８でビデオデータに時間を合わせる等の
処理が行われる。このビデオデータとオーディオデータ
は、オーディオ・ビデオマルチプレクサ（ＡＶＭ）１１
０に供給されてマルチプレックスされる。
【０００８】さらに、オーディオ・ビデオマルチプレク
サ１１０から出力されたマルチプレックスされたディジ
タルデータはパラレル・シリアル変換回路（ＰＳ）１１
１においてシリアルデータに変換されて、シリアルディ
ジタルデータＳＤＩとして出力される。このように、Ｓ
ＤＩフレームシンクロナイザー１００はフレームメモリ
１０２を用いて、その書き込みを入力されたディジタル
データのタイミングとし、その読み出しを基準信号Ref
のタイミングとすることにより、基準信号Ref に同期し
たビデオデータとオーディオデータがマルチプレックス
されたシリアルディジタルデータＳＤＩを出力してい
る。
サ１１０から出力されたマルチプレックスされたディジ
タルデータはパラレル・シリアル変換回路（ＰＳ）１１
１においてシリアルデータに変換されて、シリアルディ
ジタルデータＳＤＩとして出力される。このように、Ｓ
ＤＩフレームシンクロナイザー１００はフレームメモリ
１０２を用いて、その書き込みを入力されたディジタル
データのタイミングとし、その読み出しを基準信号Ref
のタイミングとすることにより、基準信号Ref に同期し
たビデオデータとオーディオデータがマルチプレックス
されたシリアルディジタルデータＳＤＩを出力してい
る。
【０００９】また、ＮＴＳＣ方式のアナログビデオ信号
とアナログオーディオ信号が入力される従来のＡＶフレ
ームシンクロナイザーの構成の一例を示すブロック図を
図５に示す。ＡＶフレームシンクロナイザーはフレーム
シンクロナイザー部２００とオーディオディレイライン
部３００とから構成されている。この図に示すフレーム
シンクロナイザー部２００は、入力されたアナログＮＴ
ＳＣビデオ信号がアナログ・ディジタル変換器（ＡＤ
Ｃ）２０１においてディジタルのビデオ信号に変換さ
れ、フレームメモリ（ＦＳＹ）２０２に供給される。ま
た、入力されたアナログＮＴＳＣビデオ信号はライトク
ロック発生回路（ＷＣｋ Ｇｅｎ）２０３に入力され
て、その水平同期信号や垂直同期信号のタイミングに基
づいたタイミングのライトクロックが発生され、ＡＤＣ
２０１およびフレームメモリ２０２に供給される。
とアナログオーディオ信号が入力される従来のＡＶフレ
ームシンクロナイザーの構成の一例を示すブロック図を
図５に示す。ＡＶフレームシンクロナイザーはフレーム
シンクロナイザー部２００とオーディオディレイライン
部３００とから構成されている。この図に示すフレーム
シンクロナイザー部２００は、入力されたアナログＮＴ
ＳＣビデオ信号がアナログ・ディジタル変換器（ＡＤ
Ｃ）２０１においてディジタルのビデオ信号に変換さ
れ、フレームメモリ（ＦＳＹ）２０２に供給される。ま
た、入力されたアナログＮＴＳＣビデオ信号はライトク
ロック発生回路（ＷＣｋ Ｇｅｎ）２０３に入力され
て、その水平同期信号や垂直同期信号のタイミングに基
づいたタイミングのライトクロックが発生され、ＡＤＣ
２０１およびフレームメモリ２０２に供給される。
【００１０】これにより、入力されたアナログＮＴＳＣ
ビデオ信号は、ＡＤＣ２０１においてライトクロックの
タイミングでディジタル信号に変換されると共に、ライ
トクロックのタイミングでフレームメモリ２０２に書き
込まれるようになる。また、フレームシンクロナイザー
部２００にはアナログの基準信号Analog Refが入力され
ており、この基準信号Analog Refはリードクロック発生
回路（ＲＣｋＧｅｎ）２０５に入力されて、そのタイミ
ングに基づいたタイミングのリードクロックが発生さ
れ、フレームメモリ２０２に供給される。これにより、
フレームメモリ２０２に記憶されたディジタルＮＴＳＣ
ビデオデータがリードクロックのタイミングで読み出さ
れ、ディジタル・アナログ変換器（ＤＡＣ）２０６に供
給される。
ビデオ信号は、ＡＤＣ２０１においてライトクロックの
タイミングでディジタル信号に変換されると共に、ライ
トクロックのタイミングでフレームメモリ２０２に書き
込まれるようになる。また、フレームシンクロナイザー
部２００にはアナログの基準信号Analog Refが入力され
ており、この基準信号Analog Refはリードクロック発生
回路（ＲＣｋＧｅｎ）２０５に入力されて、そのタイミ
ングに基づいたタイミングのリードクロックが発生さ
れ、フレームメモリ２０２に供給される。これにより、
フレームメモリ２０２に記憶されたディジタルＮＴＳＣ
ビデオデータがリードクロックのタイミングで読み出さ
れ、ディジタル・アナログ変換器（ＤＡＣ）２０６に供
給される。
【００１１】ＤＡＣ２０６にはリードクロック発生回路
２０５により発生されたリードクロックが供給されてお
り、ＤＡＣ２０６において、フレームメモリ２０２から
読み出されたディジタルデータが、このリードクロック
のタイミングでアナログ信号に変換される。この変換さ
れたアナログＮＴＳＣビデオ信号が出力される。これに
より、出力されるアナログＮＴＳＣビデオ信号は基準信
号Analog Refに同期するようなる。また、ライトクロッ
ク変換回路２０３から出力されるタイミング信号とリー
ドクロック変換回路２０５から出力されるタイミング信
号が同期タイミング検出回路（Sy Timing Detection ）
２０４に入力されて、両タイミング信号間の位相差が検
出される。この位相差は、入力されたアナログＮＴＳＣ
ビデオ信号とアナログの基準信号Analog Refとの位相差
に相当するものとなる。
２０５により発生されたリードクロックが供給されてお
り、ＤＡＣ２０６において、フレームメモリ２０２から
読み出されたディジタルデータが、このリードクロック
のタイミングでアナログ信号に変換される。この変換さ
れたアナログＮＴＳＣビデオ信号が出力される。これに
より、出力されるアナログＮＴＳＣビデオ信号は基準信
号Analog Refに同期するようなる。また、ライトクロッ
ク変換回路２０３から出力されるタイミング信号とリー
ドクロック変換回路２０５から出力されるタイミング信
号が同期タイミング検出回路（Sy Timing Detection ）
２０４に入力されて、両タイミング信号間の位相差が検
出される。この位相差は、入力されたアナログＮＴＳＣ
ビデオ信号とアナログの基準信号Analog Refとの位相差
に相当するものとなる。
【００１２】一方、アナログオーディオ信号は、オーデ
ィオディレイライン部３００に入力されて、ＡＤＣ３０
１によりディジタルオーディオデータに変換される。こ
の、ディジタルオーディオデータはディジタルディレイ
ライン（Delay ）３０２に入力されて所定量の遅延が行
われ、さらにＤＡＣ３０４においてアナログオーディオ
信号に変換されて出力される。ここで、同期タイミング
検出回路２０４において検出された位相差信号は、ディ
ジタルディレイライン３０２に供給されて、その遅延量
が制御されているため、オーディオディレイライン３０
０から出力されるディジタルオーディオデータと、フレ
ームシンクロナイザー２００から出力されるアナログＮ
ＴＳＣビデオ信号との時間が合うように制御されること
になる。
ィオディレイライン部３００に入力されて、ＡＤＣ３０
１によりディジタルオーディオデータに変換される。こ
の、ディジタルオーディオデータはディジタルディレイ
ライン（Delay ）３０２に入力されて所定量の遅延が行
われ、さらにＤＡＣ３０４においてアナログオーディオ
信号に変換されて出力される。ここで、同期タイミング
検出回路２０４において検出された位相差信号は、ディ
ジタルディレイライン３０２に供給されて、その遅延量
が制御されているため、オーディオディレイライン３０
０から出力されるディジタルオーディオデータと、フレ
ームシンクロナイザー２００から出力されるアナログＮ
ＴＳＣビデオ信号との時間が合うように制御されること
になる。
【００１３】また、ＡＤＣ３０１、ディジタルディレイ
ライン３０２、およびＤＡＣ３０４にはオーディオクロ
ック発生器（ＡＣｋ Ｇｅｎ）３０３により発生された
オーディオクロックＡＣｋが供給されて、オーディオク
ロックＡＣｋのタイミングで動作している。図５に示す
ＡＶフレームシンクロナイザーによれば、アナログＮＴ
ＳＣビデオ信号はフレームシンクロナイザー部２００に
おいて、アナログ基準信号Analog Refに同期させられて
出力され、アナログオーディオ信号はオーディオディレ
イライン部３００において、出力されるアナログＮＴＳ
Ｃビデオ信号の時間に合わせられて出力されるようにな
る。
ライン３０２、およびＤＡＣ３０４にはオーディオクロ
ック発生器（ＡＣｋ Ｇｅｎ）３０３により発生された
オーディオクロックＡＣｋが供給されて、オーディオク
ロックＡＣｋのタイミングで動作している。図５に示す
ＡＶフレームシンクロナイザーによれば、アナログＮＴ
ＳＣビデオ信号はフレームシンクロナイザー部２００に
おいて、アナログ基準信号Analog Refに同期させられて
出力され、アナログオーディオ信号はオーディオディレ
イライン部３００において、出力されるアナログＮＴＳ
Ｃビデオ信号の時間に合わせられて出力されるようにな
る。
【００１４】
【発明が解決しようとする課題】ところで、従来のＳＤ
Ｉシンクロナイザーは、別のシステムから入力されるＳ
ＤＩデータと自分のシステムの基準信号Ref との周波数
が、一般に異なっているために、フレームメモリの書込
信号と読出信号とが接近して禁止領域に入ってしまうこ
とがある。このような場合には、動作が不安定になるた
め、フレームメモリの読出タイミングを１フィールドも
しくは１フレーム前にジャンプさせることにより、フレ
ームメモリの書込信号と読出信号とが動作不確定領域に
入らないようにしている。しかしながら、フレームメモ
リの読み出しタイミングを１フィールドもしくは１フレ
ーム前にジャンプさせると、ビデオデータにマルチプレ
ックスされているオーディオデータも１フィールドもし
くは１フレーム前にジャンプすることになる。
Ｉシンクロナイザーは、別のシステムから入力されるＳ
ＤＩデータと自分のシステムの基準信号Ref との周波数
が、一般に異なっているために、フレームメモリの書込
信号と読出信号とが接近して禁止領域に入ってしまうこ
とがある。このような場合には、動作が不安定になるた
め、フレームメモリの読出タイミングを１フィールドも
しくは１フレーム前にジャンプさせることにより、フレ
ームメモリの書込信号と読出信号とが動作不確定領域に
入らないようにしている。しかしながら、フレームメモ
リの読み出しタイミングを１フィールドもしくは１フレ
ーム前にジャンプさせると、ビデオデータにマルチプレ
ックスされているオーディオデータも１フィールドもし
くは１フレーム前にジャンプすることになる。
【００１５】すると、オーディオデータの連続性が断た
れることになり、オーディオにクリックノイズが発生す
るという問題点があった。このクリックノイズの大きさ
は、不連続点の前後のオーディオデータのつながり状
態、すなわち位相状態により決まり、大きなノイズにな
る場合と、あまり気にならない大きさのノイズとなる場
合とがあり、ノイズの大きさは一様とはならない。な
お、システム周波数の違いによるフレームジャンプは、
例えばＮＴＳＣ方式のサンプリング周波数ｆｓｃが±１
０Ｈｚ異なっていた時は、最悪の場合、（９１０×５２
５）／（４×２０×３６００）≒１．６６［hours ］毎
で起こり、ＰＡＬ方式のサンプリング周波数ｆｓｃが±
１Ｈｚ異なっていた時は、最悪の場合、 （１１３５×６２５）／（４×２×３６００）≒２４．
６３［hours ］ 毎で起こるようになり、その都度オーディオにクリック
ノイズが生じることになる。
れることになり、オーディオにクリックノイズが発生す
るという問題点があった。このクリックノイズの大きさ
は、不連続点の前後のオーディオデータのつながり状
態、すなわち位相状態により決まり、大きなノイズにな
る場合と、あまり気にならない大きさのノイズとなる場
合とがあり、ノイズの大きさは一様とはならない。な
お、システム周波数の違いによるフレームジャンプは、
例えばＮＴＳＣ方式のサンプリング周波数ｆｓｃが±１
０Ｈｚ異なっていた時は、最悪の場合、（９１０×５２
５）／（４×２０×３６００）≒１．６６［hours ］毎
で起こり、ＰＡＬ方式のサンプリング周波数ｆｓｃが±
１Ｈｚ異なっていた時は、最悪の場合、 （１１３５×６２５）／（４×２×３６００）≒２４．
６３［hours ］ 毎で起こるようになり、その都度オーディオにクリック
ノイズが生じることになる。
【００１６】そこで、本発明はフレームメモリの読み出
しタイミングを１フィールドもしくは１フレーム前にジ
ャンプさせるようにしても、オーディオ信号にクリック
ノイズが発生しないようにしたフレームシンクロナイザ
ーを提供することを目的としている。
しタイミングを１フィールドもしくは１フレーム前にジ
ャンプさせるようにしても、オーディオ信号にクリック
ノイズが発生しないようにしたフレームシンクロナイザ
ーを提供することを目的としている。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のフレームシンクロナイザーは、ビデオデー
タとオーディオデータとがマルチプレックスされている
ディジタルデータがシリアルに入力され、該ディジタル
データを基準信号に同期させて出力させるフレームシン
クロナイザーにおいて、上記ディジタルデータからオー
ディオデータを分離する分離手段と、分離された上記オ
ーディオデータをベースバンドのディジタルオーディオ
データに変換する第１の変換手段と、該第１の変換手段
から出力される上記ベースバンドのディジタルオーディ
オデータのサンプリング周波数レートを変換する第２の
変換手段と、ビデオデータが格納されるフレームメモリ
とを備え、上記第１の変換手段は入力されたディジタル
データのタイミングに基づいて上記オーディオデータを
ベースバンドのディジタルオーディオデータに変換する
と共に、上記第２の変換手段は上記基準信号のタイミン
グに基づいてオーディオデータのサンプリング周波数レ
ートを変換し、上記ビデオデータは上記入力されたディ
ジタルデータのタイミングに基づいて上記フレームメモ
リに書き込まれると共に、上記基準信号のタイミングに
基づいて上記フレームメモリから読み出されるようにし
たものである。
に、本発明のフレームシンクロナイザーは、ビデオデー
タとオーディオデータとがマルチプレックスされている
ディジタルデータがシリアルに入力され、該ディジタル
データを基準信号に同期させて出力させるフレームシン
クロナイザーにおいて、上記ディジタルデータからオー
ディオデータを分離する分離手段と、分離された上記オ
ーディオデータをベースバンドのディジタルオーディオ
データに変換する第１の変換手段と、該第１の変換手段
から出力される上記ベースバンドのディジタルオーディ
オデータのサンプリング周波数レートを変換する第２の
変換手段と、ビデオデータが格納されるフレームメモリ
とを備え、上記第１の変換手段は入力されたディジタル
データのタイミングに基づいて上記オーディオデータを
ベースバンドのディジタルオーディオデータに変換する
と共に、上記第２の変換手段は上記基準信号のタイミン
グに基づいてオーディオデータのサンプリング周波数レ
ートを変換し、上記ビデオデータは上記入力されたディ
ジタルデータのタイミングに基づいて上記フレームメモ
リに書き込まれると共に、上記基準信号のタイミングに
基づいて上記フレームメモリから読み出されるようにし
たものである。
【００１８】このような本発明によれば、オーディオデ
ータを入力されたディジタルデータのタイミングでベー
スバンド信号に変換し、さらに基準信号のタイミングで
オーディオデータに再変換するようにしたので、オーデ
ィオデータはディジタルの領域で独自にレートが変換さ
れるようになる。したがって、フレームメモリの読み出
しがジャンプされても、オーディオデータにジャンプに
よるクリックノイズが発生することを防止することがで
きる。
ータを入力されたディジタルデータのタイミングでベー
スバンド信号に変換し、さらに基準信号のタイミングで
オーディオデータに再変換するようにしたので、オーデ
ィオデータはディジタルの領域で独自にレートが変換さ
れるようになる。したがって、フレームメモリの読み出
しがジャンプされても、オーディオデータにジャンプに
よるクリックノイズが発生することを防止することがで
きる。
【００１９】
【発明の実施の形態】本発明のフレームシンクロナイザ
ーの実施の形態の構成を示すブロック図を図１（Ａ）
に、フレームシンクロナイザー内に内蔵されるサンプリ
ング・レート・コンバータの原理図を同図（Ｂ）に示
す。この図において、オーディオデータとビデオデータ
とがマルチプレックスされたシリアルディジタルデータ
ＳＤＩ（Serial Digital Interface）がフレームシンク
ロナイザー１に入力され、シリアル・パラレル変換回路
（ＳＰ）１０においてパラレルデータに変換される。こ
のパラレルデータはフレームメモリ（ＦＳＹ）１１に与
えられると共に、タイミング検出回路（Timing DET) １
２に入力される。タイミング検出回路１２ではパラレル
データとされたディジタルデータのタイミングが検出さ
れ、検出されたタイミングに基づいたタイミング信号を
書込制御回路（Write Control ）１３に出力している。
ーの実施の形態の構成を示すブロック図を図１（Ａ）
に、フレームシンクロナイザー内に内蔵されるサンプリ
ング・レート・コンバータの原理図を同図（Ｂ）に示
す。この図において、オーディオデータとビデオデータ
とがマルチプレックスされたシリアルディジタルデータ
ＳＤＩ（Serial Digital Interface）がフレームシンク
ロナイザー１に入力され、シリアル・パラレル変換回路
（ＳＰ）１０においてパラレルデータに変換される。こ
のパラレルデータはフレームメモリ（ＦＳＹ）１１に与
えられると共に、タイミング検出回路（Timing DET) １
２に入力される。タイミング検出回路１２ではパラレル
データとされたディジタルデータのタイミングが検出さ
れ、検出されたタイミングに基づいたタイミング信号を
書込制御回路（Write Control ）１３に出力している。
【００２０】書込制御回路１３は、供給されたタイミン
グ信号のタイミングでアドレスデータやイネーブル信号
等の書込制御信号を作成して、この書込制御信号により
フレームメモリ１１を書込制御する。これにより、入力
されたシリアルディジタルデータＳＤＩがフレームメモ
リ１１に、自らのタイミングに基づいて書き込まれるよ
うになる。また、基準信号Ref は同期分離回路（Sy Se
p）１７に入力されて、水平同期信号や垂直同期信号が
分離されて、分離された同期信号を読出制御回路（Read
Control）１４に供給している。
グ信号のタイミングでアドレスデータやイネーブル信号
等の書込制御信号を作成して、この書込制御信号により
フレームメモリ１１を書込制御する。これにより、入力
されたシリアルディジタルデータＳＤＩがフレームメモ
リ１１に、自らのタイミングに基づいて書き込まれるよ
うになる。また、基準信号Ref は同期分離回路（Sy Se
p）１７に入力されて、水平同期信号や垂直同期信号が
分離されて、分離された同期信号を読出制御回路（Read
Control）１４に供給している。
【００２１】読出制御回路１４は供給された同期信号に
基づいてアドレスデータやイネーブル信号等の読出制御
信号を作成して、この読出制御信号によりフレームメモ
リ１１の読み出しを制御している。すなわち、フレーム
メモリ１１からは入力された基準信号Ref のタイミング
で記憶されたディジタルデータが読み出されるため、読
み出されたディジタルデータは基準信号Ref に同期する
ことになる。そして、フレームメモリ１１から読み出さ
れたビデオデータは、オーディオ・ビデオマルチプレク
サ（ＡＶＭ）２２に供給される。
基づいてアドレスデータやイネーブル信号等の読出制御
信号を作成して、この読出制御信号によりフレームメモ
リ１１の読み出しを制御している。すなわち、フレーム
メモリ１１からは入力された基準信号Ref のタイミング
で記憶されたディジタルデータが読み出されるため、読
み出されたディジタルデータは基準信号Ref に同期する
ことになる。そして、フレームメモリ１１から読み出さ
れたビデオデータは、オーディオ・ビデオマルチプレク
サ（ＡＶＭ）２２に供給される。
【００２２】また、シリアル・パラレル変換器１０より
出力されるパラレルのディジタルデータは、オーディオ
分離・オーディオクロック発生回路（Audio Sep ACk Ge
n ）１５に入力され、ここで分離されたオーディオデー
タと、発生されたオーディオクロックがサンプリング・
レート・コンバータ処理部（SFRC Proc ）１６に入力さ
れる。さらに、サンプリング・レート・コンバータ処理
部１６には同期分離回路１７から供給された同期信号に
基づいて発生されたオーディオクロック発生回路（Audi
o Clock ）１８からのオーディオクロックが供給されて
いる。サンプリング・レート・コンバータ処理部１６で
は、後述するがオーディオデータをオーディオ分離・オ
ーディオクロック発生回路１５より供給されたオーディ
オクロックを用いてベースバンドのオーディオデータに
戻し、オーディオクロック発生回路１８より供給された
基準信号Ref のレートのオーディオクロックを用いてサ
ンプリングすることにより、ディジタルの領域でオーデ
ィオデータに再変換している。
出力されるパラレルのディジタルデータは、オーディオ
分離・オーディオクロック発生回路（Audio Sep ACk Ge
n ）１５に入力され、ここで分離されたオーディオデー
タと、発生されたオーディオクロックがサンプリング・
レート・コンバータ処理部（SFRC Proc ）１６に入力さ
れる。さらに、サンプリング・レート・コンバータ処理
部１６には同期分離回路１７から供給された同期信号に
基づいて発生されたオーディオクロック発生回路（Audi
o Clock ）１８からのオーディオクロックが供給されて
いる。サンプリング・レート・コンバータ処理部１６で
は、後述するがオーディオデータをオーディオ分離・オ
ーディオクロック発生回路１５より供給されたオーディ
オクロックを用いてベースバンドのオーディオデータに
戻し、オーディオクロック発生回路１８より供給された
基準信号Ref のレートのオーディオクロックを用いてサ
ンプリングすることにより、ディジタルの領域でオーデ
ィオデータに再変換している。
【００２３】サンプリング・レート・コンバータ処理部
１６から出力されたオーディオデータは遅延回路２０に
おいてビデオデータの時間に合うように遅延処理され、
オーディオ・エンコーダ２１に供給される。遅延回路２
０の遅延時間は、書込制御回路１３から供給されている
書込タイミング信号Ｗｚと、読出制御回路１４から供給
されている読出タイミング信号Ｒｚとの時間差に応じ
て、遅延制御回路（Delay CTL)１９が制御している。こ
れにより、フレームメモリ１１から読み出されるビデオ
データと、遅延回路２０から出力されるオーディオデー
タとの時間が合うようになる。そして、オーディオ・エ
ンコーダ２１から出力される時間軸が圧縮されたオーデ
ィオデータは、オーディオ・ビデオマルチプレクサ（Ａ
ＶＭ）２２に供給され、ビデオデータとオーディオデー
タとがマルチプレックスされる。
１６から出力されたオーディオデータは遅延回路２０に
おいてビデオデータの時間に合うように遅延処理され、
オーディオ・エンコーダ２１に供給される。遅延回路２
０の遅延時間は、書込制御回路１３から供給されている
書込タイミング信号Ｗｚと、読出制御回路１４から供給
されている読出タイミング信号Ｒｚとの時間差に応じ
て、遅延制御回路（Delay CTL)１９が制御している。こ
れにより、フレームメモリ１１から読み出されるビデオ
データと、遅延回路２０から出力されるオーディオデー
タとの時間が合うようになる。そして、オーディオ・エ
ンコーダ２１から出力される時間軸が圧縮されたオーデ
ィオデータは、オーディオ・ビデオマルチプレクサ（Ａ
ＶＭ）２２に供給され、ビデオデータとオーディオデー
タとがマルチプレックスされる。
【００２４】さらに、オーディオ・ビデオマルチプレク
サ２２から出力されたマルチプレックスされたディジタ
ルデータはパラレル・シリアル変換回路（ＰＳ）２３に
おいてシリアルデータに変換されて、シリアルディジタ
ルデータＳＤＩが出力される。このように、フレームシ
ンクロナイザー１はフレームメモリ１１に、入力された
シリアルディジタルデータＳＤＩのタイミングでそのビ
デオデータを書き込み、フレームメモリ１１から基準信
号Ref のタイミングでビデオデータを読み出すことによ
り、基準信号Ref に同期したビデオデータとし、オーデ
ィオデータをサンプリング・レート・コンバータ１６に
おいて基準信号Ref のレートのオーディオデータとす
る。そして、このオーディオデータとビデオデータの時
間を合わせることにより、ビデオデータとオーディオデ
ータを基準信号Ref に同期させるようにしている。そし
て、このビデオデータとオーディオデータとをマルチプ
レックスしたシリアルディジタルデータを出力してい
る。
サ２２から出力されたマルチプレックスされたディジタ
ルデータはパラレル・シリアル変換回路（ＰＳ）２３に
おいてシリアルデータに変換されて、シリアルディジタ
ルデータＳＤＩが出力される。このように、フレームシ
ンクロナイザー１はフレームメモリ１１に、入力された
シリアルディジタルデータＳＤＩのタイミングでそのビ
デオデータを書き込み、フレームメモリ１１から基準信
号Ref のタイミングでビデオデータを読み出すことによ
り、基準信号Ref に同期したビデオデータとし、オーデ
ィオデータをサンプリング・レート・コンバータ１６に
おいて基準信号Ref のレートのオーディオデータとす
る。そして、このオーディオデータとビデオデータの時
間を合わせることにより、ビデオデータとオーディオデ
ータを基準信号Ref に同期させるようにしている。そし
て、このビデオデータとオーディオデータとをマルチプ
レックスしたシリアルディジタルデータを出力してい
る。
【００２５】次に、サンプリング・レート・コンバータ
１６と等価な動作原理を図１（Ｂ）を参照しながら説明
する。サンプリング・レート・コンバータ１６に入力さ
れたオーディオデータはＤＡＣ１６−１においてベース
バンドのオーディオ信号に変換される。この場合のサン
プリングｆｓ（Ｉｎ）として、オーディオ分離・オーデ
ィオクロック発生回路１５より供給されたオーディオク
ロックが用いられる。ベースバンドとされたオーディオ
信号は、ローパスフィルタ（ＬＰＦ）１６−２において
不要帯域成分が除去されＡＤＣ１６−３に入力される。
そして、ＡＤＣ１６−３においてサンプリング信号ｆｓ
（Ｏｕｔ）によりサンプリングされることによりサンプ
リング周波数レートの変換されたオーディオデータとさ
れる。この場合のサンプリング信号ｆｓ（Ｏｕｔ）はオ
ーディオクロック発生回路１８より供給されたオーディ
オクロックが用いられる。
１６と等価な動作原理を図１（Ｂ）を参照しながら説明
する。サンプリング・レート・コンバータ１６に入力さ
れたオーディオデータはＤＡＣ１６−１においてベース
バンドのオーディオ信号に変換される。この場合のサン
プリングｆｓ（Ｉｎ）として、オーディオ分離・オーデ
ィオクロック発生回路１５より供給されたオーディオク
ロックが用いられる。ベースバンドとされたオーディオ
信号は、ローパスフィルタ（ＬＰＦ）１６−２において
不要帯域成分が除去されＡＤＣ１６−３に入力される。
そして、ＡＤＣ１６−３においてサンプリング信号ｆｓ
（Ｏｕｔ）によりサンプリングされることによりサンプ
リング周波数レートの変換されたオーディオデータとさ
れる。この場合のサンプリング信号ｆｓ（Ｏｕｔ）はオ
ーディオクロック発生回路１８より供給されたオーディ
オクロックが用いられる。
【００２６】このようにして、ＡＤＣ１６−３からサン
プリング周波数レートの変換されたオーディオデータが
出力されるが、ＡＤＣ１６−３のサンプリング信号ｆｓ
（Ｏｕｔ）が基準信号Ref のレートとされているため、
ＡＤＣ１６−３から出力されるオーディオデータのデー
タ列は基準信号Ref のレートとなる。なお、サンプリン
グ信号ｆｓ（Ｉｎ），ｆｓ（Ｏｕｔ）は、規格では例え
ば４８ｋＨｚとされている。以上説明したフレームシン
クロナイザー１によれば、フレームメモリ１１の書き込
みと読み出しのタイミングが禁止領域に入って、１フレ
ームあるいは１フィールド前のビデオ信号にジャンプし
た場合でも、オーディオ系はビデオ系とは別のプロセス
であるサンプリング・レート・コンバータ１６により、
独自に基準信号Ref のレートに変換されているので、オ
ーディオにクリックノイズが生じることを防止すること
ができる。
プリング周波数レートの変換されたオーディオデータが
出力されるが、ＡＤＣ１６−３のサンプリング信号ｆｓ
（Ｏｕｔ）が基準信号Ref のレートとされているため、
ＡＤＣ１６−３から出力されるオーディオデータのデー
タ列は基準信号Ref のレートとなる。なお、サンプリン
グ信号ｆｓ（Ｉｎ），ｆｓ（Ｏｕｔ）は、規格では例え
ば４８ｋＨｚとされている。以上説明したフレームシン
クロナイザー１によれば、フレームメモリ１１の書き込
みと読み出しのタイミングが禁止領域に入って、１フレ
ームあるいは１フィールド前のビデオ信号にジャンプし
た場合でも、オーディオ系はビデオ系とは別のプロセス
であるサンプリング・レート・コンバータ１６により、
独自に基準信号Ref のレートに変換されているので、オ
ーディオにクリックノイズが生じることを防止すること
ができる。
【００２７】次に、オーディオ系のレートを基準信号Re
f のレートに変換する詳細な構成を図２に示す。この図
において、入力されたオーディオデータとビデオデータ
とがマルチプレックスされたシリアルディジタルデータ
ＳＤＩ（Serial Digital Interface）は、シリアル・パ
ラレル変換回路（Ｓ／Ｐ Ｃｏｎｖ）３０においてパラ
レルデータに変換される。シリアル・パラレル変換回路
３０より出力されるパラレルのディジタルデータは、フ
レームシンクロナイザー５０にて、前述したビデオ系の
処理が行われる。
f のレートに変換する詳細な構成を図２に示す。この図
において、入力されたオーディオデータとビデオデータ
とがマルチプレックスされたシリアルディジタルデータ
ＳＤＩ（Serial Digital Interface）は、シリアル・パ
ラレル変換回路（Ｓ／Ｐ Ｃｏｎｖ）３０においてパラ
レルデータに変換される。シリアル・パラレル変換回路
３０より出力されるパラレルのディジタルデータは、フ
レームシンクロナイザー５０にて、前述したビデオ系の
処理が行われる。
【００２８】また、シリアル・パラレル変換器３０より
出力されるディジタルデータは、オーディオ・デマルチ
プレクサ（ＡＤＤ）３１に入力されてオーディオデータ
が分離され、オーディオ伸張回路（ＡＤＥ）３２にオー
ディオデータを供給する。このオーディオ伸張回路３２
において時間軸上で伸張されたオーディオデータは、サ
ンプリング・レート・コンバータ処理部３３に入力され
る。また、タイミング検出回路（ＴＲＳ ＤＥＴ）３８
において入力されたシリアルディジタルデータＳＤＩは
オーディオのタイミングが検出されて、そのタイミング
信号がシステム１クロック発生回路３９に供給される。
これにより、システム１クロック発生回路３９から入力
されたシリアルディジタルデータＳＤＩを出力したシス
テム１のオーディオクロックが再生されて、サンプリン
グ・レート・コンバータ処理部３３に供給される。
出力されるディジタルデータは、オーディオ・デマルチ
プレクサ（ＡＤＤ）３１に入力されてオーディオデータ
が分離され、オーディオ伸張回路（ＡＤＥ）３２にオー
ディオデータを供給する。このオーディオ伸張回路３２
において時間軸上で伸張されたオーディオデータは、サ
ンプリング・レート・コンバータ処理部３３に入力され
る。また、タイミング検出回路（ＴＲＳ ＤＥＴ）３８
において入力されたシリアルディジタルデータＳＤＩは
オーディオのタイミングが検出されて、そのタイミング
信号がシステム１クロック発生回路３９に供給される。
これにより、システム１クロック発生回路３９から入力
されたシリアルディジタルデータＳＤＩを出力したシス
テム１のオーディオクロックが再生されて、サンプリン
グ・レート・コンバータ処理部３３に供給される。
【００２９】また、基準データRef はシリアルパラレル
変換回路（Ｓ／Ｐ Ｃｏｎｖ）４１においてパラレルデ
ータに変換されて、タイミング検出回路（ＴＲＳ ＤＥ
Ｔ）４２に供給される。このタイミング検出回路４２に
おいて基準データRef のタイミングが検出されて、シス
テム２クロック発生回路４４に供給される。これによ
り、システム２クロック発生回路４４から自分のシステ
ムであるシステム２のオーディオクロックが発生されて
サンプリング・レート・コンバータ処理部（ＡＳＦＲ
Ｃ）３３に供給される。サンプリング・レート・コンバ
ータ処理部３３では、前記図１（Ｂ）に示すような動作
原理のディジタル処理が実行されており、前記したよう
なディジタル領域でのサンプリング・レート・コンバー
タ処理が行われることにより、システム２のオーディオ
クロックのレートとされたオーディオデータが出力され
るようになる。
変換回路（Ｓ／Ｐ Ｃｏｎｖ）４１においてパラレルデ
ータに変換されて、タイミング検出回路（ＴＲＳ ＤＥ
Ｔ）４２に供給される。このタイミング検出回路４２に
おいて基準データRef のタイミングが検出されて、シス
テム２クロック発生回路４４に供給される。これによ
り、システム２クロック発生回路４４から自分のシステ
ムであるシステム２のオーディオクロックが発生されて
サンプリング・レート・コンバータ処理部（ＡＳＦＲ
Ｃ）３３に供給される。サンプリング・レート・コンバ
ータ処理部３３では、前記図１（Ｂ）に示すような動作
原理のディジタル処理が実行されており、前記したよう
なディジタル領域でのサンプリング・レート・コンバー
タ処理が行われることにより、システム２のオーディオ
クロックのレートとされたオーディオデータが出力され
るようになる。
【００３０】また、タイミング検出回路３８で検出され
たタイミングと、タイミング検出回路４２で検出された
タイミングとの時間差が遅延制御回路４０において算出
され、遅延制御回路４０からその時間差に応じた遅延制
御信号が遅延回路（ＤＬＹ）３４に供給される。遅延回
路３４にはシステム２のオーディオクロックのレートと
されたオーディオデータが供給されており、遅延回路３
４からは出力されるビデオデータの時間に合ったオーデ
ィオデータが出力されるようになる。このオーディオデ
ータは、オーディオデータ圧縮回路（ＡＤＣ）３５にお
いて時間軸上で圧縮されてオーディオ・ビデオマルチプ
レクサ（ＡＶＭ）３６に供給される。
たタイミングと、タイミング検出回路４２で検出された
タイミングとの時間差が遅延制御回路４０において算出
され、遅延制御回路４０からその時間差に応じた遅延制
御信号が遅延回路（ＤＬＹ）３４に供給される。遅延回
路３４にはシステム２のオーディオクロックのレートと
されたオーディオデータが供給されており、遅延回路３
４からは出力されるビデオデータの時間に合ったオーデ
ィオデータが出力されるようになる。このオーディオデ
ータは、オーディオデータ圧縮回路（ＡＤＣ）３５にお
いて時間軸上で圧縮されてオーディオ・ビデオマルチプ
レクサ（ＡＶＭ）３６に供給される。
【００３１】オーディオ・ビデオマルチプレクサ（ＡＶ
Ｍ）３６には、フレームシンクロナイザー５０において
基準データRef に同期するよう処理されたビデオデータ
が供給されており、このビデオデータとオーディオデー
タとの時間軸が合わせられてマルチプレックスされる。
さらに、オーディオ・ビデオマルチプレクサ３６から出
力されたマルチプレックスされたＡ／Ｖデータはパラレ
ル・シリアル変換回路（ＰＳ）３７においてシリアルデ
ータに変換されて、シリアルディジタルデータＳＤＩが
出力される。
Ｍ）３６には、フレームシンクロナイザー５０において
基準データRef に同期するよう処理されたビデオデータ
が供給されており、このビデオデータとオーディオデー
タとの時間軸が合わせられてマルチプレックスされる。
さらに、オーディオ・ビデオマルチプレクサ３６から出
力されたマルチプレックスされたＡ／Ｖデータはパラレ
ル・シリアル変換回路（ＰＳ）３７においてシリアルデ
ータに変換されて、シリアルディジタルデータＳＤＩが
出力される。
【００３２】なお、オーディオデータ圧縮回路３５およ
びオーディオ・ビデオマルチプレクサ３６には、タイミ
ング検出回路４２が検出した基準データRef のタイミン
グ信号に基づいて、クロック発生器（ＲＣｋ−ＧＥＮ)
４３が発生したクロックが供給されている。このクロッ
クの周波数は、輝度情報Ｙと色差情報Ｃｒ，Ｃｂとのサ
ンプリング周波数の比が４：２：２の場合は２７ＭＨｚ
とされ、４ｆｓｃ ＮＴＳＣ方式の場合は１４．３ＭＨ
ｚとされる。また、システム１クロック発生回路３９お
よびシステム２クロック発生回路４４から発生されるオ
ーディオクロックの周波数は約４８ｋＨｚとされる。し
かしながら、本発明はこの周波数に限定されるものでは
ない。
びオーディオ・ビデオマルチプレクサ３６には、タイミ
ング検出回路４２が検出した基準データRef のタイミン
グ信号に基づいて、クロック発生器（ＲＣｋ−ＧＥＮ)
４３が発生したクロックが供給されている。このクロッ
クの周波数は、輝度情報Ｙと色差情報Ｃｒ，Ｃｂとのサ
ンプリング周波数の比が４：２：２の場合は２７ＭＨｚ
とされ、４ｆｓｃ ＮＴＳＣ方式の場合は１４．３ＭＨ
ｚとされる。また、システム１クロック発生回路３９お
よびシステム２クロック発生回路４４から発生されるオ
ーディオクロックの周波数は約４８ｋＨｚとされる。し
かしながら、本発明はこの周波数に限定されるものでは
ない。
【００３３】
【発明の効果】本発明は以上のように構成されているの
で、オーディオデータを入力されたディジタルデータの
レートでベースバンド信号に変換し、さらに基準信号の
周波数レートのオーディオデータにディジタル領域で再
変換するようにしたので、フレームメモリの読み出しが
ジャンプされた場合にも、オーディオデータにジャンプ
によるクリックノイズが発生することを防止することが
できる。
で、オーディオデータを入力されたディジタルデータの
レートでベースバンド信号に変換し、さらに基準信号の
周波数レートのオーディオデータにディジタル領域で再
変換するようにしたので、フレームメモリの読み出しが
ジャンプされた場合にも、オーディオデータにジャンプ
によるクリックノイズが発生することを防止することが
できる。
【図１】本発明のフレームシンクロナイザーの実施の形
態の構成を示すブロック図、およびフレームシンクロナ
イザーに内蔵されるサンプリング・レート・コンバータ
の等価な動作原理を示すブロック図である。
態の構成を示すブロック図、およびフレームシンクロナ
イザーに内蔵されるサンプリング・レート・コンバータ
の等価な動作原理を示すブロック図である。
【図２】本発明のフレームシンクロナイザーのオーディ
オ系の構成を詳細に示すブロック図である。
オ系の構成を詳細に示すブロック図である。
【図３】フレームシンクロナイザーを説明するための図
である。
である。
【図４】従来のＳＤＩフレームシンクロナイザーの構成
を示すブロック図である。
を示すブロック図である。
【図５】従来のアナログＮＴＳＣ方式の信号が入力され
るＡＶフレームシンクロナイザーの構成を示すブロック
図である。
るＡＶフレームシンクロナイザーの構成を示すブロック
図である。
１ フレームシンクロナイザー １０，３０，４１ シリアル・パラレル変換回路 １１ フレームメモリ １２，３８，４２ タイミング検出回路 １３ 書込制御回路 １４ 読出制御回路 １５ オーディオ分離・オーディオクロック発生回路 １６ サンプリング・レート・コンバータ １６−１ ディジタル・アナログ変換器 １６−２ ＬＰＦ １６−３ アナログ・ディジタル変換器 １７ 同期分離回路 １８ オーディオクロック発生回路 １９，４０ 遅延制御回路 ２０，３４ 遅延回路 ２１ オーディオ・エンコーダ ２２，３６ オーディオ・ビデオマルチプレクサ ２３，３７ パラレル・シリアル変換回路 ３１ オーディオデータ・デマルチプレクサ ３２ オーディオデータ伸張回路 ３５ オーディオデータ圧縮回路 ３９ システム１クロック発生回路 ４３ クロック発生回路 ４４ システム２クロック発生回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/24
Claims (1)
- 【請求項１】 ビデオデータとオーディオデータとが
マルチプレックスされているディジタルデータがシリア
ルに入力され、該ディジタルデータを基準信号に同期さ
せて出力させるフレームシンクロナイザーにおいて、 上記ディジタルデータからオーディオデータを分離する
分離手段と、 分離された上記オーディオデータをベースバンドのディ
ジタルオーディオデータに変換する第１の変換手段と、 該第１の変換手段から出力される上記ベースバンドのデ
ィジタルオーディオデータのサンプリング周波数レート
を変換する第２の変換手段と、 ビデオデータが格納されるフレームメモリとを備え、 上記第１の変換手段は入力されたディジタルデータのタ
イミングに基づいて上記オーディオデータをベースバン
ドのディジタルオーディオデータに変換すると共に、上
記第２の変換手段は上記基準信号のタイミングに基づい
てオーディオデータのサンプリング周波数レートを変換
し、 上記ビデオデータは上記入力されたディジタルデータの
タイミングに基づいて上記フレームメモリに書き込まれ
ると共に、上記基準信号のタイミングに基づいて上記フ
レームメモリから読み出されることを特徴とするフレー
ムシンクロナイザー。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304696A JPH09200569A (ja) | 1996-01-17 | 1996-01-17 | フレームシンクロナイザー |
| US08/784,010 US5877815A (en) | 1996-01-17 | 1997-01-15 | Frame synchronizer apparatus for synchronizing video and audio data to a reference signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304696A JPH09200569A (ja) | 1996-01-17 | 1996-01-17 | フレームシンクロナイザー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09200569A true JPH09200569A (ja) | 1997-07-31 |
Family
ID=12099518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304696A Withdrawn JPH09200569A (ja) | 1996-01-17 | 1996-01-17 | フレームシンクロナイザー |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5877815A (ja) |
| JP (1) | JPH09200569A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7382929B2 (en) * | 1989-05-22 | 2008-06-03 | Pixel Instruments Corporation | Spatial scan replication circuit |
| US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
| US5946049A (en) * | 1993-07-26 | 1999-08-31 | Pixel Instruments Corp. | Apparatus and method for synchronizing multiple asynchronous signals |
| GB2311918B (en) * | 1996-04-02 | 2000-11-01 | Sony Uk Ltd | Audio signal processor |
| JPH10210503A (ja) * | 1997-01-17 | 1998-08-07 | Sony Corp | 信号変換装置 |
| KR100312711B1 (ko) * | 1997-09-20 | 2002-02-28 | 윤종용 | 전자기기및그리셋방법 |
| US6271879B1 (en) * | 1998-04-03 | 2001-08-07 | Tektronix, Inc. | Controlling and detecting alignment of composite video color frames |
| JP2000092348A (ja) * | 1998-09-10 | 2000-03-31 | Mitsubishi Electric Corp | フレームシンクロナイザ |
| DE19961131A1 (de) * | 1999-12-17 | 2002-07-18 | Siemens Ag | Vorrichtung und Verfahren zum Ausgleichen von Datenlaufzeiten |
| US6654956B1 (en) * | 2000-04-10 | 2003-11-25 | Sigma Designs, Inc. | Method, apparatus and computer program product for synchronizing presentation of digital video data with serving of digital video data |
| JP4720658B2 (ja) * | 2005-07-19 | 2011-07-13 | パナソニック株式会社 | 同期検出回路およびマルチモード無線通信装置 |
| JP4702402B2 (ja) * | 2008-06-05 | 2011-06-15 | ソニー株式会社 | 信号送信装置、信号送信方法、信号受信装置及び信号受信方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3732111A1 (de) * | 1987-09-24 | 1989-04-06 | Bosch Gmbh Robert | Verfahren zur laufzeitanpassung von video- und audiosignalen an ein referenzsignal |
| US5467139A (en) * | 1993-09-30 | 1995-11-14 | Thomson Consumer Electronics, Inc. | Muting apparatus for a compressed audio/video signal receiver |
-
1996
- 1996-01-17 JP JP2304696A patent/JPH09200569A/ja not_active Withdrawn
-
1997
- 1997-01-15 US US08/784,010 patent/US5877815A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5877815A (en) | 1999-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2607020B2 (ja) | テレビモードの自動変換装置 | |
| JPH09200569A (ja) | フレームシンクロナイザー | |
| JPH05244562A (ja) | 映像信号記録・再生装置 | |
| JPS59185473A (ja) | テレビジヨン同期変換装置 | |
| GB2142801A (en) | Transmission and reception of component video signals | |
| JP2976484B2 (ja) | 画像信号処理装置 | |
| JP3087635B2 (ja) | 画像同期制御表示装置 | |
| JPH07177536A (ja) | ディジタルタイムベースコレクタ | |
| JPH09163182A (ja) | フレーム同期方式 | |
| JP3460243B2 (ja) | ビデオ信号処理装置 | |
| JP3118430B2 (ja) | 時間軸補正回路 | |
| KR0123724B1 (ko) | 동기신호 발생장치 및 이를 이용한 영상신호 처리장치 | |
| JP3272000B2 (ja) | 信号処理装置 | |
| JPH10304400A (ja) | 信号処理回路 | |
| JP3082292B2 (ja) | 時間軸補正装置 | |
| JP2504169B2 (ja) | ビデオ位相変換装置 | |
| JPS63199596A (ja) | 映像信号処理装置 | |
| JPH11275534A (ja) | Ａｅｓ／ｅｂｕ音声分離・多重機能付きハイビジョンフレーム・シンクロナイザ装置 | |
| KR0150965B1 (ko) | 와이드 텔레비젼의 신호처리회로 | |
| JP2699372B2 (ja) | 基準同期信号発生装置 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| KR0124853Y1 (ko) | 텔레비젼방송방식 변환장치 | |
| JPH0342980A (ja) | 時間軸圧縮方式映像信号再生装置 | |
| JPH0918843A (ja) | 多重化装置 | |
| JPS61214876A (ja) | 時間軸変動補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030401 |