JP3087635B2 - 画像同期制御表示装置 - Google Patents
画像同期制御表示装置Info
- Publication number
- JP3087635B2 JP3087635B2 JP07322078A JP32207895A JP3087635B2 JP 3087635 B2 JP3087635 B2 JP 3087635B2 JP 07322078 A JP07322078 A JP 07322078A JP 32207895 A JP32207895 A JP 32207895A JP 3087635 B2 JP3087635 B2 JP 3087635B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- circuit
- internal
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル画像デー
タを、画像メモリに記憶した後に入力画像信号と同期し
て読みだして表示する画像同期制御表示装置に関する。
タを、画像メモリに記憶した後に入力画像信号と同期し
て読みだして表示する画像同期制御表示装置に関する。
【０００２】
【従来の技術】従来、ＮＴＳＣ方式、ＰＡＬ方式等のビ
デオカメラなどでは、入力画像信号から分離した同期信
号を用いて、入力画像信号を変換したデジタル画像デー
タを画像メモリに記憶し、その読み出しを行って画面表
示している。
デオカメラなどでは、入力画像信号から分離した同期信
号を用いて、入力画像信号を変換したデジタル画像デー
タを画像メモリに記憶し、その読み出しを行って画面表
示している。
【０００３】図４は従来の画像同期制御表示装置の構成
を示すブロック図である。図４に示す例は、入力画像信
号から同期分離回路１で同期信号を分離し、また同期分
離回路１を通じた画像信号をＡ／Ｄ変換器２でデジタル
信号に変換してメモリ制御部３へ出力する。このメモリ
制御部３が、デジタル画像信号を同期分離回路１からの
同期信号に基づいたタイミングデータ及びアドレスデー
タによって画像メモリ４に書き込む制御を行う。
を示すブロック図である。図４に示す例は、入力画像信
号から同期分離回路１で同期信号を分離し、また同期分
離回路１を通じた画像信号をＡ／Ｄ変換器２でデジタル
信号に変換してメモリ制御部３へ出力する。このメモリ
制御部３が、デジタル画像信号を同期分離回路１からの
同期信号に基づいたタイミングデータ及びアドレスデー
タによって画像メモリ４に書き込む制御を行う。
【０００４】また、画像メモリ４に記憶している画像デ
ータをメモリ制御部３が、同期分離回路１からの同期信
号に基づいたタイミングデータ及びアドレスデータによ
って読み出し、Ｄ／Ａ変換器５でアナログ画像信号に変
換した後に同期合成回路６で、同期分離回路１が出力す
る同期信号と合成する。この入力画像信号と同期した出
力画像信号を表示部７に送出して画面表示する。
ータをメモリ制御部３が、同期分離回路１からの同期信
号に基づいたタイミングデータ及びアドレスデータによ
って読み出し、Ｄ／Ａ変換器５でアナログ画像信号に変
換した後に同期合成回路６で、同期分離回路１が出力す
る同期信号と合成する。この入力画像信号と同期した出
力画像信号を表示部７に送出して画面表示する。
【０００５】このような装置では入力画像信号が無くな
ると同期信号が得られず、入力画像信号と出力画像信号
との同期が取れなくなって、同期が乱れた画面表示が行
われてしまう。これを改善した装置として、入力信号が
なくなった場合、内部で発生した同期信号によって画像
表示する特開平２−１３０８４号公報「画像表示装置」
の例が知られている。
ると同期信号が得られず、入力画像信号と出力画像信号
との同期が取れなくなって、同期が乱れた画面表示が行
われてしまう。これを改善した装置として、入力信号が
なくなった場合、内部で発生した同期信号によって画像
表示する特開平２−１３０８４号公報「画像表示装置」
の例が知られている。
【０００６】図５は、特開平２−１３０８４号の画像同
期制御表示装置の構成を示すブロック図である。図５に
示す例は、入力画像信号から分離した同期信号、又は、
内部で発生した同期信号を選択するものであり、入力画
信号から同期分離回路１１で同期信号を分離し、また、
同期信号発生回路１２が内部同期信号を発生する。入力
画像信号からの外部同期信号が得られる場合は、内部同
期制御部１３がスイッチＳＷを切り替えて外部同期信号
を選択し、外部同期信号が得られない場合は、内部同期
制御部１３がスイッチＳＷを切り替えて内部同期信号を
選択する制御を行う。
期制御表示装置の構成を示すブロック図である。図５に
示す例は、入力画像信号から分離した同期信号、又は、
内部で発生した同期信号を選択するものであり、入力画
信号から同期分離回路１１で同期信号を分離し、また、
同期信号発生回路１２が内部同期信号を発生する。入力
画像信号からの外部同期信号が得られる場合は、内部同
期制御部１３がスイッチＳＷを切り替えて外部同期信号
を選択し、外部同期信号が得られない場合は、内部同期
制御部１３がスイッチＳＷを切り替えて内部同期信号を
選択する制御を行う。
【０００７】この内部又は外部同期信号によって同期分
離回路１１を通じた入力画像信号をＡ／Ｄ変換器１４で
デジタル信号に変換してメモリ制御部１５へ出力する。
このメモリ制御部１５が、内部同期制御部１３からの内
部又は外部同期信号に基づいたタイミングデータ及びア
ドレスデータによって画像メモリ１６に書き込まれる。
離回路１１を通じた入力画像信号をＡ／Ｄ変換器１４で
デジタル信号に変換してメモリ制御部１５へ出力する。
このメモリ制御部１５が、内部同期制御部１３からの内
部又は外部同期信号に基づいたタイミングデータ及びア
ドレスデータによって画像メモリ１６に書き込まれる。
【０００８】また、画像メモリ１６に記憶している画像
データをメモリ制御部１５が、内部同期制御部１３から
の内部又は外部同期信号に基づいたタイミングデータ及
びアドレスデータによって読み出し、Ｄ／Ａ変換器１７
でアナログ画像信号に変換した後に同期合成回路１８
で、内部同期制御部１３からの内部又は外部同期信号と
合成し、この出力画像信号を表示部１９に送出して、そ
の画面表示を行う。
データをメモリ制御部１５が、内部同期制御部１３から
の内部又は外部同期信号に基づいたタイミングデータ及
びアドレスデータによって読み出し、Ｄ／Ａ変換器１７
でアナログ画像信号に変換した後に同期合成回路１８
で、内部同期制御部１３からの内部又は外部同期信号と
合成し、この出力画像信号を表示部１９に送出して、そ
の画面表示を行う。
【０００９】
【発明が解決しようとする課題】しかしながら、図４に
示す従来例の画像同期制御表示装置では、入力画像信号
から同期信号が得られない場合、デジタル画像データを
画像メモリに記憶し、かつ、その画面表示を行う制御が
出来なくなる。
示す従来例の画像同期制御表示装置では、入力画像信号
から同期信号が得られない場合、デジタル画像データを
画像メモリに記憶し、かつ、その画面表示を行う制御が
出来なくなる。
【００１０】また、図５に示す従来例の画像同期制御表
示装置では、入力画像信号から同期信号が得られない場
合、内部同期信号を用いてデジタル画像データを画像メ
モリに記憶し、かつ、その表示を行う制御が出来るもの
の、内部同期制御部１３が入力画像信号の有無を判定
し、そのスイッチＳＷを切り替えて内部又は外部同期信
号を選択する際に、この間の同期が取れていないため、
切り替え直後、一時的に同期が乱れた画面が表示される
という欠点がある。
示装置では、入力画像信号から同期信号が得られない場
合、内部同期信号を用いてデジタル画像データを画像メ
モリに記憶し、かつ、その表示を行う制御が出来るもの
の、内部同期制御部１３が入力画像信号の有無を判定
し、そのスイッチＳＷを切り替えて内部又は外部同期信
号を選択する際に、この間の同期が取れていないため、
切り替え直後、一時的に同期が乱れた画面が表示される
という欠点がある。
【００１１】本発明は、このような従来の技術における
課題を解決するものであり、入力画像信号の有無での同
期が乱れることなく、さらに、内部又は外部同期信号を
選択する切り替えを行う際にも同期が乱れずに、安定し
た画面表示が可能になる画像同期制御表示装置を提供す
る。
課題を解決するものであり、入力画像信号の有無での同
期が乱れることなく、さらに、内部又は外部同期信号を
選択する切り替えを行う際にも同期が乱れずに、安定し
た画面表示が可能になる画像同期制御表示装置を提供す
る。
【００１２】
【課題を解決するための手段】上記課題を達成するため
に、請求項１記載の発明は、入力画像データをメモリに
記憶し、かつ、入力画像データに同期して画像メモリか
ら読みだした出力画像データを表示する画像同期制御表
示装置において、入力画像信号から外部同期信号を分離
して出力する同期分離回路と、入力画像信号の入力の有
無を検出した入力検出信号を出力する入力検出回路と、
前記同期分離回路からの外部同期信号と同一の内部同期
信号を発生して出力する内部同期発生回路と、入力検出
信号に基づいて内部同期発生回路を制御し、外部同期信
号と内部同期信号との同期のタイミング制御を行い、入
力検出信号を検出できたときの外部同期信号、又は、入
力検出信号を検出できないときの内部同期信号である書
込同期信号を出力する同期制御回路と、前記同期制御回
路からの書込同期信号で入力画像信号をデジタル画像デ
ータに変換して出力するＡ／Ｄ変換器と、前記Ａ／Ｄ変
換器からのデジタル画像データを同期制御回路からの書
込同期信号によって書き込む制御を行うメモリ書込制御
回路と、前記メモリ書込制御回路の制御によってデジタ
ル画像データを記憶する画像メモリと、前記内部同期発
生回路からの内部同期信号で前記画像メモリに記憶され
ているデジタル画像データを読み出す制御を行うメモリ
読出制御回路と、前記メモリ読出制御回路からのデジタ
ル画像データを前記同期制御回路が出力する内部同期信
号を用いてアナログ画像データに変換して出力するＤ／
Ａ変換器と、前記Ｄ／Ａ変換器からのアナログ画像デー
タに内部同期信号を付加した画像信号を表示用として送
出する同期合成回路とを備え、前記同期制御回路に、前
記同期分離回路が出力する外部同期信号と前記内部同期
発生回路が出力する内部同期信号との時間差分データを
算出する時間差分検出回路と、前記時間差分検出回路が
算出した時間差分データをラッチする差分データラッチ
回路と、前記時間差分検出回路が出力する時間差分デー
タと、前記差分データラッチ回路がラッチした時間差分
データとを比較し、両データの一致又は不一致を示す差
分データ比較信号を出力する差分データ比較器と、前記
差分データ比較器からの差分データ比較信号に基づいて
前記内部同期発生回路を制御するための内部同期制御信
号を出力する内部同期制御回路と、入力検出信号に基づ
いて外部同期信号又は 内部同期信号を選択し、前記メモ
リ書込制御回路へ書込同期信号として出力する同期信号
選択回路と、を備える構成としてある。
に、請求項１記載の発明は、入力画像データをメモリに
記憶し、かつ、入力画像データに同期して画像メモリか
ら読みだした出力画像データを表示する画像同期制御表
示装置において、入力画像信号から外部同期信号を分離
して出力する同期分離回路と、入力画像信号の入力の有
無を検出した入力検出信号を出力する入力検出回路と、
前記同期分離回路からの外部同期信号と同一の内部同期
信号を発生して出力する内部同期発生回路と、入力検出
信号に基づいて内部同期発生回路を制御し、外部同期信
号と内部同期信号との同期のタイミング制御を行い、入
力検出信号を検出できたときの外部同期信号、又は、入
力検出信号を検出できないときの内部同期信号である書
込同期信号を出力する同期制御回路と、前記同期制御回
路からの書込同期信号で入力画像信号をデジタル画像デ
ータに変換して出力するＡ／Ｄ変換器と、前記Ａ／Ｄ変
換器からのデジタル画像データを同期制御回路からの書
込同期信号によって書き込む制御を行うメモリ書込制御
回路と、前記メモリ書込制御回路の制御によってデジタ
ル画像データを記憶する画像メモリと、前記内部同期発
生回路からの内部同期信号で前記画像メモリに記憶され
ているデジタル画像データを読み出す制御を行うメモリ
読出制御回路と、前記メモリ読出制御回路からのデジタ
ル画像データを前記同期制御回路が出力する内部同期信
号を用いてアナログ画像データに変換して出力するＤ／
Ａ変換器と、前記Ｄ／Ａ変換器からのアナログ画像デー
タに内部同期信号を付加した画像信号を表示用として送
出する同期合成回路とを備え、前記同期制御回路に、前
記同期分離回路が出力する外部同期信号と前記内部同期
発生回路が出力する内部同期信号との時間差分データを
算出する時間差分検出回路と、前記時間差分検出回路が
算出した時間差分データをラッチする差分データラッチ
回路と、前記時間差分検出回路が出力する時間差分デー
タと、前記差分データラッチ回路がラッチした時間差分
データとを比較し、両データの一致又は不一致を示す差
分データ比較信号を出力する差分データ比較器と、前記
差分データ比較器からの差分データ比較信号に基づいて
前記内部同期発生回路を制御するための内部同期制御信
号を出力する内部同期制御回路と、入力検出信号に基づ
いて外部同期信号又は 内部同期信号を選択し、前記メモ
リ書込制御回路へ書込同期信号として出力する同期信号
選択回路と、を備える構成としてある。
【００１３】 このような構成の画像同期制御表示装置
は、入力画像データが検出できない場合、内部同期信号
によって入力画像データをメモリへ書き込み、かつ、読
み出して、入力画像データと出力画像データとの同期を
取っている。また、入力画像データが検出できる場合、
入力画像データから分離した外部同期信号と出力画像デ
ータに合成する内部同期信号の発生をリセットして、入
力画像データと出力画像データとの同期を取っている。
さらに、リセットするタイミングを出力画像データに合
成する内部同期信号と一致させて、外部同期信号から内
部同期信号に切り替える際の同期を取っている。
は、入力画像データが検出できない場合、内部同期信号
によって入力画像データをメモリへ書き込み、かつ、読
み出して、入力画像データと出力画像データとの同期を
取っている。また、入力画像データが検出できる場合、
入力画像データから分離した外部同期信号と出力画像デ
ータに合成する内部同期信号の発生をリセットして、入
力画像データと出力画像データとの同期を取っている。
さらに、リセットするタイミングを出力画像データに合
成する内部同期信号と一致させて、外部同期信号から内
部同期信号に切り替える際の同期を取っている。
【００１４】 したがって、入力画像信号の有無で、表示
画面の同期が乱れることが無くなる。また、内部又は外
部同期信号を選択する切り替えを行う際にも、同期が乱
れずに、安定した画面表示が行われる。
画面の同期が乱れることが無くなる。また、内部又は外
部同期信号を選択する切り替えを行う際にも、同期が乱
れずに、安定した画面表示が行われる。
【００１５】
【発明の実施の形態】次に、本発明の画像同期制御表示
装置の実施の形態を図面を参照して詳細に説明する。図
１は本発明の画像同期制御表示装置の実施形態における
構成を示すブロック図である。図１に示す実施形態の装
置には、ビデオカメラなどからのＮＴＳＣ方式、ＰＡＬ
方式等の入力画像信号Ｓａから水平及び垂直同期信号、
フィールド情報信号（外部同期信号Ｓｂ）を分離して出
力する同期分離回路２１が設けられている。
装置の実施の形態を図面を参照して詳細に説明する。図
１は本発明の画像同期制御表示装置の実施形態における
構成を示すブロック図である。図１に示す実施形態の装
置には、ビデオカメラなどからのＮＴＳＣ方式、ＰＡＬ
方式等の入力画像信号Ｓａから水平及び垂直同期信号、
フィールド情報信号（外部同期信号Ｓｂ）を分離して出
力する同期分離回路２１が設けられている。
【００１６】 さらに、入力画像信号Ｓａの入力の有無を
検出した入力検出信号Ｓｃを出力する入力検出回路２２
と、同期分離回路２１からの外部同期信号Ｓｂと同一の
内部同期信号Ｓｄを発生して出力する内部同期発生回路
２３とを有している。また、入力検出信号Ｓｃに基づい
て外部同期信号Ｓｂ及び内部同期信号Ｓｄの同期のタイ
ミング制御などを行う同期制御回路２４と、この同期制
御回路２４からの書込同期信号Ｓｑで入力画像信号Ｓａ
をデジタル画像データＳｅに変換して出力するＡ／Ｄ変
換器２５とを有している。
検出した入力検出信号Ｓｃを出力する入力検出回路２２
と、同期分離回路２１からの外部同期信号Ｓｂと同一の
内部同期信号Ｓｄを発生して出力する内部同期発生回路
２３とを有している。また、入力検出信号Ｓｃに基づい
て外部同期信号Ｓｂ及び内部同期信号Ｓｄの同期のタイ
ミング制御などを行う同期制御回路２４と、この同期制
御回路２４からの書込同期信号Ｓｑで入力画像信号Ｓａ
をデジタル画像データＳｅに変換して出力するＡ／Ｄ変
換器２５とを有している。
【００１７】 また、Ａ／Ｄ変換器２５からのデジタル画
像データＳｅを、同期制御回路２４からの書込同期信号
Ｓｑによって書き込む制御を行うメモリ書込制御回路２
６と、このメモリ書込制御回路２６の制御によってデジ
タル画像データＳｅを記憶する画像メモリ２７と、内部
同期発生回路２３からの内部同期信号Ｓｄで画像メモリ
２７に記憶されているデジタル画像データＳｆを読み出
す制御を行うメモリ読出制御回路２８とが設けられてい
る。
像データＳｅを、同期制御回路２４からの書込同期信号
Ｓｑによって書き込む制御を行うメモリ書込制御回路２
６と、このメモリ書込制御回路２６の制御によってデジ
タル画像データＳｅを記憶する画像メモリ２７と、内部
同期発生回路２３からの内部同期信号Ｓｄで画像メモリ
２７に記憶されているデジタル画像データＳｆを読み出
す制御を行うメモリ読出制御回路２８とが設けられてい
る。
【００１８】 さらに、メモリ読出制御回路２８からのデ
ジタル画像データＳｆを、内部同期信号Ｓｄを用いてア
ナログ画像データＳｇに変換して出力するＤ／Ａ変換器
２９と、このＤ／Ａ変換器２９からのアナログ画像デー
タＳｇに内部同期信号Ｓｄを付加した画像信号Ｓｈを送
出する同期合成回路３０と、この同期合成回路３０が出
力する画像信号ＳｈをＣＲＴなどに画面表示する表示部
３１とを有している。
ジタル画像データＳｆを、内部同期信号Ｓｄを用いてア
ナログ画像データＳｇに変換して出力するＤ／Ａ変換器
２９と、このＤ／Ａ変換器２９からのアナログ画像デー
タＳｇに内部同期信号Ｓｄを付加した画像信号Ｓｈを送
出する同期合成回路３０と、この同期合成回路３０が出
力する画像信号ＳｈをＣＲＴなどに画面表示する表示部
３１とを有している。
【００１９】 図２は同期制御回路２４の詳細な構成を示
すブロック図である。図２に示す同期制御回路２４は、
同期分離回路２１が出力する外部周期信号（フィールド
情報信号）から、それぞれのフィールドの時間差分を算
出する時間差分検出回路４１と、時間差分検出回路４１
が出力する時間差分データＳｊをラッチする差分データ
ラッチ回路４２とを有している。
すブロック図である。図２に示す同期制御回路２４は、
同期分離回路２１が出力する外部周期信号（フィールド
情報信号）から、それぞれのフィールドの時間差分を算
出する時間差分検出回路４１と、時間差分検出回路４１
が出力する時間差分データＳｊをラッチする差分データ
ラッチ回路４２とを有している。
【００２０】 さらに、時間差分検出回路４１が出力する
時間差分データＳｊと差分データラッチ回路４２がラッ
チした時間差分データＳｊとを比較した一致又は不一致
を示す差分データ比較信号Ｓｍを出力する差分データ比
較器４３と、差分データラッチ回路４２がラッチした時
間差分データＳｊ及び差分データ比較器４３が出力する
差分データ比較信号Ｓｍに基づいて、内部同期発生回路
２３を制御するための内部同期制御信号Ｓｎを出力する
内部同期制御回路４４と、入力検出信号Ｓｃに基づいて
外部同期信号Ｓｂ又は内部同期信号Ｓｄをメモリ書込制
御回路２６へ書込同期信号Ｓｑとして出力する同期信号
選択回路４５とを有している。
時間差分データＳｊと差分データラッチ回路４２がラッ
チした時間差分データＳｊとを比較した一致又は不一致
を示す差分データ比較信号Ｓｍを出力する差分データ比
較器４３と、差分データラッチ回路４２がラッチした時
間差分データＳｊ及び差分データ比較器４３が出力する
差分データ比較信号Ｓｍに基づいて、内部同期発生回路
２３を制御するための内部同期制御信号Ｓｎを出力する
内部同期制御回路４４と、入力検出信号Ｓｃに基づいて
外部同期信号Ｓｂ又は内部同期信号Ｓｄをメモリ書込制
御回路２６へ書込同期信号Ｓｑとして出力する同期信号
選択回路４５とを有している。
【００２１】 次に、この実施形態の動作について説明す
る。図１において、入力画像信号Ｓａが同期分離回路２
１に入力され、ここで外部同期信号Ｓｂを分離して同期
制御回路２４に出力する。また、入力検出回路２２で入
力画像信号Ｓａの入力の有無が検出され、この入力検出
信号Ｓｃが同期制御回路２４に入力される。同期制御回
路２４は、入力画像信号Ｓａが有る場合の入力検出信号
Ｓｃによって、入力画像信号Ｓａにおける外部同期信号
Ｓｂと内部同期発生回路２３からの内部同期信号Ｓｄと
を同期させる。
る。図１において、入力画像信号Ｓａが同期分離回路２
１に入力され、ここで外部同期信号Ｓｂを分離して同期
制御回路２４に出力する。また、入力検出回路２２で入
力画像信号Ｓａの入力の有無が検出され、この入力検出
信号Ｓｃが同期制御回路２４に入力される。同期制御回
路２４は、入力画像信号Ｓａが有る場合の入力検出信号
Ｓｃによって、入力画像信号Ｓａにおける外部同期信号
Ｓｂと内部同期発生回路２３からの内部同期信号Ｓｄと
を同期させる。
【００２２】 この同期をとるため、外部同期信号Ｓｂと
内部同期信号Ｓｄとの時間差分を算出し、その算出結果
から内部同期発生回路２３への内部同期制御信号Ｓｎを
生成して出力する。同期制御回路２４では入力画像信号
Ｓａが有る場合の入力検出信号Ｓｃによって、同期分離
回路２１が出力する外部同期信号Ｓｂをメモリ書込制御
回路２６に出力する。内部同期発生回路２３は同期制御
回路２４からの内部同期制御信号Ｓｎを、水平及び垂直
同期信号、フィールド情報信号の発生のリセット信号と
して用い、内部同期信号Ｓｄと、入力画像信号Ｓａにお
ける外部同期信号Ｓｂとを同期させる。この内部同期発
生回路２３は、例えば、カウンタとデコード回路の組み
合わせで構成する。
内部同期信号Ｓｄとの時間差分を算出し、その算出結果
から内部同期発生回路２３への内部同期制御信号Ｓｎを
生成して出力する。同期制御回路２４では入力画像信号
Ｓａが有る場合の入力検出信号Ｓｃによって、同期分離
回路２１が出力する外部同期信号Ｓｂをメモリ書込制御
回路２６に出力する。内部同期発生回路２３は同期制御
回路２４からの内部同期制御信号Ｓｎを、水平及び垂直
同期信号、フィールド情報信号の発生のリセット信号と
して用い、内部同期信号Ｓｄと、入力画像信号Ｓａにお
ける外部同期信号Ｓｂとを同期させる。この内部同期発
生回路２３は、例えば、カウンタとデコード回路の組み
合わせで構成する。
【００２３】 また、入力検出回路２２で入力画像信号Ｓ
ａの入力の有無を検出し、その入力が無い場合、同期制
御回路２４は、内部同期発生回路２３への制御を停止
し、内部同期発生回路２３が単独で内部同期信号Ｓｄを
発生する。同期制御回路２４は、内部同期発生回路２３
からの内部同期信号Ｓｄを書込同期信号Ｓｑとしてメモ
リ書込制御回路２６へ出力する。メモリ書込制御回路２
６は、同期制御回路２４からの書込同期信号Ｓｑに基づ
いて画像メモリ２７への書き込み用のタイミングデータ
及びアドレスデータを生成して、Ａ／Ｄ変換器２５から
のデジタル画像データＳｅを画像メモリ２７に書き込む
制御を行う。
ａの入力の有無を検出し、その入力が無い場合、同期制
御回路２４は、内部同期発生回路２３への制御を停止
し、内部同期発生回路２３が単独で内部同期信号Ｓｄを
発生する。同期制御回路２４は、内部同期発生回路２３
からの内部同期信号Ｓｄを書込同期信号Ｓｑとしてメモ
リ書込制御回路２６へ出力する。メモリ書込制御回路２
６は、同期制御回路２４からの書込同期信号Ｓｑに基づ
いて画像メモリ２７への書き込み用のタイミングデータ
及びアドレスデータを生成して、Ａ／Ｄ変換器２５から
のデジタル画像データＳｅを画像メモリ２７に書き込む
制御を行う。
【００２４】 メモリ読出制御回路２８は、内部同期発生
回路２３からの内部同期信号Ｓｄに基づいて、画像メモ
リ２７からの読み出し用のタイミングデータ及びアドレ
スデータを生成し、Ｄ／Ａ変換器２９へのデジタル画像
データＳｆを画像メモリ２７から読みだす。Ｄ／Ａ変換
器２９で変換したアナログ画像データＳｇが同期合成回
路３０に入力される。同期合成回路３０では内部同期発
生回路２３からの内部同期信号Ｓｄと合成して表示部３
１に出力し、この表示部３１におけるＣＲＴで画像信号
Ｓｈが画面表示される。
回路２３からの内部同期信号Ｓｄに基づいて、画像メモ
リ２７からの読み出し用のタイミングデータ及びアドレ
スデータを生成し、Ｄ／Ａ変換器２９へのデジタル画像
データＳｆを画像メモリ２７から読みだす。Ｄ／Ａ変換
器２９で変換したアナログ画像データＳｇが同期合成回
路３０に入力される。同期合成回路３０では内部同期発
生回路２３からの内部同期信号Ｓｄと合成して表示部３
１に出力し、この表示部３１におけるＣＲＴで画像信号
Ｓｈが画面表示される。
【００２５】 次に、図２に示す同期制御回路２４の詳細
な動作について説明する。図３は同期制御回路２４での
処理信号のタイミングを示すタイミングチャートであ
る。図３（ａ）から（ｊ）に示すように、時間差分検出
回路４１は、同期分離回路２１からの外部同期信号Ｓ
ｂ、及び、内部同期発生回路２３からの内部同期信号Ｓ
ｄに基づいたフィールド情報を用いて差分データＳｊを
出力する。この場合、同期分離回路２１からのフィール
ド情報のフレーム開始点から、内部同期発生回路２３か
らのフィールド情報のフレーム開始点までの時間を、同
期分離回路２１からの水平同期信号を用いて計数し、そ
の差分データＳｊを出力する。
な動作について説明する。図３は同期制御回路２４での
処理信号のタイミングを示すタイミングチャートであ
る。図３（ａ）から（ｊ）に示すように、時間差分検出
回路４１は、同期分離回路２１からの外部同期信号Ｓ
ｂ、及び、内部同期発生回路２３からの内部同期信号Ｓ
ｄに基づいたフィールド情報を用いて差分データＳｊを
出力する。この場合、同期分離回路２１からのフィール
ド情報のフレーム開始点から、内部同期発生回路２３か
らのフィールド情報のフレーム開始点までの時間を、同
期分離回路２１からの水平同期信号を用いて計数し、そ
の差分データＳｊを出力する。
【００２６】 この差分データＳｊが差分データラッチ回
路４２でラッチされ、１フレーム間の時間を保持しつ
つ、内部同期制御回路４４に供給される。ここで差分デ
ータ比較器４３が、差分データラッチ回路４２からの差
分データと、次のフレームでの差分データとを比較し、
一致又は不一致を示す差分データ比較信号Ｓｍを内部同
期制御回路４４に出力する。
路４２でラッチされ、１フレーム間の時間を保持しつ
つ、内部同期制御回路４４に供給される。ここで差分デ
ータ比較器４３が、差分データラッチ回路４２からの差
分データと、次のフレームでの差分データとを比較し、
一致又は不一致を示す差分データ比較信号Ｓｍを内部同
期制御回路４４に出力する。
【００２７】 内部同期制御回路４４は差分データ比較信
号Ｓｍが一致を示す場合、入力検出回路２２からの入力
検出信号Ｓｃが、入力画像信号Ｓａ有り（入力）の際
に、同期分離回路２１からの１フレーム区間内の水平同
期信号を計数し、この計数結果が差分データと一致した
場合のみ、アクティブとなる内部同期制御信号Ｓｎを内
部同期発生回路２３へ出力する。また、内部同期制御回
路４４は、差分データ比較器４３での比較結果が不一致
を示すか、又は、入力検出信号Ｓｃが入力画像信号Ｓａ
が入力の無し（非入力）を示す際に、非アクティブとな
る内部同期制御信号Ｓｎを内部同期発生回路２３へ出力
する。
号Ｓｍが一致を示す場合、入力検出回路２２からの入力
検出信号Ｓｃが、入力画像信号Ｓａ有り（入力）の際
に、同期分離回路２１からの１フレーム区間内の水平同
期信号を計数し、この計数結果が差分データと一致した
場合のみ、アクティブとなる内部同期制御信号Ｓｎを内
部同期発生回路２３へ出力する。また、内部同期制御回
路４４は、差分データ比較器４３での比較結果が不一致
を示すか、又は、入力検出信号Ｓｃが入力画像信号Ｓａ
が入力の無し（非入力）を示す際に、非アクティブとな
る内部同期制御信号Ｓｎを内部同期発生回路２３へ出力
する。
【００２８】
【発明の効果】以上の説明から明らかなように、本発明
の画像同期制御表示装置によれば、入力画像データが検
出できない場合、内部同期信号で入力画像データをメモ
リへ書き込み、かつ、読み出して入力画像データと出力
画像データとの同期を取り、また、入力画像データが検
出できる場合、入力画像データから分離した外部同期信
号と出力画像データに合成する内部同期信号の発生をリ
セットして、入力画像データと出力画像データとの同期
を取っているため、入力画像信号の有無で、表示画面の
同期が乱れることが無くなる。
の画像同期制御表示装置によれば、入力画像データが検
出できない場合、内部同期信号で入力画像データをメモ
リへ書き込み、かつ、読み出して入力画像データと出力
画像データとの同期を取り、また、入力画像データが検
出できる場合、入力画像データから分離した外部同期信
号と出力画像データに合成する内部同期信号の発生をリ
セットして、入力画像データと出力画像データとの同期
を取っているため、入力画像信号の有無で、表示画面の
同期が乱れることが無くなる。
【００２９】 さらに、リセットするタイミングを出力画
像データに合成する内部同期信号と一致させて、外部同
期信号から内部同期信号に切り替える際の同期を取って
いるため、内部又は外部同期信号を選択する切り替えを
行う際にも、同期が乱れずに、安定した画面表示が出来
るようになる。
像データに合成する内部同期信号と一致させて、外部同
期信号から内部同期信号に切り替える際の同期を取って
いるため、内部又は外部同期信号を選択する切り替えを
行う際にも、同期が乱れずに、安定した画面表示が出来
るようになる。
【図１】本発明の画像同期制御表示装置の実施形態にお
ける構成を示すブロック図である。
ける構成を示すブロック図である。
【図２】図１中の同期制御回路の詳細な構成を示すブロ
ック図である。
ック図である。
【図３】実施形態における処理信号のタイミングを示す
タイミングチャートである。
タイミングチャートである。
【図４】従来の画像同期制御表示装置の構成を示すブロ
ック図である。
ック図である。
【図５】従来の他の画像同期制御表示装置の構成を示す
ブロック図である。
ブロック図である。
【符号の説明】 ２１ 同期分離回路 ２２ 入力検出回路 ２３ 内部同期発生回路 ２４ 同期制御回路 ２５ Ａ／Ｄ変換器 ２６ メモリ書込制御回路 ２７ 画像メモリ ２８ メモリ読出制御回路 ２９ Ｄ／Ａ変換器 ３０ 同期合成回路 ３１ 表示部 ４１ 時間差分検出回路 ４２ 差分データラッチ回路 ４３ 差分データ比較器 ４４ 内部同期制御回路 ４５ 同期信号選択回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/907 G09G 5/00 550 G09G 5/18 H04N 5/12
Claims (1)
- 【請求項１】 入力画像データをメモリに記憶し、か
つ、入力画像データに同期して画像メモリから読みだし
た出力画像データを表示する画像同期制御表示装置にお
いて、 入力画像信号から外部同期信号を分離して出力する同期
分離回路と、 入力画像信号の入力の有無を検出した入力検出信号を出
力する入力検出回路と、 前記同期分離回路からの外部同期信号と同一の内部同期
信号を発生して出力する内部同期発生回路と、 入力検出信号に基づいて内部同期発生回路を制御し、外
部同期信号と内部同期信号との同期のタイミング制御を
行い、入力検出信号を検出できたときの外部同期信号、
又は、入力検出信号を検出できないときの内部同期信号
である書込同期信号を出力する同期制御回路と、 前記同期制御回路からの書込同期信号で入力画像信号を
デジタル画像データに変換して出力するＡ／Ｄ変換器
と、 前記Ａ／Ｄ変換器からのデジタル画像データを同期制御
回路からの書込同期信号によって書き込む制御を行うメ
モリ書込制御回路と、 前記メモリ書込制御回路の制御によってデジタル画像デ
ータを記憶する画像メモリと、 前記内部同期発生回路からの内部同期信号で前記画像メ
モリに記憶されているデジタル画像データを読み出す制
御を行うメモリ読出制御回路と、 前記メモリ読出制御回路からのデジタル画像データを前
記同期制御回路が出力する内部同期信号を用いてアナロ
グ画像データに変換して出力するＤ／Ａ変換器と、 前記Ｄ／Ａ変換器からのアナログ画像データに内部同期
信号を付加した画像信号を表示用として送出する同期合
成回路とを備え、 前記同期制御回路に、前記 同期分離回路が出力する外部同期信号と、前記内部
同期発生回路が出力する内部同期信号との時間差分デー
タを算出する時間差分検出回路と、 前記時間差分検出回路が算出した時間差分データをラッ
チする差分データラッチ回路と、 前記時間差分検出回路が出力する時間差分データと、前
記差分データラッチ回路がラッチした時間差分データと
を比較し、両データの一致又は不一致を示す差分データ
比較信号を出力する差分データ比較器と、 前記差分データ比較器からの差分データ比較信号に基づ
いて前記内部同期発生回路を制御するための内部同期制
御信号を出力する内部同期制御回路と、 入力検出信号に基づいて外部同期信号又は内部同期信号
を選択し、前記メモリ書込制御回路へ書込同期信号とし
て出力する同期信号選択回路と、 を備えることを特徴とする画像同期制御表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07322078A JP3087635B2 (ja) | 1995-12-11 | 1995-12-11 | 画像同期制御表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07322078A JP3087635B2 (ja) | 1995-12-11 | 1995-12-11 | 画像同期制御表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09163291A JPH09163291A (ja) | 1997-06-20 |
| JP3087635B2 true JP3087635B2 (ja) | 2000-09-11 |
Family
ID=18139677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07322078A Expired - Fee Related JP3087635B2 (ja) | 1995-12-11 | 1995-12-11 | 画像同期制御表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3087635B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002091411A (ja) * | 2000-09-20 | 2002-03-27 | Matsushita Electric Ind Co Ltd | 映像装置及び映像表示方法 |
| JP2003066912A (ja) * | 2001-08-22 | 2003-03-05 | Fujitsu Display Technologies Corp | タイミング制御回路及び画像表示装置並びに画像表示装置の評価方法 |
| TWI273848B (en) | 2004-10-05 | 2007-02-11 | Sanyo Electric Co | Video signal processing circuit |
| JP2006109029A (ja) * | 2004-10-05 | 2006-04-20 | Sanyo Electric Co Ltd | 映像信号処理回路 |
| JP2009008807A (ja) * | 2007-06-27 | 2009-01-15 | Sharp Corp | 画像比較装置、プログラム及び画像比較方法 |
| DE102012107954B4 (de) * | 2011-09-02 | 2025-12-18 | Samsung Electronics Co. Ltd. | Anzeigetreiber, Betriebsverfahren davon, Host zur Steuerung des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host |
-
1995
- 1995-12-11 JP JP07322078A patent/JP3087635B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09163291A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2584537B2 (ja) | 複数個のビデオ信号記録および再生制御システム | |
| KR940005134A (ko) | 고화질 텔레비젼의 픽쳐인픽쳐방법 및 장치 | |
| JPH04137886A (ja) | 四画面分割表示装置 | |
| JP3087635B2 (ja) | 画像同期制御表示装置 | |
| US6819363B2 (en) | Video signal processing device | |
| JPH06178202A (ja) | 画像縮小装置 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| KR0133459B1 (ko) | 영상신호처리기의 화면크기 변환회로 | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| JPH0359696A (ja) | 画像信号の合成装置 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| KR960003878B1 (ko) | Muse 디코더 | |
| JPH074023B2 (ja) | テレビ画像拡大方法 | |
| KR910007371A (ko) | 일반교환회선용 정지화상 전화기의 영상 입출력 장치 | |
| KR0124853Y1 (ko) | 텔레비젼방송방식 변환장치 | |
| JPH07134575A (ja) | 映像信号変換装置 | |
| JPH0646795B2 (ja) | ２画面テレビ受信機 | |
| JPH10232662A (ja) | 走査線数変換装置 | |
| JPH0313184A (ja) | 時間伸長回路 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JP2000134584A (ja) | インターフェース装置及び映像信号処理方法 | |
| JPH05173530A (ja) | 多入力映像信号表示装置 | |
| JPH0792944A (ja) | 映像信号変換装置 | |
| JP2000165849A (ja) | 監視カメラシステム | |
| JPH06292153A (ja) | 映像信号変換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |