JP2003066912A - タイミング制御回路及び画像表示装置並びに画像表示装置の評価方法 - Google Patents
タイミング制御回路及び画像表示装置並びに画像表示装置の評価方法Info
- Publication number
- JP2003066912A JP2003066912A JP2001251720A JP2001251720A JP2003066912A JP 2003066912 A JP2003066912 A JP 2003066912A JP 2001251720 A JP2001251720 A JP 2001251720A JP 2001251720 A JP2001251720 A JP 2001251720A JP 2003066912 A JP2003066912 A JP 2003066912A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- circuit
- control signal
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Abstract
(57)【要約】
【課題】 所定画像を表示パネルに表示させて行なう評
価を、画像表示装置単体で容易に行なうことができるタ
イミング制御回路及び画像表示装置並びに画像表示装置
の評価方法を提供することを目的とする。 【解決手段】 少なくとも駆動回路用制御信号及び表示
信号を表示パネル１３の駆動回路１１，１２に供給し、
駆動回路用制御信号及び表示信号に応じた画像を表示パ
ネル１３に表示させるタイミング制御回路１０であっ
て、所定画像に応じた表示信号を生成する表示信号生成
手段と、駆動回路用制御信号を生成する駆動回路用制御
信号生成手段とを有することにより上記課題を解決す
る。
価を、画像表示装置単体で容易に行なうことができるタ
イミング制御回路及び画像表示装置並びに画像表示装置
の評価方法を提供することを目的とする。 【解決手段】 少なくとも駆動回路用制御信号及び表示
信号を表示パネル１３の駆動回路１１，１２に供給し、
駆動回路用制御信号及び表示信号に応じた画像を表示パ
ネル１３に表示させるタイミング制御回路１０であっ
て、所定画像に応じた表示信号を生成する表示信号生成
手段と、駆動回路用制御信号を生成する駆動回路用制御
信号生成手段とを有することにより上記課題を解決す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、タイミング制御回
路及び画像表示装置並びに画像表示装置の評価方法に係
り、特に所定画像を表示パネルに表示させて評価を行な
うタイミング制御回路及び画像表示装置並びに画像表示
装置の評価方法に関する。
路及び画像表示装置並びに画像表示装置の評価方法に係
り、特に所定画像を表示パネルに表示させて評価を行な
うタイミング制御回路及び画像表示装置並びに画像表示
装置の評価方法に関する。
【０００２】
【従来の技術】例えば、画像表示装置の一例としての液
晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐ
ｌａｙ）では、図１のようなシステムにより、ＥＭＩ
（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒ
ｅｎｃｅ）評価を行っていた。
晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐ
ｌａｙ）では、図１のようなシステムにより、ＥＭＩ
（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒ
ｅｎｃｅ）評価を行っていた。
【０００３】図１は、液晶表示装置のＥＭＩ評価を行な
うシステムの一例の構成図を示す。図１のシステムは、
液晶表示装置１とパーソナルコンピュータ（以下、ＰＣ
という）２とがケーブル３を介して接続されている。
うシステムの一例の構成図を示す。図１のシステムは、
液晶表示装置１とパーソナルコンピュータ（以下、ＰＣ
という）２とがケーブル３を介して接続されている。
【０００４】ＰＣ２は、液晶表示装置１にＥＭＩ評価用
の所定画像を表示させる為に必要な信号（例えば、クロ
ック信号，表示イネーブル信号，表示データ信号）をケ
ーブル３を介して液晶表示装置１のタイミングコントロ
ーラ１０に送信する。
の所定画像を表示させる為に必要な信号（例えば、クロ
ック信号，表示イネーブル信号，表示データ信号）をケ
ーブル３を介して液晶表示装置１のタイミングコントロ
ーラ１０に送信する。
【０００５】タイミングコントローラ１０は、受信した
信号からゲートドライバ１１を制御するゲートドライバ
用制御信号（例えば、ゲートクロック信号，ゲートスタ
ート信号）を生成してゲートドライバ１１に送信する。
また、タイミングコントローラ１０は、受信した信号か
らソースドライバ１２を制御するソースドライバ用制御
信号（例えば、ドットクロック信号，出力制御信号，極
性信号，表示データ，データスタート信号）を生成して
ソースドライバ１２に送信する。
信号からゲートドライバ１１を制御するゲートドライバ
用制御信号（例えば、ゲートクロック信号，ゲートスタ
ート信号）を生成してゲートドライバ１１に送信する。
また、タイミングコントローラ１０は、受信した信号か
らソースドライバ１２を制御するソースドライバ用制御
信号（例えば、ドットクロック信号，出力制御信号，極
性信号，表示データ，データスタート信号）を生成して
ソースドライバ１２に送信する。
【０００６】そして、ゲートドライバ１１及びソースド
ライバ１２は、受信したゲートドライバ用制御信号又は
ソースドライバ用制御信号に応じてＥＭＩ評価用の所定
画像を液晶パネル１３に表示させる。なお、液晶パネル
１３は、例えばデータ（ソース）バスライン１５，ゲー
トバスライン１６及び液晶容量１８に接続されるＴＦＴ
（Thin Film Transistor）１７がマトリックス状に配
置されている。
ライバ１２は、受信したゲートドライバ用制御信号又は
ソースドライバ用制御信号に応じてＥＭＩ評価用の所定
画像を液晶パネル１３に表示させる。なお、液晶パネル
１３は、例えばデータ（ソース）バスライン１５，ゲー
トバスライン１６及び液晶容量１８に接続されるＴＦＴ
（Thin Film Transistor）１７がマトリックス状に配
置されている。
【０００７】つまり、液晶表示装置１は、ＰＣ２からＥ
ＭＩ評価用の所定画像を表示させる為に必要な信号を受
信し、受信した信号に応じてＥＭＩ評価用の所定画像を
液晶パネル１３に表示していた。
ＭＩ評価用の所定画像を表示させる為に必要な信号を受
信し、受信した信号に応じてＥＭＩ評価用の所定画像を
液晶パネル１３に表示していた。
【０００８】
【発明が解決しようとする課題】液晶表示装置１のＥＭ
Ｉ評価は、液晶パネル１３にＥＭＩ評価用の所定画像を
表示させた状態で行われる。つまり、液晶表示装置１は
ＥＭＩ評価を行っている間、ＰＣ２からＥＭＩ評価用の
所定画像を表示させる為に必要な信号を受信し続ける必
要があった。
Ｉ評価は、液晶パネル１３にＥＭＩ評価用の所定画像を
表示させた状態で行われる。つまり、液晶表示装置１は
ＥＭＩ評価を行っている間、ＰＣ２からＥＭＩ評価用の
所定画像を表示させる為に必要な信号を受信し続ける必
要があった。
【０００９】したがって、図１のシステムでは、液晶表
示装置１以外にＰＣ２，ケーブル３が必須であり、液晶
表示装置１，ＰＣ２又はケーブル３の何れかがＥＭＩの
発生源及び放射源であるかの特定が困難であるという問
題があった。その結果、図１のシステムでは、液晶表示
装置１の単体のＥＭＩ評価が非常に困難であるという問
題があった。
示装置１以外にＰＣ２，ケーブル３が必須であり、液晶
表示装置１，ＰＣ２又はケーブル３の何れかがＥＭＩの
発生源及び放射源であるかの特定が困難であるという問
題があった。その結果、図１のシステムでは、液晶表示
装置１の単体のＥＭＩ評価が非常に困難であるという問
題があった。
【００１０】本発明は、上記の点に鑑みなされたもの
で、所定画像を表示パネルに表示させて行なう評価を、
画像表示装置単体で容易に行なうことができるタイミン
グ制御回路及び画像表示装置並びに画像表示装置の評価
方法を提供することを目的とする。
で、所定画像を表示パネルに表示させて行なう評価を、
画像表示装置単体で容易に行なうことができるタイミン
グ制御回路及び画像表示装置並びに画像表示装置の評価
方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】そこで、上記課題を解決
するため、本発明は、少なくとも駆動回路用制御信号及
び表示信号を表示パネルの駆動回路に供給し、前記駆動
回路用制御信号及び表示信号に応じた画像を前記表示パ
ネルに表示させるタイミング制御回路であって、所定画
像に応じた表示信号を生成する表示信号生成手段と、前
記駆動回路用制御信号を生成する駆動回路用制御信号生
成手段とを有することを特徴とする。
するため、本発明は、少なくとも駆動回路用制御信号及
び表示信号を表示パネルの駆動回路に供給し、前記駆動
回路用制御信号及び表示信号に応じた画像を前記表示パ
ネルに表示させるタイミング制御回路であって、所定画
像に応じた表示信号を生成する表示信号生成手段と、前
記駆動回路用制御信号を生成する駆動回路用制御信号生
成手段とを有することを特徴とする。
【００１２】また、本発明は、少なくとも駆動回路用制
御信号及び表示信号をタイミング制御回路から表示パネ
ルの駆動回路に供給し、前記駆動回路用制御信号及び表
示信号に応じた画像を前記表示パネルに表示する画像表
示装置であって、前記タイミング制御回路は、所定画像
に応じた表示信号を生成する表示信号生成手段と、前記
駆動回路用制御信号を生成する駆動回路用制御信号生成
手段とを有することを特徴とする。
御信号及び表示信号をタイミング制御回路から表示パネ
ルの駆動回路に供給し、前記駆動回路用制御信号及び表
示信号に応じた画像を前記表示パネルに表示する画像表
示装置であって、前記タイミング制御回路は、所定画像
に応じた表示信号を生成する表示信号生成手段と、前記
駆動回路用制御信号を生成する駆動回路用制御信号生成
手段とを有することを特徴とする。
【００１３】さらに、本発明は、少なくとも駆動回路用
制御信号及び表示信号をタイミング制御回路から表示パ
ネルの駆動回路に供給し、前記駆動回路用制御信号及び
表示信号に応じた所定画像を前記表示パネルに表示させ
て行う画像表示装置の評価方法であって、前記駆動回路
用制御信号及び表示信号を前記タイミング制御回路が生
成する生成段階と、生成した駆動回路用制御信号及び表
示信号をタイミング制御回路から表示パネルの駆動回路
に供給し、前記駆動回路用制御信号及び表示信号に応じ
た所定画像を前記表示パネルに表示する表示段階とを有
することを特徴とする。
制御信号及び表示信号をタイミング制御回路から表示パ
ネルの駆動回路に供給し、前記駆動回路用制御信号及び
表示信号に応じた所定画像を前記表示パネルに表示させ
て行う画像表示装置の評価方法であって、前記駆動回路
用制御信号及び表示信号を前記タイミング制御回路が生
成する生成段階と、生成した駆動回路用制御信号及び表
示信号をタイミング制御回路から表示パネルの駆動回路
に供給し、前記駆動回路用制御信号及び表示信号に応じ
た所定画像を前記表示パネルに表示する表示段階とを有
することを特徴とする。
【００１４】本発明では、画像表示装置に設けられたタ
イミング制御回路で所定画像に応じた表示信号及び駆動
回路用制御信号を生成することができるので、画像表示
装置の外部から表示信号及び表示位置制御信号を受信し
なくても表示パネルに所定画像を表示することが可能で
ある。なお、表示信号及び駆動回路用制御信号は、画像
表示装置の内部で発生するクロック信号を利用して生成
することができる。
イミング制御回路で所定画像に応じた表示信号及び駆動
回路用制御信号を生成することができるので、画像表示
装置の外部から表示信号及び表示位置制御信号を受信し
なくても表示パネルに所定画像を表示することが可能で
ある。なお、表示信号及び駆動回路用制御信号は、画像
表示装置の内部で発生するクロック信号を利用して生成
することができる。
【００１５】したがって、本発明では、所定画像を表示
パネルに表示させて行なう評価を画像表示装置単体で容
易に行なうことができる。
パネルに表示させて行なう評価を画像表示装置単体で容
易に行なうことができる。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面に基づいて説明する。なお、本実施例では、画像
表示装置の一例として液晶表示装置のＥＭＩ評価を行な
う例について説明するが、ＰＤＰ（Plasma Display Pan
el），ＥＬ（Electro Luminescence）ディスプレイ等い
かなる画像表示装置でもよい。
て図面に基づいて説明する。なお、本実施例では、画像
表示装置の一例として液晶表示装置のＥＭＩ評価を行な
う例について説明するが、ＰＤＰ（Plasma Display Pan
el），ＥＬ（Electro Luminescence）ディスプレイ等い
かなる画像表示装置でもよい。
【００１７】図２は、本発明による液晶表示装置の一実
施例の構成図を示す。図２の液晶表示装置１は、タイミ
ングコントローラ１０，ゲートドライバ１１，ソースド
ライバ１２，液晶パネル１３，発振子１４を含むように
構成される。つまり、図２の液晶表示装置１は、ＥＭＩ
評価用の所定画面を表示させる為に必要な信号（例え
ば、表示イネーブル信号，表示データ信号）を外部から
受信していない。
施例の構成図を示す。図２の液晶表示装置１は、タイミ
ングコントローラ１０，ゲートドライバ１１，ソースド
ライバ１２，液晶パネル１３，発振子１４を含むように
構成される。つまり、図２の液晶表示装置１は、ＥＭＩ
評価用の所定画面を表示させる為に必要な信号（例え
ば、表示イネーブル信号，表示データ信号）を外部から
受信していない。
【００１８】水晶発振子などの発振子１４は、クロック
信号ＣＫを発生し、発生したクロック信号ＣＫをタイミ
ングコントローラ１０に供給する。タイミングコントロ
ーラ１０は供給されたクロック信号ＣＫを利用し、ゲー
トドライバ１１を制御するゲートドライバ用制御信号
（例えば、ゲートクロック信号ＧＣＬＫ，ゲートスター
ト信号ＧＳＴ）を生成してゲートドライバ１１に送信す
る。
信号ＣＫを発生し、発生したクロック信号ＣＫをタイミ
ングコントローラ１０に供給する。タイミングコントロ
ーラ１０は供給されたクロック信号ＣＫを利用し、ゲー
トドライバ１１を制御するゲートドライバ用制御信号
（例えば、ゲートクロック信号ＧＣＬＫ，ゲートスター
ト信号ＧＳＴ）を生成してゲートドライバ１１に送信す
る。
【００１９】また、タイミングコントローラ１０は供給
されたクロック信号ＣＫを利用し、ソースドライバ１２
を制御するソースドライバ用制御信号（例えば、ドット
クロック信号ＤＣＫ，出力制御信号ＬＰ，極性信号ＰＯ
Ｌ，表示データＤＸＸ，データスタート信号ＤＳＴ）を
生成してソースドライバ１２に送信する。
されたクロック信号ＣＫを利用し、ソースドライバ１２
を制御するソースドライバ用制御信号（例えば、ドット
クロック信号ＤＣＫ，出力制御信号ＬＰ，極性信号ＰＯ
Ｌ，表示データＤＸＸ，データスタート信号ＤＳＴ）を
生成してソースドライバ１２に送信する。
【００２０】つまり、図２のタイミングコントローラ１
０は、クロック信号ＣＫを利用してゲートドライバ用制
御信号及びソースドライバ用制御信号を生成する。な
お、クロック信号ＣＫを利用してゲートドライバ用制御
信号及びソースドライバ用制御信号を生成する処理の詳
細は、後述する。
０は、クロック信号ＣＫを利用してゲートドライバ用制
御信号及びソースドライバ用制御信号を生成する。な
お、クロック信号ＣＫを利用してゲートドライバ用制御
信号及びソースドライバ用制御信号を生成する処理の詳
細は、後述する。
【００２１】そして、ゲートドライバ１１及びソースド
ライバ１２は、受信したゲートドライバ用制御信号又は
ソースドライバ用制御信号に応じてＥＭＩ評価用の所定
画像を液晶パネル１３に表示させる。ＥＭＩ評価では、
例えば図３のようなＨパターンが縦方向及び横方向に１
つ以上並べられたＥＭＩ評価用の所定画像を用いる。
ライバ１２は、受信したゲートドライバ用制御信号又は
ソースドライバ用制御信号に応じてＥＭＩ評価用の所定
画像を液晶パネル１３に表示させる。ＥＭＩ評価では、
例えば図３のようなＨパターンが縦方向及び横方向に１
つ以上並べられたＥＭＩ評価用の所定画像を用いる。
【００２２】図３は、Ｈパターンの一例のイメージ図を
示す。図３のＨパターンは、縦横１５×１２ドットで構
成されており、黒のドットを背景として白のドットでア
ルファベット「Ｈ」を形成している。なお、図３のＨパ
ターンには、横方向の行ラインに上の行から下の行に向
かって行番号０〜１４を付し、縦方向の列ラインに左の
列から右の列に向かって列番号０〜１１を付している。
示す。図３のＨパターンは、縦横１５×１２ドットで構
成されており、黒のドットを背景として白のドットでア
ルファベット「Ｈ」を形成している。なお、図３のＨパ
ターンには、横方向の行ラインに上の行から下の行に向
かって行番号０〜１４を付し、縦方向の列ラインに左の
列から右の列に向かって列番号０〜１１を付している。
【００２３】以下、タイミングコントローラ１０の処理
について詳細に説明していく。図４は、本発明によるタ
イミングコントローラの一実施例の構成図を示す。図４
のタイミングコントローラ１０は、入力端子２１，２２
と、出力端子２３〜２５と、内部タイミングスタート判
定回路３１と、水平周期カウンタ３２と、垂直周期カウ
ンタ３３と、制御信号生成回路３４と、Ｈパターン水平
周期カウンタ３５と、Ｈパターン垂直周期カウンタ３６
と、Ｈパターン生成回路３７とを有するように構成され
る。
について詳細に説明していく。図４は、本発明によるタ
イミングコントローラの一実施例の構成図を示す。図４
のタイミングコントローラ１０は、入力端子２１，２２
と、出力端子２３〜２５と、内部タイミングスタート判
定回路３１と、水平周期カウンタ３２と、垂直周期カウ
ンタ３３と、制御信号生成回路３４と、Ｈパターン水平
周期カウンタ３５と、Ｈパターン垂直周期カウンタ３６
と、Ｈパターン生成回路３７とを有するように構成され
る。
【００２４】入力端子２１は、発振子１４に接続されて
いる。内部タイミングスタート判定回路３１は、入力端
子２１を介してクロック信号ＣＫが供給される。なお、
入力端子２２は、ケーブル３を介してＰＣ２に接続され
る場合がある。入力端子２２にケーブル３を介してＰＣ
２が接続されている場合、内部タイミングスタート判定
回路３１は入力端子２２を介して表示位置制御信号とし
ての表示イネーブル信号ＥＮＡＢが供給される。
いる。内部タイミングスタート判定回路３１は、入力端
子２１を介してクロック信号ＣＫが供給される。なお、
入力端子２２は、ケーブル３を介してＰＣ２に接続され
る場合がある。入力端子２２にケーブル３を介してＰＣ
２が接続されている場合、内部タイミングスタート判定
回路３１は入力端子２２を介して表示位置制御信号とし
ての表示イネーブル信号ＥＮＡＢが供給される。
【００２５】内部タイミングスタート判定回路３１は、
入力端子２２から表示イネーブル信号ＥＮＡＢが供給さ
れているか否かで外部タイミングモードと内部タイミン
グモードとを切り替える。
入力端子２２から表示イネーブル信号ＥＮＡＢが供給さ
れているか否かで外部タイミングモードと内部タイミン
グモードとを切り替える。
【００２６】ここで、外部タイミングモードとは、ＰＣ
２から受信した信号（例えば、クロック信号，表示イネ
ーブル信号，表示データ信号）に応じた画像を液晶パネ
ル１３に表示させるモードである。また、内部タイミン
グモードとは、タイミングコントローラ１０で生成した
信号（例えば、ゲートドライバ用制御信号，ソースドラ
イバ用制御信号）に応じた画像を液晶パネル１３に表示
させるモードである。
２から受信した信号（例えば、クロック信号，表示イネ
ーブル信号，表示データ信号）に応じた画像を液晶パネ
ル１３に表示させるモードである。また、内部タイミン
グモードとは、タイミングコントローラ１０で生成した
信号（例えば、ゲートドライバ用制御信号，ソースドラ
イバ用制御信号）に応じた画像を液晶パネル１３に表示
させるモードである。
【００２７】例えば内部タイミングスタート判定回路３
１は供給される表示イネーブル信号ＥＮＡＢのレベルが
切り替わらない期間のクロック数をカウントし、カウン
ト数が所定数に達したときに外部タイミングモードから
内部タイミングモードに切り替える。なお、内部タイミ
ングモードに切り替えた後で表示イネーブル信号ＥＮＡ
Ｂのレベルが切り替わると、内部タイミングスタート判
定回路３１は内部タイミングモードから外部タイミング
モードに切り替える。
１は供給される表示イネーブル信号ＥＮＡＢのレベルが
切り替わらない期間のクロック数をカウントし、カウン
ト数が所定数に達したときに外部タイミングモードから
内部タイミングモードに切り替える。なお、内部タイミ
ングモードに切り替えた後で表示イネーブル信号ＥＮＡ
Ｂのレベルが切り替わると、内部タイミングスタート判
定回路３１は内部タイミングモードから外部タイミング
モードに切り替える。
【００２８】内部タイミングスタート判定回路３１は、
外部タイミングモードから内部タイミングモードに切り
替える場合、内部タイミングモードをスタートさせるパ
ルスを水平周期カウンタ３２に供給する。
外部タイミングモードから内部タイミングモードに切り
替える場合、内部タイミングモードをスタートさせるパ
ルスを水平周期カウンタ３２に供給する。
【００２９】水平周期カウンタ３２は、内部タイミング
スタート判定回路３１から内部タイミングモードをスタ
ートさせるパルスが供給されると、入力端子２１を介し
て供給されるクロック信号ＣＫのカウントを開始する。
水平周期カウンタ３２は、カウント数が所定数（例え
ば、１水平周期に相当するクロック数）に達したときに
１クロック幅のパルスを垂直周期カウンタ３３，制御信
号生成回路３４，Ｈパターン垂直周期カウンタ３６に供
給すると共に、カウント数をリセットする。
スタート判定回路３１から内部タイミングモードをスタ
ートさせるパルスが供給されると、入力端子２１を介し
て供給されるクロック信号ＣＫのカウントを開始する。
水平周期カウンタ３２は、カウント数が所定数（例え
ば、１水平周期に相当するクロック数）に達したときに
１クロック幅のパルスを垂直周期カウンタ３３，制御信
号生成回路３４，Ｈパターン垂直周期カウンタ３６に供
給すると共に、カウント数をリセットする。
【００３０】また、水平周期カウンタ３２は、表示位置
開始（例えば、表示領域の左端）を表す表示位置開始信
号ＩＴＭＳＴＡＲＴをＨパターン水平周期カウンタ３５
及びＨパターン垂直同期カウンタ３６に供給する。
開始（例えば、表示領域の左端）を表す表示位置開始信
号ＩＴＭＳＴＡＲＴをＨパターン水平周期カウンタ３５
及びＨパターン垂直同期カウンタ３６に供給する。
【００３１】垂直周期カウンタ３３は、水平周期カウン
タ３２から供給される１クロック幅のパルスの数をカウ
ントし、カウント数が所定数（例えば、１垂直周期に相
当するパルスの数）に達したときに１クロック幅のパル
スを制御信号生成回路３４に供給すると共に、カウント
数をリセットする。タイミングコントローラ１０は、水
平周期カウンタ３２及び垂直周期カウンタ３３により、
水平周期及び垂直周期を生成することができる。
タ３２から供給される１クロック幅のパルスの数をカウ
ントし、カウント数が所定数（例えば、１垂直周期に相
当するパルスの数）に達したときに１クロック幅のパル
スを制御信号生成回路３４に供給すると共に、カウント
数をリセットする。タイミングコントローラ１０は、水
平周期カウンタ３２及び垂直周期カウンタ３３により、
水平周期及び垂直周期を生成することができる。
【００３２】制御信号生成回路３４は、水平周期カウン
タ３２から供給される１クロック幅のパルスと垂直周期
カウンタ３３から供給される１クロック幅のパルスとを
利用して、ゲートドライバ用制御信号及びソースドライ
バ用制御信号を生成する。そして、制御信号生成回路３
４は出力端子２３からゲートドライバ用制御信号を出力
すると共に、出力端子２４からソースドライバ用制御信
号を出力する。
タ３２から供給される１クロック幅のパルスと垂直周期
カウンタ３３から供給される１クロック幅のパルスとを
利用して、ゲートドライバ用制御信号及びソースドライ
バ用制御信号を生成する。そして、制御信号生成回路３
４は出力端子２３からゲートドライバ用制御信号を出力
すると共に、出力端子２４からソースドライバ用制御信
号を出力する。
【００３３】Ｈパターン水平周期カウンタ３５は、水平
周期カウンタ３２から表示位置開始信号ＩＴＭＳＴＡＲ
Ｔが供給されると、入力端子２１を介して供給されるク
ロック信号ＣＫのカウントを開始する。
周期カウンタ３２から表示位置開始信号ＩＴＭＳＴＡＲ
Ｔが供給されると、入力端子２１を介して供給されるク
ロック信号ＣＫのカウントを開始する。
【００３４】Ｈパターン水平周期カウンタ３５は、Ｈパ
ターンの水平周期に相当するクロック数（例えば、図３
のＨパターンでは０〜１１）をカウントし、カウント数
をＨパターン生成回路３７に供給する。なお、Ｈパター
ン水平周期カウンタ３５は、Ｈパターンの水平周期に相
当するクロック数に達したときにカウント数をリセット
する。
ターンの水平周期に相当するクロック数（例えば、図３
のＨパターンでは０〜１１）をカウントし、カウント数
をＨパターン生成回路３７に供給する。なお、Ｈパター
ン水平周期カウンタ３５は、Ｈパターンの水平周期に相
当するクロック数に達したときにカウント数をリセット
する。
【００３５】Ｈパターン垂直周期カウンタ３６は、水平
周期カウンタ３２から供給される１クロック幅のパルス
の数をカウントする。Ｈパターン垂直周期カウンタ３６
は、Ｈパターンの垂直周期に相当するパルスの数（例え
ば、図３のＨパターンでは０〜１４）をカウントし、カ
ウント数をＨパターン生成回路３７に供給する。なお、
Ｈパターン垂直周期カウンタ３６は、Ｈパターンの垂直
周期に相当するパルスの数に達したときにカウント数を
リセットする。
周期カウンタ３２から供給される１クロック幅のパルス
の数をカウントする。Ｈパターン垂直周期カウンタ３６
は、Ｈパターンの垂直周期に相当するパルスの数（例え
ば、図３のＨパターンでは０〜１４）をカウントし、カ
ウント数をＨパターン生成回路３７に供給する。なお、
Ｈパターン垂直周期カウンタ３６は、Ｈパターンの垂直
周期に相当するパルスの数に達したときにカウント数を
リセットする。
【００３６】Ｈパターン生成回路３７は、Ｈパターン水
平周期カウンタ３５から供給されたカウント数と、Ｈパ
ターン垂直周期カウンタ３６から供給されたカウント数
とを利用して、Ｈパターンに応じた表示データを生成す
る。Ｈパターン生成回路３７は、生成した表示データを
出力端子２５から出力する。
平周期カウンタ３５から供給されたカウント数と、Ｈパ
ターン垂直周期カウンタ３６から供給されたカウント数
とを利用して、Ｈパターンに応じた表示データを生成す
る。Ｈパターン生成回路３７は、生成した表示データを
出力端子２５から出力する。
【００３７】例えば図３のＨパターンの場合、Ｈパター
ン生成回路３７はＨパターン水平周期カウンタ３５から
カウント数０〜１１と、Ｈパターン垂直周期カウンタ３
６からカウント数０〜１４とが供給される。
ン生成回路３７はＨパターン水平周期カウンタ３５から
カウント数０〜１１と、Ｈパターン垂直周期カウンタ３
６からカウント数０〜１４とが供給される。
【００３８】ところで、図３のＨパターンは横方向の行
ラインに着目すると、全てが黒の黒ライン（行番号０，
１，１３，１４）と、Ｈパターンの縦棒の部分のみが白
の縦ライン（行番号２〜６，８〜１２）と、Ｈパターン
の横棒の部分のみが白の横ライン（行番号７）とに分類
される。
ラインに着目すると、全てが黒の黒ライン（行番号０，
１，１３，１４）と、Ｈパターンの縦棒の部分のみが白
の縦ライン（行番号２〜６，８〜１２）と、Ｈパターン
の横棒の部分のみが白の横ライン（行番号７）とに分類
される。
【００３９】例えば黒ラインの場合、Ｈパターン生成回
路３７は、「黒黒黒黒黒黒黒黒黒黒黒黒」の表示データ
を生成し、出力端子２５から出力すればよい。また、縦
ラインの場合、Ｈパターン生成回路３７は、「黒黒黒白
黒黒黒黒白黒黒黒」の表示データを生成し、出力端子２
５から出力すればよい。さらに、横ラインの場合、Ｈパ
ターン生成回路３７は、「黒黒黒白白白白白白黒黒黒」
の表示データを生成し、出力端子２５から出力すればよ
い。
路３７は、「黒黒黒黒黒黒黒黒黒黒黒黒」の表示データ
を生成し、出力端子２５から出力すればよい。また、縦
ラインの場合、Ｈパターン生成回路３７は、「黒黒黒白
黒黒黒黒白黒黒黒」の表示データを生成し、出力端子２
５から出力すればよい。さらに、横ラインの場合、Ｈパ
ターン生成回路３７は、「黒黒黒白白白白白白黒黒黒」
の表示データを生成し、出力端子２５から出力すればよ
い。
【００４０】黒ライン，縦ライン及び横ラインの選択
は、Ｈパターン垂直周期カウンタ３６から供給されるカ
ウント数０〜１４と、行番号０〜１４とを対応付けるこ
とで行なうことができる。このように、Ｈパターンの水
平及び垂直周期に応じてリセットされるカウンタを用い
ることにより、Ｈパターンに応じた表示データを生成す
ることが可能である。
は、Ｈパターン垂直周期カウンタ３６から供給されるカ
ウント数０〜１４と、行番号０〜１４とを対応付けるこ
とで行なうことができる。このように、Ｈパターンの水
平及び垂直周期に応じてリセットされるカウンタを用い
ることにより、Ｈパターンに応じた表示データを生成す
ることが可能である。
【００４１】図５は、Ｈパターン水平周期カウンタの一
実施例の構成図を示す。図５のＨパターン水平周期カウ
ンタ３５は、ＮＯＴ回路４０，４１と、ＡＮＤ回路４
２，４３と、ＯＲ回路４４と、ＪＫ−フリップ・フロッ
プ回路（以下、ＪＫ−ＦＦ回路という）４５と、カウン
タ回路４６とを有するように構成される。
実施例の構成図を示す。図５のＨパターン水平周期カウ
ンタ３５は、ＮＯＴ回路４０，４１と、ＡＮＤ回路４
２，４３と、ＯＲ回路４４と、ＪＫ−フリップ・フロッ
プ回路（以下、ＪＫ−ＦＦ回路という）４５と、カウン
タ回路４６とを有するように構成される。
【００４２】以下、図６のタイミング図を参照しつつＨ
パターン水平周期カウンタ３５の処理について説明す
る。図６は、Ｈパターン水平周期カウンタの一例のタイ
ミング図を示す。
パターン水平周期カウンタ３５の処理について説明す
る。図６は、Ｈパターン水平周期カウンタの一例のタイ
ミング図を示す。
【００４３】ＯＲ回路４４は、水平周期カウンタ３２か
ら図６（Ｂ）のような表示位置開始信号ＩＴＭＳＴＡＲ
Ｔが供給される。例えば図６（Ｂ）の表示位置開始信号
ＩＴＭＳＴＡＲＴは、表示位置開始をハイレベルで表し
ている。表示位置開始信号ＩＴＭＳＴＡＲＴがハイレベ
ルとなると、ＯＲ回路４４はハイレベルの信号をＪＫ−
ＦＦ回路４５の端子Ｊに供給する。
ら図６（Ｂ）のような表示位置開始信号ＩＴＭＳＴＡＲ
Ｔが供給される。例えば図６（Ｂ）の表示位置開始信号
ＩＴＭＳＴＡＲＴは、表示位置開始をハイレベルで表し
ている。表示位置開始信号ＩＴＭＳＴＡＲＴがハイレベ
ルとなると、ＯＲ回路４４はハイレベルの信号をＪＫ−
ＦＦ回路４５の端子Ｊに供給する。
【００４４】ＪＫ−ＦＦ回路４５は端子Ｊにハイレベル
の信号が供給されると、図６（Ｃ）のようなハイレベル
の信号ＨＬＤＮを、カウンタ回路４６の端子ＬＤＮに供
給する。カウンタ回路４６は、端子ＬＤＮにハイレベル
の信号ＨＬＤＮが供給されると、入力端子２１を介して
供給される図６（Ｄ）のようなクロック信号ＣＫのカウ
ントを開始する。
の信号が供給されると、図６（Ｃ）のようなハイレベル
の信号ＨＬＤＮを、カウンタ回路４６の端子ＬＤＮに供
給する。カウンタ回路４６は、端子ＬＤＮにハイレベル
の信号ＨＬＤＮが供給されると、入力端子２１を介して
供給される図６（Ｄ）のようなクロック信号ＣＫのカウ
ントを開始する。
【００４５】カウンタ回路４６は、図６（Ａ）のような
クロック信号ＣＫのカウント数を端子ＱＡ〜ＱＤから２
進数で出力する。例えばカウント数が１１のとき、端子
ＱＡから１，端子ＱＢから１，端子ＱＣから０，端子Ｑ
Ｄから１が出力される。カウンタ回路４６は、出力した
カウント数をＨパターン生成回路３７に出力する。
クロック信号ＣＫのカウント数を端子ＱＡ〜ＱＤから２
進数で出力する。例えばカウント数が１１のとき、端子
ＱＡから１，端子ＱＢから１，端子ＱＣから０，端子Ｑ
Ｄから１が出力される。カウンタ回路４６は、出力した
カウント数をＨパターン生成回路３７に出力する。
【００４６】なお、ＡＮＤ回路４３は、カウンタ回路４
６から出力されるカウント数が１０のときにハイレベル
の信号をＪＫ−ＦＦ回路４５の端子Ｋに供給する。ＪＫ
−ＦＦ回路４５は端子Ｋにハイレベルの信号が供給され
ると、図６（Ｃ）のようなローレベルの信号ＨＬＤＮ
を、カウンタ回路４６の端子ＬＤＮに供給する。カウン
タ回路４６は、端子ＬＤＮにローレベルの信号ＨＬＤＮ
が供給されると、クロック信号ＣＫのカウント数をリセ
ットする。
６から出力されるカウント数が１０のときにハイレベル
の信号をＪＫ−ＦＦ回路４５の端子Ｋに供給する。ＪＫ
−ＦＦ回路４５は端子Ｋにハイレベルの信号が供給され
ると、図６（Ｃ）のようなローレベルの信号ＨＬＤＮ
を、カウンタ回路４６の端子ＬＤＮに供給する。カウン
タ回路４６は、端子ＬＤＮにローレベルの信号ＨＬＤＮ
が供給されると、クロック信号ＣＫのカウント数をリセ
ットする。
【００４７】ＡＮＤ回路４２は、カウンタ回路４６から
出力されるカウント数が１１のときにハイレベルの信号
をＯＲ回路４４を介してＪＫ−ＦＦ回路４５の端子Ｊに
供給する。ＪＫ−ＦＦ回路４５は端子Ｊにハイレベルの
信号が供給されると、カウンタ回路４６の端子ＬＤＮに
ハイレベルの信号ＨＬＤＮを供給する。カウンタ回路４
６は、端子ＬＤＮにハイレベルの信号ＨＬＤＮが供給さ
れると、クロック信号ＣＫのカウント数を開始する。
出力されるカウント数が１１のときにハイレベルの信号
をＯＲ回路４４を介してＪＫ−ＦＦ回路４５の端子Ｊに
供給する。ＪＫ−ＦＦ回路４５は端子Ｊにハイレベルの
信号が供給されると、カウンタ回路４６の端子ＬＤＮに
ハイレベルの信号ＨＬＤＮを供給する。カウンタ回路４
６は、端子ＬＤＮにハイレベルの信号ＨＬＤＮが供給さ
れると、クロック信号ＣＫのカウント数を開始する。
【００４８】したがって、Ｈパターン水平周期カウンタ
３５は、Ｈパターンの水平周期に相当するクロック数
（例えば、図５では０〜１１）をカウントし、カウント
数をＨパターン生成回路３７に供給できる。
３５は、Ｈパターンの水平周期に相当するクロック数
（例えば、図５では０〜１１）をカウントし、カウント
数をＨパターン生成回路３７に供給できる。
【００４９】図７は、Ｈパターン垂直周期カウンタの一
実施例の構成図を示す。図７のＨパターン垂直周期カウ
ンタ３６は、ＡＮＤ回路５０と、ＪＫ−ＦＦ回路５１
と、カウンタ回路５２とを有するように構成される。
実施例の構成図を示す。図７のＨパターン垂直周期カウ
ンタ３６は、ＡＮＤ回路５０と、ＪＫ−ＦＦ回路５１
と、カウンタ回路５２とを有するように構成される。
【００５０】以下、図８のタイミング図を参照しつつＨ
パターン垂直周期カウンタ３６の処理について説明す
る。図８は、Ｈパターン垂直周期カウンタの一例のタイ
ミング図を示す。
パターン垂直周期カウンタ３６の処理について説明す
る。図８は、Ｈパターン垂直周期カウンタの一例のタイ
ミング図を示す。
【００５１】ＪＫ−ＦＦ回路５１は、水平周期カウンタ
３２から図８（Ｃ）のような表示位置開始信号ＩＴＭＳ
ＴＡＲＴが端子Ｊに供給される。ＪＫ−ＦＦ回路５１は
端子Ｊにハイレベルの信号が供給されると、図８（Ｄ）
のようなハイレベルの信号ＶＬＤＮを、カウンタ回路５
２の端子ＬＤＮに供給する。カウンタ回路５２は、端子
ＬＤＮにハイレベルの信号ＶＬＤＮが供給されると、水
平周期カウンタ３２から１水平周期ごとに供給される図
８（Ｂ）のパルス１ＨＰＬＳのカウントを開始する。
３２から図８（Ｃ）のような表示位置開始信号ＩＴＭＳ
ＴＡＲＴが端子Ｊに供給される。ＪＫ−ＦＦ回路５１は
端子Ｊにハイレベルの信号が供給されると、図８（Ｄ）
のようなハイレベルの信号ＶＬＤＮを、カウンタ回路５
２の端子ＬＤＮに供給する。カウンタ回路５２は、端子
ＬＤＮにハイレベルの信号ＶＬＤＮが供給されると、水
平周期カウンタ３２から１水平周期ごとに供給される図
８（Ｂ）のパルス１ＨＰＬＳのカウントを開始する。
【００５２】カウンタ回路５２は、図８（Ａ）のような
パルス１ＨＰＬＳのカウント数を端子ＱＡ〜ＱＤから２
進数で出力する。例えばカウント数が７のとき、端子Ｑ
Ａから１，端子ＱＢから１，端子ＱＣから１，端子ＱＤ
から０が出力される。カウンタ回路５２は、出力したカ
ウント数をＨパターン生成回路３７に出力する。
パルス１ＨＰＬＳのカウント数を端子ＱＡ〜ＱＤから２
進数で出力する。例えばカウント数が７のとき、端子Ｑ
Ａから１，端子ＱＢから１，端子ＱＣから１，端子ＱＤ
から０が出力される。カウンタ回路５２は、出力したカ
ウント数をＨパターン生成回路３７に出力する。
【００５３】なお、ＡＮＤ回路５０は、カウンタ回路５
２から出力されるカウント数が１５のときにハイレベル
の信号をＪＫ−ＦＦ回路５１の端子Ｋに供給する。ＪＫ
−ＦＦ回路５１は端子Ｋにハイレベルの信号が供給され
ると、図８（Ｄ）のようなローレベルの信号ＶＬＤＮ
を、カウンタ回路５２の端子ＬＤＮに供給する。カウン
タ回路５２は、端子ＬＤＮにローレベルの信号ＶＬＤＮ
が供給されると、パルス１ＨＰＬＳのカウント数をリセ
ットする。
２から出力されるカウント数が１５のときにハイレベル
の信号をＪＫ−ＦＦ回路５１の端子Ｋに供給する。ＪＫ
−ＦＦ回路５１は端子Ｋにハイレベルの信号が供給され
ると、図８（Ｄ）のようなローレベルの信号ＶＬＤＮ
を、カウンタ回路５２の端子ＬＤＮに供給する。カウン
タ回路５２は、端子ＬＤＮにローレベルの信号ＶＬＤＮ
が供給されると、パルス１ＨＰＬＳのカウント数をリセ
ットする。
【００５４】したがって、Ｈパターン垂直周期カウンタ
３６は、Ｈパターンの垂直周期に相当するカウント数
（例えば、図５では０〜１５）をカウントし、カウント
数をＨパターン生成回路３７に供給できる。
３６は、Ｈパターンの垂直周期に相当するカウント数
（例えば、図５では０〜１５）をカウントし、カウント
数をＨパターン生成回路３７に供給できる。
【００５５】図９は、Ｈパターン生成回路の一実施例の
構成図を示す。図９のＨパターン生成回路３７は、ＯＲ
回路６０，６５，６９，７４，７６と、ＡＮＤ回路６１
〜６４，６６〜６８，７０〜７３，７５とを含むように
構成される。
構成図を示す。図９のＨパターン生成回路３７は、ＯＲ
回路６０，６５，６９，７４，７６と、ＡＮＤ回路６１
〜６４，６６〜６８，７０〜７３，７５とを含むように
構成される。
【００５６】図９中の入力信号ＨＰＴＨ１〜４は、図５
のカウンタ回路４６から出力される出力信号ＨＰＴＨ１
〜４に対応する。入力信号ＨＰＴＶ１〜４は、図７のカ
ウンタ回路５２から出力される出力信号ＨＰＴＶ１〜４
に対応する。入力信号ＸＨＰＴＨ１〜４及びＸＨＰＴＶ
１〜４は、入力信号ＨＰＴＨ１〜４及びＨＰＴＶ１〜４
をＮＯＴ回路で反転させたものである。なお、入力信号
ＨＰＴＨ１〜４及びＨＰＴＶ１〜４を反転させるＮＯＴ
回路は、省略する。
のカウンタ回路４６から出力される出力信号ＨＰＴＨ１
〜４に対応する。入力信号ＨＰＴＶ１〜４は、図７のカ
ウンタ回路５２から出力される出力信号ＨＰＴＶ１〜４
に対応する。入力信号ＸＨＰＴＨ１〜４及びＸＨＰＴＶ
１〜４は、入力信号ＨＰＴＨ１〜４及びＨＰＴＶ１〜４
をＮＯＴ回路で反転させたものである。なお、入力信号
ＨＰＴＨ１〜４及びＨＰＴＶ１〜４を反転させるＮＯＴ
回路は、省略する。
【００５７】ＡＮＤ回路６１は、カウンタ回路５２から
出力されるカウント数が２，３のときにハイレベルの信
号をＯＲ回路６５に出力する。ＡＮＤ回路６２は、カウ
ンタ回路５２から出力されるカウント数が４〜６のとき
にハイレベルの信号をＯＲ回路６５に出力する。ＡＮＤ
回路６３は、カウンタ回路５２から出力されるカウント
数が８〜１１のときにハイレベルの信号をＯＲ回路６５
に出力する。また、ＡＮＤ回路６４は、カウンタ回路５
２から出力されるカウント数が１２のときにハイレベル
の信号をＯＲ回路６５に出力する。
出力されるカウント数が２，３のときにハイレベルの信
号をＯＲ回路６５に出力する。ＡＮＤ回路６２は、カウ
ンタ回路５２から出力されるカウント数が４〜６のとき
にハイレベルの信号をＯＲ回路６５に出力する。ＡＮＤ
回路６３は、カウンタ回路５２から出力されるカウント
数が８〜１１のときにハイレベルの信号をＯＲ回路６５
に出力する。また、ＡＮＤ回路６４は、カウンタ回路５
２から出力されるカウント数が１２のときにハイレベル
の信号をＯＲ回路６５に出力する。
【００５８】したがって、ＯＲ回路６５は、カウンタ回
路５２から出力されるカウント数が２〜６，８〜１２の
ときにハイレベルとなる信号ＶＥＲＬＮＶをＡＮＤ回路
７０に出力する。言い替えれば、信号ＶＥＲＬＮＶは縦
ラインのときにハイレベルとなる。
路５２から出力されるカウント数が２〜６，８〜１２の
ときにハイレベルとなる信号ＶＥＲＬＮＶをＡＮＤ回路
７０に出力する。言い替えれば、信号ＶＥＲＬＮＶは縦
ラインのときにハイレベルとなる。
【００５９】一方、ＡＮＤ回路６６は、カウンタ回路５
２から出力されるカウント数が７のときにハイレベルと
なる信号ＨＯＲＬＮＶをＡＮＤ回路７５に出力する。言
い替えれば、信号ＨＯＲＬＮＶは横ラインのときにハイ
レベルとなる。
２から出力されるカウント数が７のときにハイレベルと
なる信号ＨＯＲＬＮＶをＡＮＤ回路７５に出力する。言
い替えれば、信号ＨＯＲＬＮＶは横ラインのときにハイ
レベルとなる。
【００６０】ＡＮＤ回路６７は、カウンタ４６から出力
されるカウント数が３のときにハイレベルの信号をＯＲ
回路６９に出力する。また、ＡＮＤ回路６８は、カウン
タ４６から出力されるカウント数が８のときにハイレベ
ルの信号をＯＲ回路６９に出力する。その結果、ＯＲ回
路６９はカウンタ回路４６から出力されるカウント数が
３，８のときにハイレベルとなる信号をＡＮＤ回路７０
に出力する。
されるカウント数が３のときにハイレベルの信号をＯＲ
回路６９に出力する。また、ＡＮＤ回路６８は、カウン
タ４６から出力されるカウント数が８のときにハイレベ
ルの信号をＯＲ回路６９に出力する。その結果、ＯＲ回
路６９はカウンタ回路４６から出力されるカウント数が
３，８のときにハイレベルとなる信号をＡＮＤ回路７０
に出力する。
【００６１】したがって、ＡＮＤ回路７０は、カウンタ
回路５２から出力されるカウント数が２〜６，８〜１
２、且つカウンタ回路４６から出力されるカウント数が
３，８のときにハイレベルとなる信号をＯＲ回路７６に
出力する。言い替えれば、ＡＮＤ回路７０は、図３のＨ
パターンの行番号２〜６，８〜１２且つ列番号３，８の
ときにハイレベルとなる信号をＯＲ回路７６に出力して
いる。
回路５２から出力されるカウント数が２〜６，８〜１
２、且つカウンタ回路４６から出力されるカウント数が
３，８のときにハイレベルとなる信号をＯＲ回路７６に
出力する。言い替えれば、ＡＮＤ回路７０は、図３のＨ
パターンの行番号２〜６，８〜１２且つ列番号３，８の
ときにハイレベルとなる信号をＯＲ回路７６に出力して
いる。
【００６２】一方、ＡＮＤ回路７１は、カウンタ４６か
ら出力されるカウント数が３のときにハイレベルの信号
をＯＲ回路７４に出力する。ＡＮＤ回路７２は、カウン
タ回路４６から出力されるカウント数が４〜７のときに
ハイレベルの信号をＯＲ回路７４に出力する。また、Ａ
ＮＤ回路７３は、カウンタ回路４６から出力されるカウ
ント数が８のときにハイレベルの信号をＯＲ回路７４に
出力する。その結果、ＯＲ回路７４は、カウンタ回路４
６から出力されるカウント数が３〜８のときにハイレベ
ルとなる信号をＡＮＤ回路７５に出力する。
ら出力されるカウント数が３のときにハイレベルの信号
をＯＲ回路７４に出力する。ＡＮＤ回路７２は、カウン
タ回路４６から出力されるカウント数が４〜７のときに
ハイレベルの信号をＯＲ回路７４に出力する。また、Ａ
ＮＤ回路７３は、カウンタ回路４６から出力されるカウ
ント数が８のときにハイレベルの信号をＯＲ回路７４に
出力する。その結果、ＯＲ回路７４は、カウンタ回路４
６から出力されるカウント数が３〜８のときにハイレベ
ルとなる信号をＡＮＤ回路７５に出力する。
【００６３】したがって、ＡＮＤ回路７５は、カウンタ
回路５２から出力されるカウント数が７，且つカウンタ
回路４６から出力されるカウント数が３〜８のときにハ
イレベルとなる信号をＯＲ回路７６に出力する。言い替
えれば、ＡＮＤ回路７５は、図３のＨパターンの行番号
７，且つ列番号３〜８のときにハイレベルとなる信号を
ＯＲ回路７６に出力している。
回路５２から出力されるカウント数が７，且つカウンタ
回路４６から出力されるカウント数が３〜８のときにハ
イレベルとなる信号をＯＲ回路７６に出力する。言い替
えれば、ＡＮＤ回路７５は、図３のＨパターンの行番号
７，且つ列番号３〜８のときにハイレベルとなる信号を
ＯＲ回路７６に出力している。
【００６４】以上より、ＯＲ回路７６は図３のようなＨ
パターンに対応した表示データを出力することができ
る。なお、本実施例では、Ｈパターンに対応した表示デ
ータを出力する例について説明したが、Ｈパターン水平
周期カウンタ３５，Ｈパターン垂直周期カウンタ３６，
Ｈパターン生成回路３７の論理回路の組み合わせを変更
することにより、様々なパターンに対応した表示データ
を出力することが可能である。
パターンに対応した表示データを出力することができ
る。なお、本実施例では、Ｈパターンに対応した表示デ
ータを出力する例について説明したが、Ｈパターン水平
周期カウンタ３５，Ｈパターン垂直周期カウンタ３６，
Ｈパターン生成回路３７の論理回路の組み合わせを変更
することにより、様々なパターンに対応した表示データ
を出力することが可能である。
【００６５】
【発明の効果】上述の如く、本発明によれば、画像表示
装置に設けられたタイミング制御回路で所定画像に応じ
た表示信号及び駆動回路用制御信号を生成することがで
きるので、画像表示装置の外部から表示信号及び表示位
置制御信号を受信しなくても表示パネルに所定画像を表
示することが可能である。
装置に設けられたタイミング制御回路で所定画像に応じ
た表示信号及び駆動回路用制御信号を生成することがで
きるので、画像表示装置の外部から表示信号及び表示位
置制御信号を受信しなくても表示パネルに所定画像を表
示することが可能である。
【００６６】したがって、本発明では、所定画像を表示
パネルに表示させて行なう評価を画像表示装置単体で容
易に行なうことができる。
パネルに表示させて行なう評価を画像表示装置単体で容
易に行なうことができる。
【００６７】
【図１】液晶表示装置のＥＭＩ評価を行なうシステムの
一例の構成図である。
一例の構成図である。
【図２】本発明による液晶表示装置の一実施例の構成図
である。
である。
【図３】Ｈパターンの一例のイメージ図である。
【図４】本発明によるタイミングコントローラの一実施
例の構成図である。
例の構成図である。
【図５】Ｈパターン水平周期カウンタの一実施例の構成
図である。
図である。
【図６】Ｈパターン水平周期カウンタの一例のタイミン
グ図である。
グ図である。
【図７】Ｈパターン垂直周期カウンタの一実施例の構成
図である。
図である。
【図８】Ｈパターン垂直周期カウンタの一例のタイミン
グ図である。
グ図である。
【図９】Ｈパターン生成回路の一実施例の構成図であ
る。
る。
１ 液晶表示装置
１０ タイミングコントローラ
１１ ゲートドライバ
１２ ソースドライバ
１３ 液晶パネル
１４ 発振子
１５ データ（ソースバスライン）
１６ ゲートバスライン
１７ ＴＦＴ（Thin Film Transistor）
１８ 液晶容量
２１，２２ 入力端子
２３〜２５ 出力端子
３１ 内部タイミングスタート判定回路
３２ 水平周期カウンタ
３３ 垂直周期カウンタ
３４ 制御信号生成回路
３５ Ｈパターン水平周期カウンタ
３６ Ｈパターン垂直周期カウンタ
３７ Ｈパターン生成回路
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６７０ Ｇ０９Ｇ 3/20 ６７０Ｑ
Ｆターム(参考） 2H093 NA16 NC09 NC16 NC18 NC22
NC27 NC34 ND01 ND41
5C006 AB03 AF34 BB16 BC16 EB01
EB05
5C080 AA10 BB05 DD15 DD21 FF11
JJ01 JJ02 JJ03 JJ04
Claims (9)
- 【請求項１】 少なくとも駆動回路用制御信号及び表示
信号を表示パネルの駆動回路に供給し、前記駆動回路用
制御信号及び表示信号に応じた画像を前記表示パネルに
表示させるタイミング制御回路であって、 所定画像に応じた表示信号を生成する表示信号生成手段
と、 前記駆動回路用制御信号を生成する駆動回路用制御信号
生成手段とを有することを特徴とするタイミング制御回
路。 - 【請求項２】 外部からの表示位置制御信号の供給有無
を判定する供給有無判定手段と、 前記供給有無判定手段による供給無の判定結果に応じて
水平及び垂直周期を計数する計数手段とを更に有するこ
とを特徴とする請求項１記載のタイミング制御回路。 - 【請求項３】 前記表示信号生成手段は、前記計数手段
により計数された水平及び垂直周期に応じて前記表示信
号を生成することを特徴とする請求項２記載のタイミン
グ制御回路。 - 【請求項４】 前記駆動回路用制御信号生成手段は、前
記計数手段により計数された水平及び垂直周期に応じて
前記駆動回路用制御信号を生成することを特徴とする請
求項２又は３記載のタイミング制御回路。 - 【請求項５】 前記所定画像は、電磁波障害評価用の画
像であることを特徴とする請求項１乃至４何れか一項記
載のタイミング制御回路。 - 【請求項６】 少なくとも駆動回路用制御信号及び表示
信号をタイミング制御回路から表示パネルの駆動回路に
供給し、前記駆動回路用制御信号及び表示信号に応じた
画像を前記表示パネルに表示する画像表示装置であっ
て、 前記タイミング制御回路は、所定画像に応じた表示信号
を生成する表示信号生成手段と、 前記駆動回路用制御信号を生成する駆動回路用制御信号
生成手段とを有することを特徴とする画像表示装置。 - 【請求項７】 前記タイミング制御回路は、外部からの
表示位置制御信号の供給有無を判定する供給有無判定手
段と、 前記供給有無判定手段による供給無の判定結果に応じて
水平及び垂直周期を計数する計数手段とを更に有するこ
とを特徴とする請求項６記載の画像表示装置。 - 【請求項８】 少なくとも駆動回路用制御信号及び表示
信号をタイミング制御回路から表示パネルの駆動回路に
供給し、前記駆動回路用制御信号及び表示信号に応じた
所定画像を前記表示パネルに表示させて行う画像表示装
置の評価方法であって、 前記駆動回路用制御信号及び表示信号を前記タイミング
制御回路が生成する生成段階と、 生成した駆動回路用制御信号及び表示信号をタイミング
制御回路から表示パネルの駆動回路に供給し、前記駆動
回路用制御信号及び表示信号に応じた所定画像を前記表
示パネルに表示する表示段階とを有することを特徴とす
る画像表示装置の評価方法。 - 【請求項９】 前記生成段階は、水平及び垂直周期を計
数し、計数した水平及び垂直周期に応じて駆動回路用制
御信号及び表示信号を生成することを特徴とする請求項
８記載の液晶表示装置の評価方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251720A JP2003066912A (ja) | 2001-08-22 | 2001-08-22 | タイミング制御回路及び画像表示装置並びに画像表示装置の評価方法 |
| US10/102,004 US6900787B2 (en) | 2001-08-22 | 2002-03-20 | Timing control circuit, an image display apparatus, and an evaluation method of the image display apparatus |
| TW091105425A TW559760B (en) | 2001-08-22 | 2002-03-21 | A timing control circuit, an image display apparatus, and an evaluation method of the image display apparatus |
| KR1020020015944A KR100742576B1 (ko) | 2001-08-22 | 2002-03-25 | 타이밍 제어 회로와 화상 표시 장치 및 화상 표시 장치의평가 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251720A JP2003066912A (ja) | 2001-08-22 | 2001-08-22 | タイミング制御回路及び画像表示装置並びに画像表示装置の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003066912A true JP2003066912A (ja) | 2003-03-05 |
Family
ID=19080318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001251720A Pending JP2003066912A (ja) | 2001-08-22 | 2001-08-22 | タイミング制御回路及び画像表示装置並びに画像表示装置の評価方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6900787B2 (ja) |
| JP (1) | JP2003066912A (ja) |
| KR (1) | KR100742576B1 (ja) |
| TW (1) | TW559760B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6491666B1 (en) * | 1999-11-17 | 2002-12-10 | Microchips, Inc. | Microfabricated devices for the delivery of molecules into a carrier fluid |
| US8421722B2 (en) | 2006-12-04 | 2013-04-16 | Himax Technologies Limited | Method of transmitting data from timing controller to source driving device in LCD |
| TWI494908B (zh) * | 2012-11-14 | 2015-08-01 | Novatek Microelectronics Corp | 液晶顯示器及其源極驅動器與控制方法 |
| CN103839524B (zh) * | 2012-11-21 | 2016-11-23 | 联咏科技股份有限公司 | 液晶显示器及其源极驱动器与控制方法 |
| CN112904128A (zh) * | 2021-01-26 | 2021-06-04 | 北京京东方显示技术有限公司 | 电磁干扰测试方法及系统 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04276790A (ja) * | 1991-03-05 | 1992-10-01 | Sharp Corp | マトリクス表示装置 |
| JPH08184794A (ja) * | 1994-12-28 | 1996-07-16 | Sharp Corp | 液晶表示装置 |
| JPH08254969A (ja) * | 1995-03-17 | 1996-10-01 | Hitachi Ltd | 液晶表示装置 |
| JPH09163291A (ja) * | 1995-12-11 | 1997-06-20 | Nec Corp | 画像同期制御表示装置 |
| JPH1069257A (ja) * | 1996-08-29 | 1998-03-10 | Fujitsu Ltd | 液晶表示パネルのデータドライバ |
| JPH10274957A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | プラズマディスプレイの駆動回路 |
| JP2000023054A (ja) * | 1998-07-01 | 2000-01-21 | Nec Corp | 優先表示機能付き映像再生表示装置 |
| JP2000356966A (ja) * | 1999-06-15 | 2000-12-26 | Mitsubishi Electric Corp | 表示システム |
| JP2001092425A (ja) * | 1999-09-27 | 2001-04-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124990A (ja) * | 1984-11-22 | 1986-06-12 | 沖電気工業株式会社 | Ｌｃｄマトリクスパネル駆動回路 |
| JPH02157794A (ja) * | 1988-12-09 | 1990-06-18 | Hitachi Ltd | 表示装置およびその表示法 |
| US5379050A (en) * | 1990-12-05 | 1995-01-03 | U.S. Philips Corporation | Method of driving a matrix display device and a matrix display device operable by such a method |
| JPH0515088A (ja) | 1991-07-01 | 1993-01-22 | Toshiba Corp | 超電導電力貯蔵装置 |
| JP3205373B2 (ja) * | 1992-03-12 | 2001-09-04 | 株式会社日立製作所 | 液晶表示装置 |
| GB9217336D0 (en) * | 1992-08-14 | 1992-09-30 | Philips Electronics Uk Ltd | Active matrix display devices and methods for driving such |
| JP3520131B2 (ja) * | 1995-05-15 | 2004-04-19 | 株式会社東芝 | 液晶表示装置 |
| JPH0998375A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | デジタル画像信号の記録方法、記録装置及び記録再生装置 |
| JP3450105B2 (ja) * | 1995-11-06 | 2003-09-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JPH09307839A (ja) * | 1996-05-09 | 1997-11-28 | Fujitsu Ltd | 表示装置および該表示装置の駆動方法並びに駆動回路 |
| JP3025249B2 (ja) * | 1997-12-03 | 2000-03-27 | キヤノン株式会社 | 素子の駆動装置及び素子の駆動方法及び画像形成装置 |
| TW457389B (en) * | 1998-03-23 | 2001-10-01 | Toshiba Corp | Liquid crystal display element |
| US6856373B2 (en) * | 2000-08-29 | 2005-02-15 | Fujitsu Display Technologies Corporation | Liquid crystal display apparatus and reduction of electromagnetic interference |
| JP4695770B2 (ja) * | 2001-03-28 | 2011-06-08 | パナソニック株式会社 | プラズマディスプレイ装置 |
-
2001
- 2001-08-22 JP JP2001251720A patent/JP2003066912A/ja active Pending
-
2002
- 2002-03-20 US US10/102,004 patent/US6900787B2/en not_active Expired - Lifetime
- 2002-03-21 TW TW091105425A patent/TW559760B/zh not_active IP Right Cessation
- 2002-03-25 KR KR1020020015944A patent/KR100742576B1/ko not_active IP Right Cessation
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04276790A (ja) * | 1991-03-05 | 1992-10-01 | Sharp Corp | マトリクス表示装置 |
| JPH08184794A (ja) * | 1994-12-28 | 1996-07-16 | Sharp Corp | 液晶表示装置 |
| JPH08254969A (ja) * | 1995-03-17 | 1996-10-01 | Hitachi Ltd | 液晶表示装置 |
| JPH09163291A (ja) * | 1995-12-11 | 1997-06-20 | Nec Corp | 画像同期制御表示装置 |
| JPH1069257A (ja) * | 1996-08-29 | 1998-03-10 | Fujitsu Ltd | 液晶表示パネルのデータドライバ |
| JPH10274957A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | プラズマディスプレイの駆動回路 |
| JP2000023054A (ja) * | 1998-07-01 | 2000-01-21 | Nec Corp | 優先表示機能付き映像再生表示装置 |
| JP2000356966A (ja) * | 1999-06-15 | 2000-12-26 | Mitsubishi Electric Corp | 表示システム |
| JP2001092425A (ja) * | 1999-09-27 | 2001-04-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6900787B2 (en) | 2005-05-31 |
| TW559760B (en) | 2003-11-01 |
| US20030038794A1 (en) | 2003-02-27 |
| KR20030017305A (ko) | 2003-03-03 |
| KR100742576B1 (ko) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101125606B1 (ko) | 표시 패널 구동장치 | |
| US7064738B2 (en) | Liquid crystal display device and driving method thereof | |
| JP4904641B2 (ja) | 液晶表示制御回路 | |
| KR101385206B1 (ko) | 게이트 드라이버, 그 구동 방법 및 이를 구비하는 표시장치 | |
| KR960004650B1 (ko) | 액정 표시기의 구동 장치 및 구동 방법 | |
| US8972811B2 (en) | Panel driving circuit that generates panel test pattern and panel test method thereof | |
| US20030193459A1 (en) | Liquid crystal display | |
| JP2002202768A (ja) | 液晶表示装置及びその駆動方法 | |
| US20110260992A1 (en) | Panel control device and operation method thereof | |
| KR100690407B1 (ko) | 표시장치 및 표시장치용 인터페이스 회로 | |
| CN100420991C (zh) | 模式选择装置，包括该模式选择装置的显示装置以及选择显示单元中的模式的方法 | |
| JP2003066912A (ja) | タイミング制御回路及び画像表示装置並びに画像表示装置の評価方法 | |
| JP5299734B2 (ja) | 画像処理方法、画像表示装置及びそのタイミングコントローラ | |
| JP5668901B2 (ja) | タイミングコントローラ、タイミング信号生成方法、画像表示装置及び画像表示制御方法 | |
| JP2001311933A (ja) | 液晶表示装置 | |
| KR100977217B1 (ko) | 액정표시장치의 구동장치 및 방법 | |
| JP3150631B2 (ja) | 液晶表示装置 | |
| JP2013101237A (ja) | 表示制御装置及びそれを用いた電子機器 | |
| KR100619161B1 (ko) | 액정표시장치의 구동회로 | |
| TWI766601B (zh) | Led驅動電路及利用其之顯示器和資訊處理裝置 | |
| JP2000132146A (ja) | 液晶表示装置の駆動方法 | |
| JP3267712B2 (ja) | 表示装置と表示方法 | |
| JP2004309961A (ja) | 液晶表示装置 | |
| KR20070078006A (ko) | 액정 표시 장치의 게이트 구동부와 이를 이용한 게이트라인 구동 방법 | |
| JPH11352456A (ja) | 液晶表示制御方法、液晶表示制御装置、液晶表示装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101102 |