JP2013101237A - 表示制御装置及びそれを用いた電子機器 - Google Patents

Abstract

【課題】複数のフレームに亘って継続する画像処理に対応しつつ、誤動作が発生しても迅速に誤動作から復帰することができる表示制御装置を提供する。
【解決手段】この表示制御装置は、リセット信号によってリセットされ、外部から入力される画像データに対して複数フレームに亘る画像処理を施す画像処理回路と、外部から入力される少なくとも垂直同期信号、データイネーブル信号、及び、クロック信号に基づいて、画像処理回路に入力される画像データのサイズを計測する計測回路と、計測回路によって計測された画像データのサイズが予め設定されたサイズと異なる場合にリセット信号を生成するリセット信号生成回路とを含む。
【選択図】図１

Description

本発明は、車載用の表示装置や携帯電話等の電子機器において、ＬＣＤ（Liquid Crystal Display：液晶表示）パネルや有機ＥＬ（Electro-Luminescence：エレクトロルミネッセンス）パネル等の表示パネルを含む表示装置を制御する表示制御装置に関する。さらに、本発明は、そのような表示制御装置を用いた電子機器等に関する。

例えば、車載用の表示装置を制御する半導体集積回路（ＩＣ）の場合には、回路の誤動作が発生しても迅速に回路を誤動作から復帰させるために、垂直同期信号に同期して回路動作をリセットするフレームリセットが行われることが多い。しかしながら、例えば、ＩＣによって行われる画像処理において、複数のフレームに亘って処理が継続する場合には、フレーム周期でフリッカー（画像のちらつき）が生じたり、画像処理が不完全となったりするという問題がある。

関連する技術として、特許文献１には、画像を表示する表示部と、表示部に配設された複数の信号線と、複数の信号線を駆動するための駆動回路であって、複数の信号線をそれぞれ駆動するか否かを決定するための値を格納する複数の論理回路と、所定のリセット入力に基づいて複数の論理回路に格納されている値を初期化する論理回路初期化手段とを有する駆動回路と、駆動回路から出力される所定の検査用信号に基づいて、駆動回路の動作状態が正常であるか異常であるかを判定する動作状態検査部と、動作状態検査部によって駆動回路の動作状態が異常であると判定されたときに、駆動回路にリセット入力を与えるリセット入力付与部とを備える表示装置が開示されている。

動作状態検査部において、カウンターが、スタートパルス発生後におけるクロックパルスの発生数をカウントしてカウント値をタイミング判定回路に与え、タイミング判定回路が、当該カウント値が所定の値であるか否かを判定する。しかしながら、スタートパルス発生後におけるクロックパルスの発生数が正常であっても、表示装置において誤動作が発生している場合もある。そのような場合には、表示装置が誤動作から復帰するまでの間、異常画面が表示されてしまう。

特開２００９−３１５９５号公報（請求項１、段落００５４−００５７）

本発明の幾つかの観点によれば、複数のフレームに亘って継続する画像処理に対応しつつ、誤動作が発生しても迅速に誤動作から復帰することができる表示制御装置を提供し、さらに、そのような表示制御装置を用いた電子機器を提供することが可能となる。

以上の課題を解決するため、本発明の第１の観点に係る表示制御装置は、リセット信号によってリセットされ、外部から入力される画像データに対して複数フレームに亘る画像処理を施す画像処理回路と、外部から入力される少なくとも垂直同期信号、データイネーブル信号、及び、クロック信号に基づいて、画像処理回路に入力される画像データのサイズを計測する計測回路と、計測回路によって計測された画像データのサイズが予め設定されたサイズと異なる場合にリセット信号を生成するリセット信号生成回路とを具備する。

ここで、表示制御装置が、リセット信号によってリセットされ、垂直同期信号に基づいて、画像処理回路に入力される画像データのフレーム数をカウントするカウント回路をさらに具備し、リセット信号生成回路は、カウント回路によってカウントされたフレーム数が予め設定された値と等しくなった場合にリセット信号を生成するようにしても良い。

また、画像処理回路が、画像データによって表されるシーンが変化したか否かを判定するシーン判定回路を含み、リセット信号生成回路は、画像データによって表されるシーンが変化したとシーン判定回路が判定した場合にリセット信号を生成するようにしても良い。

本発明の第２の観点に係る表示制御装置は、リセット信号によってリセットされ、外部から入力される画像データに対して複数フレームに亘る画像処理を施す画像処理回路であって、画像データによって表されるシーンが変化したか否かを判定するシーン判定回路を含む画像処理回路と、画像データによって表されるシーンが変化したとシーン判定回路が判定した場合にリセット信号を生成するリセット信号生成回路とを具備する。

ここで、表示制御装置が、外部から入力される少なくとも垂直同期信号、データイネーブル信号、及び、クロック信号に基づいて、画像処理回路に入力される画像データのサイズを計測する計測回路をさらに具備し、リセット信号生成回路は、計測回路によって計測された画像データのサイズが予め設定されたサイズと異なる場合にリセット信号を生成するようにしても良い。

また、表示制御装置が、リセット信号によってリセットされ、垂直同期信号に基づいて、画像処理回路に入力される画像データのフレーム数をカウントするカウント回路をさらに具備し、リセット信号生成回路は、前記カウント回路によってカウントされたフレーム数が予め設定された値と等しくなった場合にリセット信号を生成するようにしても良い。
さらに、本発明の１つの観点に係る電子機器は、上記いずれかの表示制御装置を具備する。

本発明の第１の観点によれば、計測回路によって計測された画像データのサイズが予め設定されたサイズと異なる場合にリセット信号を生成する。また、本発明の第２の観点によれば、画像データによって表されるシーンが変化したとシーン判定回路が判定した場合にリセット信号を生成する。このように、画像データの内容に応じて画像処理回路をリセットすることにより、複数のフレームに亘って継続する画像処理に対応しつつ、誤動作が発生しても迅速に誤動作から復帰することができる表示制御装置及び電子機器を提供することが可能である。

本発明の一実施形態に係る表示制御装置を用いる電子機器のブロック図。 図１に示す表示制御装置における各種信号の波形を示す図。

以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図１は、本発明の一実施形態に係る表示制御装置を用いる電子機器の回路構成を示すブロック図である。この電子機器は、車載用の表示装置や携帯電話等の電子機器であり、図１においては、画像表示に関する部分のみが示されている。

図１に示すように、この電子機器は、各部の動作を制御するホストＣＰＵ（中央演算装置）１０と、画像表示に関する制御及び画像処理を行う表示制御装置２０と、表示制御装置２０から出力される各種の信号に基づいて画像を表示する表示装置３０とを含んでいる。

表示制御装置２０は、入力インターフェース（Ｉ／Ｆ）２１と、画像処理回路２２と、出力インターフェース（Ｉ／Ｆ）２３と、データサイズ計測回路２４と、フレーム数カウント回路２５と、リセット信号生成回路２６と、ホストインターフェース（Ｉ／Ｆ）２７と、その他のロジック回路２８とを含んでいる。

入力インターフェース２１は、外部から、画像データＶｄａｔａ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、及び、クロック信号ＣＬＫを入力する。例えば、入力インターフェース２１は、複数のＤフリップフロップを含み、クロック信号ＣＬＫに同期して、画像データＶｄａｔａ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、及び、データイネーブル信号ＤＥをラッチし、それらの信号を画像処理回路２２に供給する。

ここで、各画素の画像データＶｄａｔａが入力されるタイミングは、クロック信号ＣＬＫに含まれているパルスに同期している。また、画像データＶｄａｔａは、各画素について、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の色成分（例えば、各成分について８ビット）を含んでも良い。データイネーブル信号ＤＥは、画像データＶｄａｔａが伝送される期間においてアクティブとされる。

画像処理回路２２は、入力インターフェース２１に入力された画像データＶｄａｔａ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、及び、クロック信号ＣＬＫに基づいて、画像データＶｄａｔａに対して画像処理を施す。

例えば、画像処理回路２２は、画像データＶｄａｔａの３色の色成分の値を所定の割合で加算することにより輝度データを算出し、１つ又は複数のフレームにおいて輝度データのヒストグラム（度数分布）を求め、ヒストグラムの結果に応じて次のフレームにおける輝度を変化させる処理を画像データＶｄａｔａに対して施す。電源投入時及びリセットされた際に、画像処理回路２２は、ヒストグラムとして、予め設定されたデフォルト値を用いる。あるいは、画像処理回路２２は、複数のフレームに亘る画像データＶｄａｔａを用いて、画像データＶｄａｔａに対してノイズリダクション処理を施すようにしても良い。

このように、複数のフレームに亘る画像処理を施す場合には、画像処理回路２２の誤動作が発生しても迅速に画像処理回路２２を誤動作から復帰させるために垂直同期信号Ｖｓｙｎｃに同期して画像処理回路２２をリセットすると、フレーム周期でフリッカーが生じたり、画像処理が不完全になったりするという問題がある。

そこで、本実施形態においては、シーン判定回路２２ａ又はデータサイズ計測回路２４と、リセット信号生成回路２６とを設けることにより、画像データの内容に応じて画像処理回路２２をリセットするようにしている。さらに、フレーム数カウント回路２５を設けることにより、定期的に画像処理回路２２をリセットするようにしても良い。

出力インターフェース（Ｉ／Ｆ）２３は、画像処理回路２２から供給される画像データＶｄａｔａ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、及び、クロック信号ＣＬＫを、表示装置３０に出力する。表示装置３０は、表示ドライバーと、ＬＣＤパネル又は有機ＥＬパネル等の表示パネルとを含んでおり、それらの信号に基づいて画像を表示する。

ホストインターフェース（Ｉ／Ｆ）２７は、ホストＣＰＵ１０を接続するために使用される。ホストＣＰＵ１０は、オペレーターの操作に従って、画像処理回路２２、データサイズ計測回路２４、及び、フレーム数カウント回路２５において用いられる各種のデフォルト値や閾値や設定値を設定する。

次に、表示制御装置２０において行われるリセット動作について、詳しく説明する。
シーン判定回路２２ａは、画像処理回路２２に入力される画像データＶｄａｔａによって表されるシーンが変化したか否かを判定することにより、判定結果を表すフラグＡをリセット信号生成回路２６に出力する。画像データＶｄａｔａによって表されるシーンが変化したと判定された場合には、フラグＡが「１」に設定され、それ以外の場合には、フラグＡが「０」に設定される。

例えば、画像処理回路２２は、画像データＶｄａｔａの３色の色成分の値を所定の割合で加算することにより輝度データを算出する。シーン判定回路２２ａは、１つ又は複数のフレームにおける輝度データのヒストグラム（第１のヒストグラム）と次のフレームにおける輝度データのヒストグラム（第２のヒストグラム）との差を求めることにより、輝度データの値の範囲（階級）のそれぞれについて度数の変化を算出し、度数の変化の最大値又は総和が閾値を超えた場合にシーンが変化したと判定するようにしても良い。

あるいは、シーン判定回路２２ａは、第１のヒストグラムにおいて度数がピークとなる輝度データの階級と第２のヒストグラムにおいて度数がピークとなる輝度データの階級との差を求めることにより、度数がピークとなる輝度データの階級の変化を算出し、輝度データの階級の変化が閾値を超えた場合にシーンが変化したと判定するようにしても良い。

他の方法として、シーン判定回路２２ａは、１つ又は複数のフレームにおける輝度データの値の平均値又は標準偏差と次のフレームにおける輝度データの平均値又は標準偏差との差を求めることにより、平均値又は標準偏差の変化が閾値を超えた場合にシーンが変化したと判定するようにしても良い。

一方、データサイズ計測回路２４は、少なくとも垂直同期信号Ｖｓｙｎｃ、データイネーブル信号ＤＥ、及び、クロック信号ＣＬＫに基づいて、画像処理回路２２に入力される画像データＶｄａｔａのサイズを計測し、計測されたサイズを予め設定されたサイズと比較することにより、比較結果を表すフラグＢをリセット信号生成回路２６に出力する。データサイズの計測には、さらに、水平同期信号Ｈｓｙｎｃが用いられても良い。計測されたサイズが予め設定されたサイズと異なる場合には、フラグＢが「１」に設定され、それ以外の場合には、フラグＢが「０」に設定される。

図２は、図１に示す表示制御装置における各種信号の波形を示す図である。例えば、垂直同期周波数が６０Ｈｚである場合に、垂直同期信号Ｖｓｙｎｃの１周期は、１６．７ｍｓ（秒）となる。また、１フレーム内のライン数が４８０ラインである場合に、垂直同期信号Ｖｓｙｎｃの１周期において、水平同期信号Ｈｓｙｎｃが４８０個のパルスを含むことになる。図２においては、垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃが、ローアクティブとなっている。

さらに、１ラインにおける画素数が６４０画素である場合に、水平同期信号Ｈｓｙｎｃの１周期において、データイネーブル信号ＤＥがアクティブ（図２においては、ハイアクティブ）となる期間に、クロック信号ＣＬＫに同期して６４０画素分の画像データＶｄａｔａが画像処理回路２２に入力されるはずである。従って、垂直同期信号Ｖｓｙｎｃの１周期において、データイネーブル信号ＤＥがアクティブとなる期間に、クロック信号ＣＬＫに同期して４８０×６４０画素分の画像データＶｄａｔａが画像処理回路２２に入力されるはずである。

しかしながら、送り出し側の都合により、垂直同期信号Ｖｓｙｎｃ又は水平同期信号Ｈｓｙｎｃの１周期において、上記とは異なるサイズの画像データＶｄａｔａが表示制御装置２０に入力される場合がある。そのような場合に、画像処理回路２２が、通常と同じように画像データＶｄａｔａを処理すると、表示装置３０の表示パネルに不自然な画像が表示されるおそれがある。

また、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、又は、クロック信号ＣＬＫにノイズが混入した場合にも、画像処理回路２２に入力される画像データＶｄａｔａのサイズが変化して、表示装置３０の表示パネルに不自然な画像が表示されるおそれがある。

そこで、データサイズ計測回路２４は、例えば、垂直同期信号Ｖｓｙｎｃの１周期において、データイネーブル信号ＤＥがアクティブとなる期間に、クロック信号ＣＬＫのパルスに同期してカウント値をインクリメントすることにより、画像処理回路２２に入力される画像データＶｄａｔａのサイズ（画素数）を計測する。

あるいは、データサイズ計測回路２４は、垂直同期信号Ｖｓｙｎｃの１周期において、水平同期信号Ｈｓｙｎｃ又はデータイネーブル信号ＤＥに含まれているパルスに同期して第１のカウント値をインクリメントすることにより、１フレームにおけるライン数を計測しても良い。また、データサイズ計測回路２４は、各々の水平同期期間において、データイネーブル信号ＤＥがアクティブとなる期間に、クロック信号ＣＬＫのパルスに同期して第２のカウント値をインクリメントすることにより、各ラインにおける画素数を計測しても良い。計測されたライン数が予め設定されたライン数と異なるか、又は、計測された画素数が予め設定された画素数と異なる場合には、フラグＢが「１」に設定され、それ以外の場合には、フラグＢが「０」に設定される。

一方、フレーム数カウント回路２５は、垂直同期信号Ｖｓｙｎｃに基づいて、画像処理回路２２に入力される画像データＶｄａｔａのフレーム数をカウントして、カウント値を予め設定された値と比較することにより、比較結果を表すフラグＣをリセット信号生成回路２６に出力する。ここで、比較対象となる値は、オペレーターがホストＣＰＵ１０を用いて任意の値に設定することが可能であり、少なくとも２以上である必要があるが、定期的なリセットの頻度を下げるためには２０以上とすることが望ましい。カウント値が予め設定された値と等しいか又はそれより大きい場合には、フラグＣが「１」に設定され、それ以外の場合には、フラグＣが「０」に設定される。

例えば、フレーム数カウント回路２５は、垂直同期信号Ｖｓｙｎｃに含まれているパルスに同期してカウント値をインクリメントすることにより、画像処理回路２２に入力される画像データＶｄａｔａのフレーム数をカウントするようにしても良い。フレーム数カウント回路２５がリセットされると、カウント値は「０」に戻る。

リセット信号生成回路２６は、少なくともフラグＡ及びＢの内の一方に従って、所定のタイミングでリセット信号を生成する。例えば、リセット信号生成回路２６は、少なくともフラグＡ及びＢの内の一方が「１」になると、次に垂直同期信号Ｖｓｙｎｃがアクティブになっている期間において、リセット信号を所定の時間だけ活性化するようにしても良い。

リセット信号生成回路２６において、複数のフラグに従ってリセット信号を生成する場合には、それらのフラグの論理和が求められる。例えば、リセット信号生成回路２６は、フラグＡ又はＢが「１」の場合にリセット信号を生成しても良いし、フラグＡ又はＣが「１」の場合にリセット信号を生成しても良いし、フラグＢ又はＣが「１」の場合にリセット信号を生成しても良い。あるいは、リセット信号生成回路２６は、フラグＡ又はＢ又はＣが「１」の場合にリセット信号を生成しても良い。これにより、さらなる動作の安定化を図ることができる。

リセット信号生成回路２６によって生成されるリセット信号は、入力インターフェース２１〜フレーム数カウント回路２５、及び、その他のロジック回路２８に供給される。シーン判定回路２２ａ、データサイズ計測回路２４、フレーム数カウント回路２５は、リセット信号に応答してリセットされると、それぞれのフラグＡ、Ｂ、Ｃを「０」に戻す。

リセット信号生成回路２６は、フラグＡに従って、画像データＶｄａｔａによって表されるシーンが変化したとシーン判定回路２２ａが判定した場合にリセット信号を生成する。シーンが変化した場合には、その前後のフレーム間において画像の依存性がないので、画像処理回路２２がリセットされてもフリッカーは目立たない。

また、リセット信号生成回路２６は、フラグＢに従って、データサイズ計測回路２４によって計測された画像データＶｄａｔａのサイズが予め設定されたサイズと異なる場合にリセット信号を生成する。これにより、画像処理回路２２がリセットされて、次のフレームからは正常な画像が表示装置３０の表示パネルに表示される。

さらに、リセット信号生成回路２６は、フラグＣに従って、フレーム数カウント回路２５によってカウントされたフレーム数が予め設定された値と等しくなったときにリセット信号を生成する。これにより、画像処理回路２２が定期的にリセットされるので、シーン判定回路２２ａ又はデータサイズ計測回路２４によって検出されない誤動作が発生した場合においても、画像処理回路２２を確実に誤動作から復帰させることができる。一方、シーンが頻繁に変化するような画像においては、定期的なリセットが行われないので、定期的なリセットによる弊害を軽減することができる。

１０…ホストＣＰＵ、２０…表示制御装置、２１…入力インターフェース（Ｉ／Ｆ）、２２…画像処理回路、２２ａ…シーン判定回路、２３…出力インターフェース（Ｉ／Ｆ）、２４…データサイズ計測回路、２５…フレーム数カウント回路、２６…リセット信号生成回路、２７…ホストインターフェース（Ｉ／Ｆ）、２８…ロジック回路、３０…表示装置

Claims (7)

1. リセット信号によってリセットされ、外部から入力される画像データに対して複数フレームに亘る画像処理を施す画像処理回路と、
   外部から入力される少なくとも垂直同期信号、データイネーブル信号、及び、クロック信号に基づいて、前記画像処理回路に入力される画像データのサイズを計測する計測回路と、
   前記計測回路によって計測された画像データのサイズが予め設定されたサイズと異なる場合にリセット信号を生成するリセット信号生成回路と、
   を具備する表示制御装置。
2. リセット信号によってリセットされ、垂直同期信号に基づいて、前記画像処理回路に入力される画像データのフレーム数をカウントするカウント回路をさらに具備し、
   前記リセット信号生成回路は、前記カウント回路によってカウントされたフレーム数が予め設定された値と等しくなった場合にリセット信号を生成する、
   請求項１記載の表示制御装置。
3. 前記画像処理回路が、画像データによって表されるシーンが変化したか否かを判定するシーン判定回路を含み、
   前記リセット信号生成回路は、画像データによって表されるシーンが変化したと前記シーン判定回路が判定した場合にリセット信号を生成する、
   請求項１又は２記載の表示制御装置。
4. リセット信号によってリセットされ、外部から入力される画像データに対して複数フレームに亘る画像処理を施す画像処理回路であって、画像データによって表されるシーンが変化したか否かを判定するシーン判定回路を含む前記画像処理回路と、
   画像データによって表されるシーンが変化したと前記シーン判定回路が判定した場合にリセット信号を生成するリセット信号生成回路と、
   を具備する表示制御装置。
5. 外部から入力される少なくとも垂直同期信号、データイネーブル信号、及び、クロック信号に基づいて、前記画像処理回路に入力される画像データのサイズを計測する計測回路をさらに具備し、
   前記リセット信号生成回路は、前記計測回路によって計測された画像データのサイズが予め設定されたサイズと異なる場合にリセット信号を生成する、
   請求項４記載の表示制御装置。
6. リセット信号によってリセットされ、垂直同期信号に基づいて、前記画像処理回路に入力される画像データのフレーム数をカウントするカウント回路をさらに具備し、
   前記リセット信号生成回路は、前記カウント回路によってカウントされたフレーム数が予め設定された値と等しくなった場合にリセット信号を生成する、
   請求項４又は５記載の表示制御装置。
7. 請求項１〜６のいずれか１項記載の表示制御装置を具備する電子機器。

Images