JPH11352456A - 液晶表示制御方法、液晶表示制御装置、液晶表示装置および電子機器 - Google Patents
液晶表示制御方法、液晶表示制御装置、液晶表示装置および電子機器Info
- Publication number
- JPH11352456A JPH11352456A JP15948298A JP15948298A JPH11352456A JP H11352456 A JPH11352456 A JP H11352456A JP 15948298 A JP15948298 A JP 15948298A JP 15948298 A JP15948298 A JP 15948298A JP H11352456 A JPH11352456 A JP H11352456A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- frame
- latch pulses
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ＣＲＴと表示制御を兼用するコントローラ１
０１では、１走査期間を区別するためのラッチパルスの
個数がフレーム毎に相違するため、そのままＬＣＤ制御
を行うと表示異常となる。 【解決手段】 １フレーム期間内においてラッチパルス
の個数を各フレーム毎に計数し、その所定数を越える場
合には、越える分のラッチパルスの出力を制限するＬＰ
制限回路１０２を設けて、各フレームにおけるラッチパ
ルスの個数を同じとした。
０１では、１走査期間を区別するためのラッチパルスの
個数がフレーム毎に相違するため、そのままＬＣＤ制御
を行うと表示異常となる。 【解決手段】 １フレーム期間内においてラッチパルス
の個数を各フレーム毎に計数し、その所定数を越える場
合には、越える分のラッチパルスの出力を制限するＬＰ
制限回路１０２を設けて、各フレームにおけるラッチパ
ルスの個数を同じとした。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ＣＲＴ表
示装置と表示制御を兼用することが可能な液晶表示制御
方法、液晶表示制御装置ならびにその装置を用いた液晶
表示装置および電子機器に関する。
示装置と表示制御を兼用することが可能な液晶表示制御
方法、液晶表示制御装置ならびにその装置を用いた液晶
表示装置および電子機器に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、ノートパソコン
を始めとして急速に普及している。このようなノートパ
ソコンでは、その表示が、液晶表示装置だけではなく、
ＣＲＴ表示装置にも対応することが要求されている。例
えば、デスク上であれば、液晶表示装置よりも、端子を
介して外部接続されたＣＲＴ表示装置の方が、大画面の
上に見易いためユーザーにとって都合の良いことがある
からである。このため、表示の制御は、ＣＲＴ表示装置
と液晶表示装置とにおいて共通化する構成が考えられ
る。このような表示の制御に用いる制御信号について、
次に説明する。
を始めとして急速に普及している。このようなノートパ
ソコンでは、その表示が、液晶表示装置だけではなく、
ＣＲＴ表示装置にも対応することが要求されている。例
えば、デスク上であれば、液晶表示装置よりも、端子を
介して外部接続されたＣＲＴ表示装置の方が、大画面の
上に見易いためユーザーにとって都合の良いことがある
からである。このため、表示の制御は、ＣＲＴ表示装置
と液晶表示装置とにおいて共通化する構成が考えられ
る。このような表示の制御に用いる制御信号について、
次に説明する。
【０００３】図５は、従来の液晶表示装置の構成を示す
ブロック図である。この図において、５０１はコントロ
ーラであり、５０２は信号線ドライバであり、５０３は
走査線ドライバであり、５０４は液晶表示パネルであ
る。液晶表示パネル５０４は、ガラスなど光透過性を有
する第１の基板と第2の基板との間に、液晶層を挟持
し、信号線ドライバ５０２および走査線ドライバ５０３
のよって出力される各ドライブ信号によって画像を表示
するものである。このとき、コントローラ５０１は、Ｐ
Ｃ（Personal Computer）などから、表示データを受け
取り、信号線ドライバ５０２および走査線ドライバ５０
３の両ドライブ信号を制御するための制御信号（ＹＤ、
ＬＰ、ＣＬＫ、ＤＡＴＡ(8bit））を生成して、信号線
ドライバ５０２および走査線ドライバ５０３へそれぞれ
出力するものである。
ブロック図である。この図において、５０１はコントロ
ーラであり、５０２は信号線ドライバであり、５０３は
走査線ドライバであり、５０４は液晶表示パネルであ
る。液晶表示パネル５０４は、ガラスなど光透過性を有
する第１の基板と第2の基板との間に、液晶層を挟持
し、信号線ドライバ５０２および走査線ドライバ５０３
のよって出力される各ドライブ信号によって画像を表示
するものである。このとき、コントローラ５０１は、Ｐ
Ｃ（Personal Computer）などから、表示データを受け
取り、信号線ドライバ５０２および走査線ドライバ５０
３の両ドライブ信号を制御するための制御信号（ＹＤ、
ＬＰ、ＣＬＫ、ＤＡＴＡ(8bit））を生成して、信号線
ドライバ５０２および走査線ドライバ５０３へそれぞれ
出力するものである。
【０００４】図６は、従来の液晶表示装置における制御
信号のタイミングを示す図である。
信号のタイミングを示す図である。
【０００５】この図において、ＹＤは、1フレーム期間
を区別するための信号であり、ラッチパルス（ＬＰ）は
1走査期間を区別するための信号であり、クロック（Ｃ
ＬＫ）はＤＡＴＡを入力するためのタイミング信号であ
る。同図においては、１選択期間を拡大して、ＣＬＫお
よびＤＡＴＡを示している。なお、1フレームは、通常
６０〜７０Ｈｚほどである。
を区別するための信号であり、ラッチパルス（ＬＰ）は
1走査期間を区別するための信号であり、クロック（Ｃ
ＬＫ）はＤＡＴＡを入力するためのタイミング信号であ
る。同図においては、１選択期間を拡大して、ＣＬＫお
よびＤＡＴＡを示している。なお、1フレームは、通常
６０〜７０Ｈｚほどである。
【０００６】ここで、ＣＲＴ表示装置と共通の制御とし
て、コントローラ５０１の制御を簡単にするために、図
７（ａ）あるいは（ｂ）に示すような２つの場合があ
る。図７（ａ）は、１フレーム期間に２６３個のＬＰが
ある場合を示し、図７（ｂ）は、１フレーム期間に２６
２個のＬＰがある場合を示している。このコントローラ
５０１は、ＣＲＴ表示装置とのタイミング信号を共通と
して、信号処理を簡略化するために、ＬＣＤ表示用の制
御信号において、１フレーム間のＬＰの個数が異なるも
のであって、ＣＲＴ表示の１フレーム期間は、液晶表示
の２フレーム期間に対応しているものである。すなわ
ち、ＣＲＴ表示の場合にインタレース駆動する場合、図
７の（ａ）で示される奇数フィールドのフレームでは２
６３選択期間として、また、（ｂ）で示される偶数フィ
ールドのフレームでは２６２選択期間として、合計５２
５の走査線によって表示を行う。このため、図７のよう
に、偶数および奇数フィールドの各フレームにおいて
は、ＬＰの個数が互いに異なることになる。また、ＣＲ
Ｔ表示の場合には、走査線が往復するための時間として
帰線期間が設けられ、フレーム期間としては（ａ）の場
合も（ｂ）の場合も同じ期間となっていることが通常で
ある。
て、コントローラ５０１の制御を簡単にするために、図
７（ａ）あるいは（ｂ）に示すような２つの場合があ
る。図７（ａ）は、１フレーム期間に２６３個のＬＰが
ある場合を示し、図７（ｂ）は、１フレーム期間に２６
２個のＬＰがある場合を示している。このコントローラ
５０１は、ＣＲＴ表示装置とのタイミング信号を共通と
して、信号処理を簡略化するために、ＬＣＤ表示用の制
御信号において、１フレーム間のＬＰの個数が異なるも
のであって、ＣＲＴ表示の１フレーム期間は、液晶表示
の２フレーム期間に対応しているものである。すなわ
ち、ＣＲＴ表示の場合にインタレース駆動する場合、図
７の（ａ）で示される奇数フィールドのフレームでは２
６３選択期間として、また、（ｂ）で示される偶数フィ
ールドのフレームでは２６２選択期間として、合計５２
５の走査線によって表示を行う。このため、図７のよう
に、偶数および奇数フィールドの各フレームにおいて
は、ＬＰの個数が互いに異なることになる。また、ＣＲ
Ｔ表示の場合には、走査線が往復するための時間として
帰線期間が設けられ、フレーム期間としては（ａ）の場
合も（ｂ）の場合も同じ期間となっていることが通常で
ある。
【０００７】
【発明が解決しようとする課題】ところで、最近では、
信号線ドライバ５０２あるいは走査線ドライバ５０３に
用いるドライバにあっては、データをＲＡＭなどのメモ
リに蓄積するタイプが登場しつつある。このようなドラ
イバは、走査線数に自動追従する回路を内部に搭載して
おり、ラッチパルスＬＰ信号の手前、つまり、最終ラッ
チパルスＬＰにおいて、１ライン目のデータをドライバ
内部で準備する構成となっている。
信号線ドライバ５０２あるいは走査線ドライバ５０３に
用いるドライバにあっては、データをＲＡＭなどのメモ
リに蓄積するタイプが登場しつつある。このようなドラ
イバは、走査線数に自動追従する回路を内部に搭載して
おり、ラッチパルスＬＰ信号の手前、つまり、最終ラッ
チパルスＬＰにおいて、１ライン目のデータをドライバ
内部で準備する構成となっている。
【０００８】図８に、この場合のタイミングを示す。こ
の１ライン目のデータを準備するために、最終ラッチパ
ルスＬＰの個数をカウントし、内部データとしてレジス
タに記憶する。しかし、フレーム毎に最終ラッチパルス
ＬＰの個数が確定しない場合には、レジスタに記憶され
るデータが確定しないため、１ライン目のデータを準備
することができない。
の１ライン目のデータを準備するために、最終ラッチパ
ルスＬＰの個数をカウントし、内部データとしてレジス
タに記憶する。しかし、フレーム毎に最終ラッチパルス
ＬＰの個数が確定しない場合には、レジスタに記憶され
るデータが確定しないため、１ライン目のデータを準備
することができない。
【０００９】したがって、上述のようにＣＲＴと表示制
御を兼用しようとすると、フレーム毎にＬＰの個数が異
なるため、内部から読み出すデータが定まらない結果、
文字が判読できない程度の著しい表示以上が発生する、
という問題点があった。
御を兼用しようとすると、フレーム毎にＬＰの個数が異
なるため、内部から読み出すデータが定まらない結果、
文字が判読できない程度の著しい表示以上が発生する、
という問題点があった。
【００１０】本発明は、このような問題点に鑑みてなさ
れたものであり、その目的とするところは、ＣＲＴと表
示制御を兼用するため、フレーム毎に１走査期間を区別
するためのラッチパルスの個数が異なる場合であって
も、表示の異常を防止することが可能な液晶表示制御方
法、液晶表示制御装置ならびにその装置を用いた液晶表
示装置および電子機器を提供することにる。
れたものであり、その目的とするところは、ＣＲＴと表
示制御を兼用するため、フレーム毎に１走査期間を区別
するためのラッチパルスの個数が異なる場合であって
も、表示の異常を防止することが可能な液晶表示制御方
法、液晶表示制御装置ならびにその装置を用いた液晶表
示装置および電子機器を提供することにる。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１記載の液晶表示制御方法にあっては、フレ
ーム毎に画面の走査を行う液晶表示パネルの表示制御方
法であって、１フレーム期間内において、１走査期間を
区別するためのラッチパルスの個数を、各フレーム毎に
計数する過程と、計数されたラッチパルスの個数が所定
数を越える場合には、越える分のラッチパルスの出力を
制御する過程とを備えることを特徴としている。
め、請求項１記載の液晶表示制御方法にあっては、フレ
ーム毎に画面の走査を行う液晶表示パネルの表示制御方
法であって、１フレーム期間内において、１走査期間を
区別するためのラッチパルスの個数を、各フレーム毎に
計数する過程と、計数されたラッチパルスの個数が所定
数を越える場合には、越える分のラッチパルスの出力を
制御する過程とを備えることを特徴としている。
【００１２】この方法によれば、フレーム毎にラッチパ
ルスの個数が異なって、あるフレームのラッチパルスの
個数が所定数を越える場合であっても、所定数を越える
分のラッチパルスについては制限されて出力されるの
で、表示の異常を防止することが可能となる。
ルスの個数が異なって、あるフレームのラッチパルスの
個数が所定数を越える場合であっても、所定数を越える
分のラッチパルスについては制限されて出力されるの
で、表示の異常を防止することが可能となる。
【００１３】また、請求項２記載の液晶表示制御装置に
あっては、フレーム毎に画面の走査を行う液晶表示パネ
ルの液晶表示制御装置であって、１フレーム期間内にお
いて、１走査期間を区別するためのラッチパルスの個数
を、各フレーム毎に計数する計数手段と、前記計数手段
により計数されたラッチパルスの個数が所定数を越える
場合には、越える分のラッチパルスの出力を制限する制
限手段とを具備することを特徴としている。
あっては、フレーム毎に画面の走査を行う液晶表示パネ
ルの液晶表示制御装置であって、１フレーム期間内にお
いて、１走査期間を区別するためのラッチパルスの個数
を、各フレーム毎に計数する計数手段と、前記計数手段
により計数されたラッチパルスの個数が所定数を越える
場合には、越える分のラッチパルスの出力を制限する制
限手段とを具備することを特徴としている。
【００１４】このような構成によれば、フレーム毎にラ
ッチパルスの個数が異なって、あるフレームのラッチパ
ルスの個数が所定数を越える場合であっても、所定数を
越える分のラッチパルスについては制限されて出力され
るので、表示の異常を防止することが可能となる。
ッチパルスの個数が異なって、あるフレームのラッチパ
ルスの個数が所定数を越える場合であっても、所定数を
越える分のラッチパルスについては制限されて出力され
るので、表示の異常を防止することが可能となる。
【００１５】さらに、請求項３に記載の液晶表示装置に
あっては、請求項２記載の液晶表示制御装置によって表
示が制御されることを特徴としている。この構成によっ
て、表示の異常が防止されることとなる。
あっては、請求項２記載の液晶表示制御装置によって表
示が制御されることを特徴としている。この構成によっ
て、表示の異常が防止されることとなる。
【００１６】また、請求項４記載の電子機器にあって
は、請求項３記載の液晶表示装置を搭載したことを特徴
としている。このような液晶表示装置を適用した電子機
器としては、例えば、ＣＲＴと表示制御を兼用するよう
なノートパソコンのほか、各種電子携帯機器などが考え
られる。
は、請求項３記載の液晶表示装置を搭載したことを特徴
としている。このような液晶表示装置を適用した電子機
器としては、例えば、ＣＲＴと表示制御を兼用するよう
なノートパソコンのほか、各種電子携帯機器などが考え
られる。
【００１７】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１８】図１は、本実施形態にかかる液晶駆動装置
を液晶表示パネルに組み込んだ構成を示すブロック図で
ある。この図において、１０１は、従来と同じコントロ
ーラ、１０２は、ＬＰの個数を制限するためのＬＰ制限
回路、１０３は、信号線ドライバ、１０４は走査線ドラ
イバ、１０５は液晶表示パネルである。ここで従来との
違いは、ＬＰ制限回路１０２にある。このＬＰ制限回路
１０２は、1フレーム間におけるＬＰの個数を一定と
し、表示異常を防止するものである。
を液晶表示パネルに組み込んだ構成を示すブロック図で
ある。この図において、１０１は、従来と同じコントロ
ーラ、１０２は、ＬＰの個数を制限するためのＬＰ制限
回路、１０３は、信号線ドライバ、１０４は走査線ドラ
イバ、１０５は液晶表示パネルである。ここで従来との
違いは、ＬＰ制限回路１０２にある。このＬＰ制限回路
１０２は、1フレーム間におけるＬＰの個数を一定と
し、表示異常を防止するものである。
【００１９】図２にＬＰ制限回路１０２の構成を示す。
２０１はカウンタ、２０２はＤフィリップ・フロップの
リセットつきラッチ、２０３はＡＮＤゲート、２０４は
インバータである。
２０１はカウンタ、２０２はＤフィリップ・フロップの
リセットつきラッチ、２０３はＡＮＤゲート、２０４は
インバータである。
【００２０】このような構成によるＬＰ制限回路１０２
において、入力信号ＹＤ、ＬＰと出力信号ＧＬＰとの各
タイミングを図３に示す。これによると、先ず、ＹＤ信
号がインバータ２０４によって反転され、カウンタ２０
１とラッチ２０２をリセットする。このリセットタイミ
ングでカウンタ２０１はあらかじめセットされているカ
ウント値にプリセットされる。ラッチ２０２はリセット
によって、反転出力がHighを出力する。この出力をＡと
して示している。カウンタ２０１は、クロック端子から
ＬＰが入力される。このカウンタ２０１は、ＬＰの立ち
下がり同期でカウントを始める。ここで、プリセットさ
れた値にしたがってカウント値が２６０に達した時、カ
ウンタ２０１からキャリーアウトが出力される。このキ
ャリーアウト信号は、ラッチ２０２のクロック端子につ
ながれており、このキャリーアウト信号の立ち上がり
で、データのHighをラッチし、反転出力にLowを出力す
る。したがって、信号Ａは、図３に示すようなタイミン
グで、２６３個目のＬＰをマスクし、ＧＬＰとして、個
数が２６２個に制限されたＬＰが出力されることにな
る。一方、ここで1フレーム期間中にＬＰの個数がもと
もと２６２個である場合には、ＧＬＰとして、個数が制
限されないＬＰが出力される。
において、入力信号ＹＤ、ＬＰと出力信号ＧＬＰとの各
タイミングを図３に示す。これによると、先ず、ＹＤ信
号がインバータ２０４によって反転され、カウンタ２０
１とラッチ２０２をリセットする。このリセットタイミ
ングでカウンタ２０１はあらかじめセットされているカ
ウント値にプリセットされる。ラッチ２０２はリセット
によって、反転出力がHighを出力する。この出力をＡと
して示している。カウンタ２０１は、クロック端子から
ＬＰが入力される。このカウンタ２０１は、ＬＰの立ち
下がり同期でカウントを始める。ここで、プリセットさ
れた値にしたがってカウント値が２６０に達した時、カ
ウンタ２０１からキャリーアウトが出力される。このキ
ャリーアウト信号は、ラッチ２０２のクロック端子につ
ながれており、このキャリーアウト信号の立ち上がり
で、データのHighをラッチし、反転出力にLowを出力す
る。したがって、信号Ａは、図３に示すようなタイミン
グで、２６３個目のＬＰをマスクし、ＧＬＰとして、個
数が２６２個に制限されたＬＰが出力されることにな
る。一方、ここで1フレーム期間中にＬＰの個数がもと
もと２６２個である場合には、ＧＬＰとして、個数が制
限されないＬＰが出力される。
【００２１】このため、図４に示すように、ＣＲＴ表示
装置の表示タイミングにおいて、奇数フィールドに対応
するフレームも、偶数フィールドに対応するフレーム
も、同じ個数のラッチパルス（ＬＰ）が出力される。ま
た、従来例で述べたように、１フレーム期間はそれぞれ
同じである。このため、ドライバ内部での最終ＬＰのデ
ータが一定となり、１ラインめのデータを間違えて用意
することがなくなるため、表示の異常が防止されること
となる。
装置の表示タイミングにおいて、奇数フィールドに対応
するフレームも、偶数フィールドに対応するフレーム
も、同じ個数のラッチパルス（ＬＰ）が出力される。ま
た、従来例で述べたように、１フレーム期間はそれぞれ
同じである。このため、ドライバ内部での最終ＬＰのデ
ータが一定となり、１ラインめのデータを間違えて用意
することがなくなるため、表示の異常が防止されること
となる。
【００２２】このような構成の液晶表示装置において
は、ＣＲＴと表示制御を兼用するようなノートパソコン
のほか、各種電子携帯機器などに用いて好適である。
は、ＣＲＴと表示制御を兼用するようなノートパソコン
のほか、各種電子携帯機器などに用いて好適である。
【００２３】
【発明の効果】以上説明したように本発明によれば、１
フレームのラッチパルスの個数が所定数を越える場合で
あっても、所定数を越える分については制限されて出力
される。このため、表示の制御をＣＲＴと兼用し、フレ
ーム毎にタッチパルスの個数が異なる場合であっても、
その個数を表示に十分な数に制限することによって各１
フレーム期間のラッチパルスの個数が等しくなる。よっ
て、ドライバ内部において、最終ラッチパルスのデータ
が確定されるので、1フレーム期間のラッチパルスの個
数が各フレーム期間毎に違うことに起因する表示の異常
を防止することが可能となる。
フレームのラッチパルスの個数が所定数を越える場合で
あっても、所定数を越える分については制限されて出力
される。このため、表示の制御をＣＲＴと兼用し、フレ
ーム毎にタッチパルスの個数が異なる場合であっても、
その個数を表示に十分な数に制限することによって各１
フレーム期間のラッチパルスの個数が等しくなる。よっ
て、ドライバ内部において、最終ラッチパルスのデータ
が確定されるので、1フレーム期間のラッチパルスの個
数が各フレーム期間毎に違うことに起因する表示の異常
を防止することが可能となる。
【図１】 本発明の実施形態にかかる液晶表示装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】 同実施形態におけるＬＰ制限回路を示す図で
ある。
ある。
【図３】 同ＬＰ制限回路における各信号のタイミング
を示す図である。
を示す図である。
【図４】 （ａ）および（ｂ）は、それぞれ同実施形態
における表示制御のタイミングを示す図である。
における表示制御のタイミングを示す図である。
【図５】 従来の液晶表示装置の構成を示すブロック図
である。
である。
【図６】 従来の表示制御の際に、各信号のタイミング
を示す図である。
を示す図である。
【図７】 （ａ）および（ｂ）は、それぞれ従来の表示
制御のタイミングを示す図である。
制御のタイミングを示す図である。
【図８】 （ａ）および（ｂ）は、それぞれ従来の表示
制御異常を説明するための図である。
制御異常を説明するための図である。
１０１ コントローラ １０２ ＬＰ制限回路 １０３ 信号線ドライバ １０４ 走査線ドライバ １０５ 液晶表示パネル ２０１ カウンタ ２０２ Ｄフリップ・フロップのリセットつきラッチ ２０３ ＡＮＤゲート ２０４ インバータ
Claims (4)
- 【請求項１】 フレーム毎に画面の走査を行う液晶表示
パネルの表示制御方法であって、 １フレーム期間内において、１走査期間を区別するため
のラッチパルスの個数を、各フレーム毎に計数する過程
と、 計数されたラッチパルスの個数が所定数を越える場合に
は、越える分のラッチパルスの出力を制御する過程とを
備えることを特徴とする液晶表示制御方法。 - 【請求項２】 フレーム毎に画面の走査を行う液晶表示
パネルの液晶表示制御装置であって、 １フレーム期間内において、１走査期間を区別するため
のラッチパルスの個数を、各フレーム毎に計数する計数
手段と、 前記計数手段により計数されたラッチパルスの個数が所
定数を越える場合には、越える分のラッチパルスの出力
を制限する制限手段とを具備することを特徴とする液晶
表示制御装置。 - 【請求項３】 請求項２記載の液晶表示制御装置によっ
て表示が制御されることを特徴とする液晶表示装置。 - 【請求項４】 請求項３記載の液晶表示装置を搭載した
ことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15948298A JPH11352456A (ja) | 1998-06-08 | 1998-06-08 | 液晶表示制御方法、液晶表示制御装置、液晶表示装置および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15948298A JPH11352456A (ja) | 1998-06-08 | 1998-06-08 | 液晶表示制御方法、液晶表示制御装置、液晶表示装置および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11352456A true JPH11352456A (ja) | 1999-12-24 |
Family
ID=15694742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15948298A Withdrawn JPH11352456A (ja) | 1998-06-08 | 1998-06-08 | 液晶表示制御方法、液晶表示制御装置、液晶表示装置および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11352456A (ja) |
-
1998
- 1998-06-08 JP JP15948298A patent/JPH11352456A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122790A (en) | Liquid crystal projection apparatus and driving method thereof | |
| US6930664B2 (en) | Liquid crystal display | |
| US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
| US7310094B2 (en) | Liquid crystal display and driving method thereof | |
| US6812915B2 (en) | Liquid crystal display device | |
| KR0163931B1 (ko) | 엘씨디 구동 회로 | |
| US6628254B1 (en) | Display device and interface circuit for the display device | |
| JP5299734B2 (ja) | 画像処理方法、画像表示装置及びそのタイミングコントローラ | |
| JPH08304763A (ja) | 表示駆動装置 | |
| US8638283B2 (en) | Timing controller, image display device, timing signal generating method, and image display control method | |
| JP2001134244A (ja) | 平面表示装置及びその駆動方法 | |
| KR100744740B1 (ko) | 패널상에 비-특정 해상도 프레임을 표시하기 위한 방법 | |
| JPH11352456A (ja) | 液晶表示制御方法、液晶表示制御装置、液晶表示装置および電子機器 | |
| US6900787B2 (en) | Timing control circuit, an image display apparatus, and an evaluation method of the image display apparatus | |
| JP2002278493A (ja) | 画像表示装置 | |
| JPH03220592A (ja) | 液晶表示制御回路 | |
| JP2785327B2 (ja) | 表示制御装置及びこれを用いる表示装置 | |
| KR100206583B1 (ko) | 액정 표시 장치용 동기신호의 극성 감지회로 | |
| JP3267712B2 (ja) | 表示装置と表示方法 | |
| KR19990024312A (ko) | 액정 표시 장치의 초기 과도 상태 보호 회로 | |
| JP2001183625A (ja) | 単純マトリックス型液晶表示装置 | |
| KR0155928B1 (ko) | 액정 디스플레이의 노이즈 제거회로 | |
| JP3484431B2 (ja) | 表示装置と表示方法 | |
| KR100606957B1 (ko) | 문자표시용 티에프티 엘시디 구동장치 및 문자표시티에프티 엘시디 구동방법 | |
| JPH06187087A (ja) | 位置座標検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |