KR0155928B1 - 액정 디스플레이의 노이즈 제거회로 - Google Patents

액정 디스플레이의 노이즈 제거회로 Download PDF

Info

Publication number
KR0155928B1
KR0155928B1 KR1019950043197A KR19950043197A KR0155928B1 KR 0155928 B1 KR0155928 B1 KR 0155928B1 KR 1019950043197 A KR1019950043197 A KR 1019950043197A KR 19950043197 A KR19950043197 A KR 19950043197A KR 0155928 B1 KR0155928 B1 KR 0155928B1
Authority
KR
South Korea
Prior art keywords
circuit
gate
noise
signal
liquid crystal
Prior art date
Application number
KR1019950043197A
Other languages
English (en)
Other versions
KR970029299A (ko
Inventor
신혁상
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950043197A priority Critical patent/KR0155928B1/ko
Publication of KR970029299A publication Critical patent/KR970029299A/ko
Application granted granted Critical
Publication of KR0155928B1 publication Critical patent/KR0155928B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

액정 디스플레이(LCD;Liquid Cristal Display)에 관한 것으로, 특히 타이밍 컨버터(Timing Converter)에 노이즈(Noise) 제거 회로와 보상회로를 삽입하여 노이즈(Noise)를 제거한 액정 디스플레이(LCD;Liquid Cristal Display)에 관한 것이다.
상기 노이즈(Noise) 제거 회로는 입력신호(1)을 3번 클럭 지연(CLOCK DELAY)시키는 D 플립 플롭(Flip Flop) 회로(2,3,4); 상기 D 플립 플롭(Flip Flop) 회로(4)에서의 출력 파형과 상기 입력 신호(1)를 입력으로 하는 AND 게이트(GATE)회로(5); 상기 AND 게이트(GATE)회로(5)에서 출력되는 신호를 다시 2번 클럭 지연(CLOCK DELAY)하는 D 플립 플롭(Flip Flop)회로(6,7); 및 상기 D 플립 플롭(Flip Flop)회로(7)의 출력 신호와 상기 AND 게이트(GATE)(5)의 출력 신호를 입력으로 하는 OR 게이트(GATE)회로(8)로 이루어진다.

Description

액정 디스플레이(LCD)의 노이즈(Noise) 제거회로
제1도는 액정 디스플레이(LCD;Liquid Cristal Display)의 타이밍 컨버터(Timing Converter )에 노이즈(Noise)가 첨가된 입력 파형을 나타낸다.
제2도는 본 발명에 의한 노이즈(Noise) 제거회로를 나타낸다.
제3도는 제2도의 노이즈(Noise) 제거 회로에서 각 단계별 파형을 나타낸다.
제4도는 본 발명에 의한 타이밍 컨버터(Timing Converter)의 내부 블록도이다.
본 발명은 액정 디스플레이(LCD:Liquid Cristal Display)에 관한 것으로, 특히 타이밍 컨버터(Timing Converter)에 노이즈(Noise) 제거 회로를 삽입하여 노이즈(Noise)를 제거한 액정 디스플레이(LCD;Liquid Cristal Display)에 관한 것이다.
일반적인 액정 디스플레이 장치는 액정층과 이 액정층을 전기적으로 제어하는 전극, 입사광과 출사광을 제어하는 편광 소자로 이루어져 전계효과에 의해 액정 분자들의 운동을 제어하며 투과되는 빛의 양으로 R(Red),G(Green),B(Blue)의 색광을 혼합하여 화상을 표시하는 비능동형 화상 표시 장치이다.
이러한 액정 표시 소자는 화상 표시 상태에 따라 모노 크롬형과 칼라형으로 구별될 수 있으며, 광원과 관찰자의 위치에 따라 반사형과, 투과형으로 구별된다.
그리고, 그 구동 구조에 따라 단순 매트릭스 형과 액티브 매트릭스 형으로 구별되는데, 일반적으로 단순 매트릭스 형은 STN LCD가 있고 매트릭스 형은 TFT 를 이용한 경우이다.
액정 디스플레이(LCD:Liquid Cristal Display)는 컴퓨터(Computer)에서 출력되는 VSYNC(수직 동기 신호), HSYNC(수평동기신호), DE(Data Enable), Dot Clock, RGB 데이터를 입력으로 받아 ASIC(Application Specific IC)인 타이밍 컨버터(Timing Converter)에서 소오스 드라이브 집적회로(Source Drive IC)와 게이트 드라이브 집적회로(Gate Drive IC)를 구동시킨다.
타이밍 컨버터(Timing Converter)는 데이터 신호를 소오스 드라이브 집적회로(Source Drive IC)게 정확하게 래치(Latch)시킨다.
이어서 소오스 드라이브 집적회로(Source Drive IC)가 데이터를 패널(Panel)로 내보낼 때 타이밍 컨버터(Timing Converter)는 게이트 드라이브 집적회로(Gate Drive. IC)에 게이트 펄스(gate pulse)를 인가하여 액정에 전계를 형성시킬수 있게 타이밍을 컨트롤한다.
즉 컴퓨터에서 들어오는 입력 신호를 타이밍 컨버터(Timing Converter)가 소오스 드라이브 집적회로(Source Drive IC)와 게이트 드라이브 집적회로(Gate Drive IC)를 컨트롤하여 각종 신호를 생성함으로써 화상을 표시한다.
컴퓨터에서 출력되어 액정 디스플레이(LCD:Liquid Cristal Display)로 들어올때 보통 FPC(Flexible PCB(Printed Circuit Board(인쇄 회로 기판) Cable)을 통하여 각각의 신호 및 데이타가 전달되는 과정에서 각 신호들에 노이즈(Noise)가 발생한다.
노이즈(Noise)가 있는 VSYNC(수직동기신호), HSYNC(수평동기신호), DE(Data Enable)신호가 입력되면 타이밍 컨버터(Timing Converter)에서 드라이브 집적회로(Drive IC)를 구동하기 위한 신호를 잘못 생성하여 액정 디스플레이(LCD:Liquid Cristal Display)는 화상을 제대로 디스플레이(Display)하지 못하는 현상이 발생한다.
따라서 본 발명의 목적은, 노이즈(Noise)를 제거할 수 있는 수단을 구비한 액정 디스플레이(LCD:Liquid Cristal Display)를 제공하는데 있다.
본 발명의 다른 목적은 액정 디스플레이(LCD:Liquid Cristal Display)에 상기의 수단인 노이즈(Noise) 제거회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 타이밍 컨버터(Timing Converter)내부에 노이즈(Noise)제거회로와 노이즈(Noise) 보상회로를 구비하는 것을 특징으로 하는 액정 디스플레이(LCD:Liquid Cristal Display)를 제공한다.
상기 다른 목적을 달성하기 위하여 본 발명은, 액정 디스플레이(LCD:Liquid Cristal Display)의 타이밍 컨버터(Timing Converter)내의 입력단에 노이즈(Noise)를 제거할수 있는 수단을 가진 것을 특징으로 하는 노이즈(Noise)제거 회로를 제공한다.
상기 노이즈(Noise)제거 회로는 다수의 클럭 지연(CLOCK DELAY)회로와 게이트(GATE)회로들로 이루어지는 것이 바람직하다.
상기 노이즈(Noise) 제거 회로는 입력신호(1)을 3번 클럭 지연(CLOCK DELAY)시키는 D 플립 플롭(Flip Flop) 회로(2,3,4);
상기 D 플립 플롭(Flip Flop) 회로(4)에서의 출력 파형과 상기 입력 신호(1)를 입력으로 하는 AND 게이트(GATE)회로(5);
상기 AND 게이트(GATE)회로(5)에서 출력되는 신호를 다시 2번 클럭 지연(CLOCK DELAY)하는 D 플립 플롭(Flip Flop)회로(6,7);및
상기 D 플립 플롭(Flip Flop)회로(7)의 출력 신호와 상기 AND 게이트(GATE)(5)의 출력 신호를 입력으로 하는 OR 게이트(GATE)회로(8)로 이루어진 것을 특징으로 하는 노이즈(Noise) 제거 회로로 이루어지는 것이 바람직하다.
본 발명은 액정 디스플레이(LCD:Liquid Cristal Display)의 타이밍 컨버터(Timing Converter) 내부에, D 플립 플롭(Flip Flop) 회로, AMD 게이트 회로, OR 게이트 회로를 이용한 노이즈(Noise) 제거 회로와 보상회로를 부착함으로써 노이즈를 제거할 수 있다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 액정 디스플레이(LCD:Liquid Cristal Display)에서 FPC(Flexible PCB Cable)를 통해 연결된 타이밍 컨버터(Timing Converter)에 입력되는 각종 신호에 노이즈(Noise)가 첨가된 파형을 나타낸다.
입력 신호는 차례로 VSYNC(수직동기신호), HSYNC(수평동기신호), DE(Data Enable)를 나타낸다.
그림에서와 같이 노이즈(Noise)가 첨가된 파형은 타이밍 컨버터(Timing Converter)를 거쳐 액정 디스플레이(LCD:Liquid Cristal Display)의 드라이브(Drive)를 오동작시켜 패널(Panel)의 디스플레이(Display)에서 데이타가 유실되거나 화면 전체에 노이즈(Noise)가 발생하거나 디스플레이(Display)가 되지 않는 현상이 발생한다.
제2도는 본 발명에 의한 노이즈(Noise) 제거회로를 나타낸다.
입력 신호를 클럭 지연(CLOCK DELAY)하기 위해 5개의 D 플립 플롭(Flip Flop) 회로와 AND 게이트(GATE)회로, OR 게이트(GATE)회로를 이용하여 노이즈(Noise) 제거 회로를 형성하였다.
참조번호 1은 입력 신호 즉 VSYNC(수직 동기 신호), HSYNC(수평동기신호) 또는 DE(Data Enable)신호를 나타낸다.
참조번호 2,3,4,6,7은 신호를 지연시키기 위한 D 플립 플롭(Flip Flop) 회로이고, 5는 AND 게이트 회로, 8은 OR 게이트 회로를 나타낸다.
또한 (2.2), (3.3), (4.4), (6.6), (7.7)은 각각의 D 플립 플롭(Flip Flop) 회로의 출력 파형을 나타낸다.
상기 입력 신호(1)에 상기 D 플립 플롭 회로(2,3,4)를 이용하여 클럭을 3번 지연하고 상기 D 플립 플롭 회로(4)에서의 출력 파형(4.4)과 상기 입력 신호(1)를 입력으로 하는 AND 게이트 회로(5)를 형성하고 상기 AND 게이트 회로(5)에서 출력되는 파형(5.5)을 다시 D 플립 플롭 회로(6,7)을 이용하여 클럭을 2번 지연시킨다.
이어서 상기 D 플립 플롭 회로(7)의 출력 파형(7.7)과 상기 AND 게이트(5)의 출력 파형(5.5)를 입력으로 하는 OR 게이트 회로(8)를 형성한다.
제3도는 노이즈(Noise)가 첨가된 파형이 제2도의 노이즈(Noise) 제거 회로에서 각 단계를 거치면서 노이즈(Noise)가 제거되는 과정을 나타낸다.
a는 노이즈(Noise)가 첨가된 상기 입력신호(1)를, b는 Dot 클럭(Clock)을 나타낸다.
c는 상기 (2, 2)에서의 출력 파형으로 상기 입력신호가 1번 클럭 지연된 상태이고, d는 (3.3)에서의 출력 파형으로 상기 입력신호가 2번 클럭 지연된 상태이고, e는 (4.4)에서의 출력 파형으로 상기 입력신호가 3번 클럭 지연된 상태이다.
f는 (5.5)에서의 출력 파형, 즉 상기 D 플립 플롭 회로(4)에서의 출력 파형(4.4)과 상기 입력신호(1)를 입력으로 하는 AND 게이트 회로(5)의 출력 파형이고, g는 (7.7)에서의 출력 파형으로 상기 AND 게이트 회로(5)의 출력 파형이 2번 클럭 지연된 상태이다.
h는 (8.8)에서의 출력 파형, 즉 상기 D 플립 플롭 회로(7)의 출력 파형(7.7)과 상기 AND 게이트(5)의 출력 파형 (5.5)를 입력으로 하는 OR 게이트 회로(8)의 출력 파형으로, 상기 a의 노이즈(Noise)가 첨가된 입력 신호에서 노이즈(Noise)가 제거된 신호가 생성되었다.
제4도는 본 발명에 의한 노이즈(Noise) 제거회로가 부착된 타이밍 컨버터(Timing Converter)의 내부 블록도이다.
참조번호 11은 VSYNC(수직동기신호), HSYNC(수평동기신호), DE(Data Enable)의 입력신호를, 12는 노이즈(Noise) 제거회로를, 13은 신호 발생부를, 14는 타이밍 컨버터(Timing Converter)를 15는 타이밍 컨버터(Timing Converter)의 출력신호로서 드라이브 집적회로(Drive IC)의 구동신호를 나타낸다.
즉, 종래와 같이 타이밍 컨버터(Timing Converter) 외부에서 저항과 커패시터를 이용하여 노이즈(Noise)를 제거하지 않고, 노이즈(Noise)가 첨가된 입력 파형을 직접 입력하면 타이밍 컨버터(Timing Converter)내부에서 노이즈(Noise) 제거회로와 보상회로를 거쳐 정상 신호가 되어 출력함으로써 액정 디스플레이(LCD;Liquid Cristal Display)내의 드라이브 집적회로(Drive IC)를 정상적으로 구동시킬 수 있다.
노이즈(Noise) 제거회로로 인해 제3도의 h에서 보는 것처럼 입력 파형의 노이즈(Noise)는 제거되었으나 파형이 지연되어 원래의 파형 복구가 되지 않은 상태이므로 타이밍 컨버터(Timing Converter) 내부의 신호 발생부(13)에 이를 보상하기 위한 보상회로를 둔다.
따라서 본 발명은 액정 디스플레이(LCD:Liquid Cristal Display)의 타이밍 컨버터(Timing Converter) 내부에, D 플립 플롭(Flip Flop) 회로,AND 게이트 회로, OR 게이트 회로를 이용한 노이즈(Noise) 제거 회로와 보상회로를 부착함으로써 노이즈를 제거할 수 있다.
이상, 본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (2)

  1. 액정 디스플레이(LCD;Liquid Cristal Display)의 타이밍 컨버터(Timing Converter)에 입력되는 입력신호에 포함되어 있는 노이즈를 제거하기 위한 노이즈 제거 회로에 있어서, 상기 입력 신호를 제1 소정시간만큼 지연시켜 제1 지연 신호를 발생하는 제1 지연 수단과; 상기 입력 신호와 상기 제1 지연 신호를 논리곱 연산하는 논리곱 게이트와; 상기 논리곱 게이트의 출력 신호를 제2 소정시간만큼 지연시켜 제2 지연 신호를 발생하는 제2 지연 수단과; 상기 논리곱 게이트의 출력 신호와 상기 제2 지연 신호를 논리합 연산하는 논리합 게이트를 포함하는 것을 특징으로 하는 노이즈 제거회로.
  2. 제1항에 있어서, 상기 제1 지연 수단은 직렬연결된 제1 소정수 개의 플립플롭을 포함하며, 상기 제2 지연 수단은 직렬연결된 제2 소정수 개의 플립플롭을 포함하는 것을 특징으로 하는 노이즈 제거 회로.
KR1019950043197A 1995-11-23 1995-11-23 액정 디스플레이의 노이즈 제거회로 KR0155928B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043197A KR0155928B1 (ko) 1995-11-23 1995-11-23 액정 디스플레이의 노이즈 제거회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043197A KR0155928B1 (ko) 1995-11-23 1995-11-23 액정 디스플레이의 노이즈 제거회로

Publications (2)

Publication Number Publication Date
KR970029299A KR970029299A (ko) 1997-06-26
KR0155928B1 true KR0155928B1 (ko) 1998-12-15

Family

ID=19435366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043197A KR0155928B1 (ko) 1995-11-23 1995-11-23 액정 디스플레이의 노이즈 제거회로

Country Status (1)

Country Link
KR (1) KR0155928B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313650B1 (ko) * 2006-11-06 2013-10-02 엘지디스플레이 주식회사 액정표시장치의 클럭신호 보정회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4156075B2 (ja) * 1998-04-23 2008-09-24 株式会社半導体エネルギー研究所 画像表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313650B1 (ko) * 2006-11-06 2013-10-02 엘지디스플레이 주식회사 액정표시장치의 클럭신호 보정회로

Also Published As

Publication number Publication date
KR970029299A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US5122790A (en) Liquid crystal projection apparatus and driving method thereof
KR100578618B1 (ko) 액정표시장치
US7064738B2 (en) Liquid crystal display device and driving method thereof
KR960004650B1 (ko) 액정 표시기의 구동 장치 및 구동 방법
US6930664B2 (en) Liquid crystal display
JP2001092424A (ja) 電気光学装置及びそれを用いた電子機器並びに表示駆動ｉｃ
KR101026809B1 (ko) 임펄시브 구동 액정 표시 장치 및 그 구동 방법
KR20030066362A (ko) 액정 표시 장치
US7391405B2 (en) Method and apparatus for driving liquid crystal display
JP3844668B2 (ja) 液晶表示装置の駆動方法及び駆動回路
KR20200001285A (ko) 게이트 구동회로, 이를 포함한 영상 표시장치 및 그 구동방법
KR100825900B1 (ko) 화상표시방법, 시스템 및 유닛
KR0155928B1 (ko) 액정 디스플레이의 노이즈 제거회로
KR20050052396A (ko) 신호 회로, 이것을 이용한 표시 장치, 및 데이터 라인의구동 방법
JP2004240428A (ja) 液晶表示装置、液晶表示装置の駆動装置及び方法
KR101112559B1 (ko) 액정 표시 장치 및 구동 방법
KR100577300B1 (ko) 액정표시장치의 구동방법
KR100606973B1 (ko) 액정표시장치의 구동부 및 이의 구동방법
JP2785327B2 (ja) 表示制御装置及びこれを用いる表示装置
KR100490058B1 (ko) 액정표시장치
JP2004309961A (ja) 液晶表示装置
KR19990015065A (ko) 메모리를 이용한 액정 표시 장치의 데이터 구동 장치
JPH10268825A (ja) データドライバを有する表示装置
KR19980060002A (ko) 액정 표시 장치의 게이트 구동 집적 회로
KR20020079156A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 17

EXPY Expiration of term