KR970029299A - 액정 디스플레이(LCD)의 노이즈(Noise) 제거회로 - Google Patents

액정 디스플레이(LCD)의 노이즈(Noise) 제거회로 Download PDF

Info

Publication number
KR970029299A
KR970029299A KR1019950043197A KR19950043197A KR970029299A KR 970029299 A KR970029299 A KR 970029299A KR 1019950043197 A KR1019950043197 A KR 1019950043197A KR 19950043197 A KR19950043197 A KR 19950043197A KR 970029299 A KR970029299 A KR 970029299A
Authority
KR
South Korea
Prior art keywords
circuit
gate
lcd
liquid crystal
flip
Prior art date
Application number
KR1019950043197A
Other languages
English (en)
Other versions
KR0155928B1 (ko
Inventor
신혁상
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950043197A priority Critical patent/KR0155928B1/ko
Publication of KR970029299A publication Critical patent/KR970029299A/ko
Application granted granted Critical
Publication of KR0155928B1 publication Critical patent/KR0155928B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

액정 디스플레이(LCD:Liquid Cristal Display)에 관한 것으로, 특히 타이밍 컨버터(Timing Converter)에 노이즈(Noise) 제거 회로와 보상회로를 삽입하여 노이즈(Noise)를 제거한 액정 디스플레이(LCD:Liquid Cristal Display)에 관한 것이다.
상기 노이즈(Noise) 제거 회로는 입력신호(1)을 3번 클럭 지연(CLOCK DELAY)시키는 D 플립 플롭(Flip Flop) 회로(2,3,4); 상기 D 플립 플롭(Flip Flop) 회로(4)에서의 출력 파형과 상기 입력 신호(1)를 입력으로 하는 AND 게이트(GATE)회로(5); 상기 AND 게이트(GATE)회로(5)에서 출력되는 신호를 다시 2번 클럭 지연(CLOCK DELAY)하는 D 플립 플롭(Flip Flop)회로(6,7); 및 상기 D 플립 플롭(Flip F1op)회로(7)의 출력 신호와 상기 AND 게이트(GATE)(5)의 출력 신호를 입력으로 하는 OR 게이트(GATE)회로(8)로 이루어진다.

Description

액정 디스플레이(LCD)의 노이즈(Noise) 제거회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 노이즈(Noise) 제거회로를 나타낸다.
제3도는 제2도의 노이즈(Noise) 제거회로에서 각 단계별 파형을 나타낸다.
제4도는 본 발명에 의한 타이밍 컨버터(Timing Converter)의 내부 블록도이다.

Claims (4)

  1. 타이밍 컨버터(Timing Converter) 내부에 노이즈(Noise)제거회로와 노이즈(Noise) 보상회로를 구비하는 것을 특징으로 하는 액정 디스플레이(LCD:Liquid Cristal Display).
  2. 액정디스플레이(LCD:Liquid Cristal Display)의 타이밍 컨버터(Timing Converter)내의 입력단에 노이즈(Noise)를 제거할 수 있는 수단을 가진 것을 특징으로 하는 노이즈(Noise)제거 회로.
  3. 제2항에 있어서, 상기 수단은 다수의 클럭 지연(CLOCK DELAY)회로와 게이트(GATE)회로들로 이루어지는 것을 특징으로 하는 노이즈(Noise)제거 회로.
  4. 제3항에 있어서, 상기 노이즈(Noise) 제거 회로는 입력신호(1)을 3번 클럭 지연(CLOCK DELAY)시키는 D 플립 플롭(Flip Flop) 회로(2,3,4); 상기 D 플립 플롭(Flip Flop) 회로(4)에서의 출력 파형과 상기 입력 신호(1)를 입력으로 하는 AND 게이트(GATE)회로(5); 상기 AND 게이트(GATE)회로(5)에서 출력되는 신호를 다시 2번 클럭 지연(CLOCK DELAY)하는 D 플립 플롭(Flip Flop)회로(6,7); 및 상기 D 플립 플롭(Flip F1op)회로(7)의 출력 신호와 상기 AND 게이트(GATE)(5)의 출력 신호를 입력으로 하는 OR 게이트(GATE)회로(8)로 이루어진 것을 특징으로 하는 노이즈(Noise)제거 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950043197A 1995-11-23 1995-11-23 액정 디스플레이의 노이즈 제거회로 KR0155928B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043197A KR0155928B1 (ko) 1995-11-23 1995-11-23 액정 디스플레이의 노이즈 제거회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043197A KR0155928B1 (ko) 1995-11-23 1995-11-23 액정 디스플레이의 노이즈 제거회로

Publications (2)

Publication Number Publication Date
KR970029299A true KR970029299A (ko) 1997-06-26
KR0155928B1 KR0155928B1 (ko) 1998-12-15

Family

ID=19435366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043197A KR0155928B1 (ko) 1995-11-23 1995-11-23 액정 디스플레이의 노이즈 제거회로

Country Status (1)

Country Link
KR (1) KR0155928B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658375B1 (ko) * 1998-04-23 2006-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 화상 표시 장치 및 표시 장치 구동 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313650B1 (ko) * 2006-11-06 2013-10-02 엘지디스플레이 주식회사 액정표시장치의 클럭신호 보정회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658375B1 (ko) * 1998-04-23 2006-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 화상 표시 장치 및 표시 장치 구동 방법

Also Published As

Publication number Publication date
KR0155928B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR870002692A (ko) 뇌파의 주파수 감소 유도장치
KR950009450A (ko) 데이타 동기 시스템 및 방법
KR940016816A (ko) 반도체 집적 회로 장치
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
DE69903005D1 (de) Schaltung und vorrichtung zur karakterisierung der leistungskennwerte von integrierten schaltungen
KR970029299A (ko) 액정 디스플레이(LCD)의 노이즈(Noise) 제거회로
KR970063025A (ko) 엘시디(lcd) 모듈의 직류 충력 예방 방법
DE58900718D1 (de) Koppelfeld fuer digitale audiosignale.
KR970008878A (ko) 클럭 스위칭 회로
KR970018513A (ko) 글리치 제거 회로
KR870005392A (ko) 주종(主從) 래치회로
KR970049289A (ko) 제어가능한 하드웨어 리셋 회로
KR970055398A (ko) 래치와 플립-플롭 겸용 회로
KR960011611A (ko) 클럭-더블링 장치
KR970024564A (ko) 플립플롭의 셋업시간 검증 회로
JPS6437799A (en) Dynamic shift register circuit
KR950010355A (ko) 동기 제어 회로
KR930018844A (ko) 쉬프트신호의 구간을 조정하는 쉬프트클럭발생회로
KR970051236A (ko) 반도체 메모리 장치의 사이클타임 측정장치
KR960009398A (ko) 동기식 클럭 발생회로
KR890007507A (ko) 전자 볼륨장치
KR980006848A (ko) 최소 클럭킹 주파수를 갖는 디-플립플롭(d-ff)
KR930015534A (ko) 슬립방지용 동기신호 및 클럭 공급장치
KR970004320A (ko) 해저드 펄스 제거회로
KR910007304A (ko) 이중화 동기 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 17

EXPY Expiration of term