KR870005392A - 주종(主從) 래치회로 - Google Patents
주종(主從) 래치회로 Download PDFInfo
- Publication number
- KR870005392A KR870005392A KR860009750A KR860009750A KR870005392A KR 870005392 A KR870005392 A KR 870005392A KR 860009750 A KR860009750 A KR 860009750A KR 860009750 A KR860009750 A KR 860009750A KR 870005392 A KR870005392 A KR 870005392A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- output
- latch
- clock
- main
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0372—Bistable circuits of the master-slave type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 주종래치회로 제1실시예의 회로블록도.
제5도는 본 발명에 따른 주종래치회로 제2실시예의 회로블록도.
제6도는 제4도에 도시한 주종래치회로에서 신호의 시간 차트
* 도면의 주요 부분에 대한 부호의 설명
11,12,13 : 주래치회로의 게이트
12,14,15 : 종래치회로의 게이트
+D : 데이타신호
CD : 클록구동기
Claims (2)
- 주출력신호를 출력하는 주래치회로 및 총 출력신호를 출력하는 종래치회로로 구성되어 상기 주래치회로의 래치게이트가 상기 종래치와 공통으로 데이타 게이트를 사용하도록 구성되는 것을 특징으로 하는 주 종래치회로.
- 제1항에 있어서, (+)위상클록 및 반전 위상클록을 출력하는 클록구동기게이트, 상기 클록구동기 게이트의 출력 클록중 하나와 데이타 신호를 입력하는 데이타 게이트; 상기 클록 구동기 게이트의 다른 출력 클록 및 주 출력신호를 입력하는 제1래치게이트; 상기 데이타 게이트의 출력 및 상기 제1래치게이트의 출력을 입력하고 주 출력신호를 출력하는 주출력 게이트; 1입력으로서 상기 클록구동기 게이트의 입력클록 또는 상기 클록구동기 게이트로부터 상기 출력클록 중의 하나를 입력하고 또 다른 입력으로서 종출력신호를 출력하는 제2래치게이트; 및 1입력으로서 상기 제1래치게이트의 출력을 입력하고 또 다른 입력으로서 상기 제2래치게이트의 출력을 입력하고 종출력신호를 출력하는 종출력게이트로 구성되는 것을 특징으로 하는 주 종 래치회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60-266462 | 1985-11-26 | ||
JP26646285 | 1985-11-26 | ||
JP61062914A JPS62202612A (ja) | 1985-11-26 | 1986-03-20 | マスタスレ−ブラツチ回路 |
JP61-62914 | 1986-03-20 | ||
JP61-062914 | 1986-03-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870005392A true KR870005392A (ko) | 1987-06-08 |
KR900008435B1 KR900008435B1 (ko) | 1990-11-20 |
Family
ID=17431263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860009750A KR900008435B1 (ko) | 1985-11-26 | 1986-11-18 | 주종(主從)래치회로 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS62202612A (ko) |
KR (1) | KR900008435B1 (ko) |
ES (1) | ES2017071B3 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090013874A1 (en) * | 2004-02-05 | 2009-01-15 | Koninklijke Philips Electronics N.V. | Beverage Making Device |
-
1986
- 1986-03-20 JP JP61062914A patent/JPS62202612A/ja active Granted
- 1986-11-07 ES ES86308689T patent/ES2017071B3/es not_active Expired - Lifetime
- 1986-11-18 KR KR1019860009750A patent/KR900008435B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0353808B2 (ko) | 1991-08-16 |
ES2017071B3 (es) | 1991-01-01 |
KR900008435B1 (ko) | 1990-11-20 |
JPS62202612A (ja) | 1987-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860002870A (ko) | 집적회로 장치 | |
KR900011144A (ko) | 듀티제어 회로장치 | |
KR920013433A (ko) | 문자로 표시되는 인덱스 서어치 시스템 | |
KR860002825A (ko) | 동기 버퍼 회로 | |
KR850006802A (ko) | 데이터 전송 장치 | |
KR870005392A (ko) | 주종(主從) 래치회로 | |
KR910006986A (ko) | 기능선택회로 | |
JPS554178A (en) | Information control system | |
KR910009107A (ko) | 색신호 인핸서 | |
KR970055398A (ko) | 래치와 플립-플롭 겸용 회로 | |
KR970029299A (ko) | 액정 디스플레이(LCD)의 노이즈(Noise) 제거회로 | |
KR930001576A (ko) | 키보드 컨트롤러용 클럭 발생 회로 | |
KR880008174A (ko) | 다수의 인터럽트 신호를 하나의 인터럽트 단자로 처리하는 인터럽트 처리 제어회로 | |
KR880000847A (ko) | 동기 신호 극성 안정화 회로 | |
KR870000639A (ko) | 2-위상 논리(Phase Logic)용 직렬가산/감산 집적회로 | |
KR910003651A (ko) | 사용 가능한 기능키 표시회로 | |
KR970013741A (ko) | 디지탈 데이타 열 레벨 검출장치 | |
KR890006041A (ko) | 톤 디코더 | |
KR920004972A (ko) | 듀얼포트 메모리 소자의 칩인에이블신호 제어회로 | |
KR970049289A (ko) | 제어가능한 하드웨어 리셋 회로 | |
KR900001150A (ko) | Pcm데이타 발생회로 | |
KR930020843A (ko) | 클럭신호 선택회로 | |
KR910021041A (ko) | 위상 동기 출력 검출회로 | |
KR870001582A (ko) | 디지탈오디오신호의 재생처리방법 | |
KR870005302A (ko) | 데이터전송신호 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |