KR940016816A - 반도체 집적 회로 장치 - Google Patents
반도체 집적 회로 장치 Download PDFInfo
- Publication number
- KR940016816A KR940016816A KR1019930029461A KR930029461A KR940016816A KR 940016816 A KR940016816 A KR 940016816A KR 1019930029461 A KR1019930029461 A KR 1019930029461A KR 930029461 A KR930029461 A KR 930029461A KR 940016816 A KR940016816 A KR 940016816A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- internal
- internal clock
- external clock
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/225—Clock input buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Abstract
본 발명은 외부 클록 신호와 내부 클록 신호 사이의 시간차를 외관상 없앨 수 있고, 높은 주파수로 사용해도 오동작하는 일없고 보다 한층의 고속 동작을 실현할 수 있는 유용한 기술의 제공을 목적으로 한다.
본 발명은 외부 클록 신호에서 내부 회로의 동작 타이밍을 규정하기 위한 내부 클록 신호를 만들어 내는 신호 생성 수단을 갖추는 반도체 집적 회로장치에 있어서, 상기 외부 클록 신호의 1/2주기의 정수배에 상당하는 시간에서 상기 신호 생성 수단의 회로 지연에 상당하는 시간을 뺀 시간만큼 상기 신호 생성 수단의 출력을 지연시켜서 내부 클록 신호로 함으로써 상기 외부 클록 신호와 내부 클록 신호와의 에지를 거의 일치시키는 지연 수단을 설치한 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 원리설명도, 제 2 도는 본 발명의 제 1 실시예의 전체 블록도, 제 3 도는 제 1 실시예의 레지스터의 구성도, 제 4 도는 제 1 실시예의 주요부의 블록도, 제 5 도는 제 1 실시예의 지연부의 구성도.
Claims (4)
- 외부 클록 신호로 부터 내부 회로의 동작 타이밍을 결정하도록 내부 클록 신호를 생성하는 신호 생성 수단을 구비하는 반도체 집적 회로 장치에 있어서, 상기 내부 클록 신호의 생성 타이밍은 원래 상기 내부 클록 신호의 생성 타이밍에 일치해야 하는 상기 외부 클록 신호의 동작 타이밍 포인트 보다 더 빨리 발생된 상기 외부 클록 신호의 동작 타이밍 포인트와 일치하는 것을 특징으로 하는 반도체 집적 회로 장치.
- 제 1 항에 있어서, 상기 내부 클록 신호 생성 타이밍은 원래 상기 내부 클록 신호의 생성 타이밍에 일치해야 하는 상기 외부 클록 신호의 동작 타이밍 포인트 보다 상기 외부 클록 신호의 1사이클의 1/2의 정수배에 상당하는 시간 만큼 더 빨리 발생된 상기 외부 클록 신호의 동작 타이밍 포인트와 일치하는 것을 특징으로 하는 반도체 집적 회로 장치.
- 외부 클록 신호로 부터 내부 회로의 동작 타이밍을 결정하도록 내부 클록 신호를 생성하는 신호 생성 수단을 구비하는 반도체 집적 회로 장치에 있어서, 상기 외부 클록 신호의 1/2주기의 정수배에 상당하는 시간으로부터 상기 신호 생성 수단의 회로 지연에 상당하는 시간을 차감한 시간만큼 상기 신호 생성 수단의 출력을 지연시켜서 내부 클록 신호로 생성함으로써 상기 외부 클록 신호와 내부 클록 신호와의 에지부를 대략 일치시키는 지연 수단을 포함한 것을 특징으로 하는 반도체 집적 회로 장치.
- 외부 클록 신호(CLKEX)를 입력하는 입력 버퍼(20a,20b)와; 외부 클록 신호(CLKEX)에 동기한 복수의 내부 클록 신호#1∼#4)를 생성하는 복수의 클록 생성부(20e∼20g)와; 상기 내부 신호(#1∼#4)를 각각 소정의 시간만큼 지연시켜서 복수의 파이프 라인 스테이지마다 내부 클록 신호(#1d∼#4d)를 출력하는 복수의 지연부(21a∼21d)와; 상기 내부 클록 신호(#1d∼#4d)에 의하여 동작 타이밍이 한정되는 동시에 복수의 파이프 라인 스테이지의 각 스테이지를 형성하는 내부 회로(10,13,17,19)를 포함하는 것을 특징으로 하는 파이프 라인 반도체 메모리.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-349071 | 1992-12-28 | ||
JP04349071A JP3078934B2 (ja) | 1992-12-28 | 1992-12-28 | 同期型ランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940016816A true KR940016816A (ko) | 1994-07-25 |
KR0130952B1 KR0130952B1 (ko) | 1998-04-15 |
Family
ID=18401297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930029461A KR0130952B1 (ko) | 1992-12-28 | 1993-12-24 | 반도체 집적 회로 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5412615A (ko) |
JP (1) | JP3078934B2 (ko) |
KR (1) | KR0130952B1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
USRE40552E1 (en) | 1990-04-06 | 2008-10-28 | Mosaid Technologies, Inc. | Dynamic random access memory using imperfect isolating transistors |
GB9007790D0 (en) * | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
TW367656B (en) * | 1994-07-08 | 1999-08-21 | Hitachi Ltd | Semiconductor memory device |
US5796673A (en) * | 1994-10-06 | 1998-08-18 | Mosaid Technologies Incorporated | Delay locked loop implementation in a synchronous dynamic random access memory |
JP4084428B2 (ja) * | 1996-02-02 | 2008-04-30 | 富士通株式会社 | 半導体記憶装置 |
JPH1011966A (ja) * | 1996-06-27 | 1998-01-16 | Mitsubishi Electric Corp | 同期型半導体記憶装置および同期型メモリモジュール |
JP3406790B2 (ja) | 1996-11-25 | 2003-05-12 | 株式会社東芝 | データ転送システム及びデータ転送方法 |
US5923611A (en) * | 1996-12-20 | 1999-07-13 | Micron Technology, Inc. | Memory having a plurality of external clock signal inputs |
AU3021799A (en) | 1998-04-01 | 1999-10-18 | Mosaid Technologies Incorporated | Semiconductor memory asynchronous pipeline |
KR100314807B1 (ko) * | 1999-12-28 | 2001-11-17 | 박종섭 | 반도체메모리 장치의 파이프 제어 장치 |
KR100396885B1 (ko) * | 2000-09-05 | 2003-09-02 | 삼성전자주식회사 | 고주파 클럭 신호의 주파수를 낮추어 어드레스 및커맨드의 동작 주파수로 사용하고 서로 다른 주파수의클럭 신호들을 수신하는 반도체 메모리 장치, 이를포함하는 메모리 모듈 및 시스템 메모리 모듈 |
KR100393217B1 (ko) * | 2001-03-09 | 2003-07-31 | 삼성전자주식회사 | 메모리장치들과 데이터 버퍼를 동일한 클럭 주파수로동작시키기 위한 제어 회로를 구비하는 메모리 모듈 |
US7319728B2 (en) * | 2002-05-16 | 2008-01-15 | Micron Technology, Inc. | Delay locked loop with frequency control |
KR100925393B1 (ko) | 2008-09-05 | 2009-11-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 도메인 크로싱 회로 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206833A (en) * | 1988-09-12 | 1993-04-27 | Acer Incorporated | Pipelined dual port RAM |
JPH0474387A (ja) * | 1990-07-16 | 1992-03-09 | Nec Corp | 半導体記憶装置 |
US5077693A (en) * | 1990-08-06 | 1991-12-31 | Motorola, Inc. | Dynamic random access memory |
-
1992
- 1992-12-28 JP JP04349071A patent/JP3078934B2/ja not_active Expired - Lifetime
-
1993
- 1993-12-14 US US08/166,099 patent/US5412615A/en not_active Expired - Lifetime
- 1993-12-24 KR KR1019930029461A patent/KR0130952B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0130952B1 (ko) | 1998-04-15 |
US5412615A (en) | 1995-05-02 |
JP3078934B2 (ja) | 2000-08-21 |
JPH06203553A (ja) | 1994-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940016816A (ko) | 반도체 집적 회로 장치 | |
JP2787725B2 (ja) | データ・クロックのタイミング合わせ回路 | |
KR960702214A (ko) | 연속적으로 클럭되는 도미노-로직 셀(sequentially clocked domino-logic cells) | |
KR100301056B1 (ko) | 싱크로너스 데이터 샘플링 회로 | |
KR890009117A (ko) | 한정된 준안정성 타임 동기화기 | |
KR970029850A (ko) | 반도체 메모리 디바이스 | |
KR920704428A (ko) | 고속 프리스케일러 | |
KR950006592A (ko) | 전력 소비가 작은 파이프라인 프로세싱 장치 | |
KR19980078161A (ko) | 반도체 메모리 소자의 딜레이 루프 럭크 회로 | |
KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
TW359823B (en) | Clocking scheme | |
KR100228592B1 (ko) | 반도체 시험 장치의 주기 발생 회로 | |
KR960026760A (ko) | 펄스 신호 정형회로 | |
KR100442967B1 (ko) | 반도체소자의파이프레지스터에따른딜레이보상파이프라인장치 | |
KR100353103B1 (ko) | 펄스발생회로 | |
KR960018829A (ko) | 시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 방법 및 장치 | |
JPH04233014A (ja) | コンピュータ・システム | |
KR100253181B1 (ko) | 다중 클럭신호 발생회로 | |
KR0141711B1 (ko) | 상승/하강 에지 검출장치 | |
JP2545010B2 (ja) | ゲ―ト装置 | |
KR0175026B1 (ko) | 클럭 스큐 제거 장치 | |
KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
KR0137522B1 (ko) | 가변 지연소자를 가진 펄스 발생기 | |
KR940003181A (ko) | 디지틀 신호의 엣지 검출 및 펄스 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121114 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 17 |
|
EXPY | Expiration of term |