KR960018829A - 시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 방법 및 장치 - Google Patents

시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 방법 및 장치 Download PDF

Info

Publication number
KR960018829A
KR960018829A KR1019950040001A KR19950040001A KR960018829A KR 960018829 A KR960018829 A KR 960018829A KR 1019950040001 A KR1019950040001 A KR 1019950040001A KR 19950040001 A KR19950040001 A KR 19950040001A KR 960018829 A KR960018829 A KR 960018829A
Authority
KR
South Korea
Prior art keywords
signal
system clock
state
amplitude
output
Prior art date
Application number
KR1019950040001A
Other languages
English (en)
Other versions
KR100366137B1 (ko
Inventor
배너지 프래딥
티. 추앙 패트릭
브이. 기아 에툴
Original Assignee
숀 엘, 맥클린톡
소니 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숀 엘, 맥클린톡, 소니 일렉트로닉스 인코포레이티드 filed Critical 숀 엘, 맥클린톡
Publication of KR960018829A publication Critical patent/KR960018829A/ko
Application granted granted Critical
Publication of KR100366137B1 publication Critical patent/KR100366137B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

시스템 클럭으로부터 신호를 발생시키는 내부 클럭이 제공된다. 상기 내부 클럭에 의해 발생된 신호는 상기 시스템 클럭에 무관한 듀티 사이클을 갖는다. 이 내부 클럭은 메모리로의 기입 동작에 필요한 기간에 대응하는 소정의 듀티 사이클을 제공하도록 동조될 수 있다. 이 내부 클럭은 시스템 클럭보다 크거나 작은 듀티 사이클을 제공할 수 있다. 상기 내부 클럭에 의해 발생된 신호는 상기 시스템 클럭에 의해 발생된 신호와 동일한 주기를 가져, 시스템 동작의 동기화를 유지시킨다.

Description

시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 클럭 발생기의 블럭도.
제3도는 시스템 클럭과 동일한 주기를 가지지만 듀티 사이클이 다른 신호의 타이밍도.

Claims (20)

  1. 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 방법에 있어서, 듀티 사이를 주기를 사전 선택하는 단계와; 상기 시스템 클럭에 의해 발생된 신호의 진폭 변화를 감지하는 단계와; 상기 시스템 클럭에 의해 발생된 신호의 진폭 변화를 감지한 후, 출력 신호의 진폭을 제1상태에서 제2상태로 변화시키는 단계와; 상기 듀티 사이클 주기에 의해 정의된 시간량이 제1상태에서 제2상태로의 진폭 변화의 시간으로부터 경과한 후, 출력 신호의 진폭을 제2상태에서 다른 상태로 변화시키는 단계를 포함하는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 방법.
  2. 제1항에 있어서, 상기 출력 신호의 진폭을 제2상태에서 다른 상태로 변화시키는 단계는 상기 진폭을 제2상태에서 제1상태로 변환시키는 단계를 포함하는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 방법.
  3. 제1항에 있어서, 상기 시스템 클럭에 의해 제공된 신호의 진폭 변화를 감지하는 단계는 상기 시스템 클럭에 의해 제공된 신호의 상승 엣지를 감지하는 단계를 포함하는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 방법.
  4. 제1항에 있어서, 상기 출력 신호의 진폭을 제2상태에서 다른 상태로 변화시키는 단계는 상기 시스템 클럭에 의해 제공된 신호의 버젼을 상기 듀티 사이클 주기에 의해 정의된 시간량만큼 지연시키는 단계와; 상기 시스템 클럭에 의해 제공된 신호의 상기 지연된 버젼을 트리거 장치에 인가하는 단계와; 상기 시스템 클럭에 의해 제공된 신호의 상기 지연된 버젼을 상기 트리거 장치에 인가한 후, 상기 출력 신호의 진폭을 상기 제2상태에서 다른 상태로 변화시키는 단계을 더 포함하는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 방법.
  5. 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치에 있어서, 출력 신호의 진폭을 제1상태에서 제2상태로 변화시키는 트리거 회로로서, 이 트리거 회로의 제1입력이 상기 시스템 클럭에 접속되는 트리거 회로와; 상기 트리거 회로의 제2입력에 접속되며, 상기 트리거 회로의 출력이 제2상태에서 다른 상태로 변화되도록 소정의 지연이 경과한 후, 상기 트리거 회로에 신호를 제공하는 지연 회로를 구비하는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  6. 제5항에 있어서, 상기 시스템 클럭에 의해 발생된 신호의 진폭 변화를 감지하는 센서(감지기)를 더 구비하는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  7. 제6항에 있어서, 상기 센서는 상기 시스템 클럭에 의해 제공된 상기 신호의 상승 엣지를 감지하자마자 펄스를 발생시키는 펄스 발생기 수단을 더 구비하며, 이 펄스 발생기 수단의 출력이 상기 트리거 회로의 제3입력에 접속되는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  8. 제5항에 있어서, 상기 트리거 회로는 플립플롭을 구비하는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  9. 제8항에 있어서, 상기 플립플롭은 두 상호접속된 NAND 게이트를 구비하며, 상기 시스템 클럭은 상기 두 상호 접속된 NAND게이트의 제1 NAND게이트에 접속되며, 상기 지연 회로가 상기 두 상호 접속된 NAND게이트의 제2 NAND게이트에 접속되는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  10. 제5항에 있어서, 상기 지연 회로의 입력이 상기 시스템 클럭에 접속되는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  11. 제10항에 있어서, 상기 지연 회로는 다수의 인버터를 구비하는 것은 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  12. 제11항에 있어서, 상기 지연 회로는 제1스위치를 더 구비하며, 상기 제1스위치의 제1입력은 상기 다수의 인버터의 출력에 접속되는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  13. 제12항에 있어서, 상기 제1스위치는 적어도 하나의 n형 메탈 옥사이드 반도체(MOS) 트랜지스터와 적어도 하나의 p형 MOS트랜지스터를 구비하는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  14. 제12항에 있어서, 상기 제1스위치의 제2입력이 상기 트리거 회로의 출력에 접속되는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  15. 제14항에 있어서, 상기 시스템 클럭에 의해 제공된 상기 신호의 상승 엣지를 감지하자마자 펄스를 발생시키는 펄스 발생기 수단을 더 구비하며, 상기 펄스 발생기 수단의 출력이 상기 제1스위치의 제3입력에 접속되는 것을 특징으로 하는 시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 장치.
  16. 제12항에 있어서, 제2스위치를 더 구비하며, 이 제2스위치의 입력이 제1스위치의 출력에 접속되는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  17. 제16항에 있어서, 3상태 회로를 더 구비하며, 이 3상태 회로의 압력이 상기 제2스위치의 출력에 접속되며, 상기 제2스위치의 출력이 상기 트리거 회로의 제2입력에 접속되는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  18. 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치에 있어서, 상기 시스템 클럭에 접속되어, 출력신호의 진폭을 제1상태에서 제2상태로 변화시키는 트리거 회로 수단과; 상기 트리거 회로 수단에 접속되어, 상기 트리거 회로의 출력이 상기 제2상태에서 다른 상태로 변화되도록 소정의 지연이 경과한 후, 지연 신호를 제공하는 지연 회로 수단을 구미하는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  19. 제18항에 있어서, 상기 지연 회로 수단에 접속된 동기화 회로 수단을 더 구비하며, 이 동기화 회로 수단은, 상기 지연 회로 수단으로부터 상기 지연 신호를 수신하는 수신 수단과; 상기 트리거 회로 수단에 접속되어, 상기 수신 수단이 상기 지연 신호를 감지할 때 상기 트리거 회로 수단에 타임아웃 신호를 제공하는 출력 수단을 구비하는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
  20. 제19항에 있어서, 상기 시스템 클럭에 의해 제공된 상기 신호의 상승 엣지를 감지하자마자 펄스를 발생시키는 펄스 발생기 수단을 더 구비하며, 이 펄스 발생기 수단이 상기 동기화 회로 수단, 상기 트리거 회로 수단, 및 상기 지연 회로 수단에 접속되는 것을 특징으로 하는 시스템 클럭으로부터 내부 클럭 신호를 발생시키는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950040001A 1994-11-04 1995-11-03 내부클럭신호발생방법및장치 KR100366137B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US334,687 1994-11-04
US08/334,687 US5617563A (en) 1994-11-04 1994-11-04 Duty cycle independent tunable clock
US334687 1994-11-04

Publications (2)

Publication Number Publication Date
KR960018829A true KR960018829A (ko) 1996-06-17
KR100366137B1 KR100366137B1 (ko) 2003-04-11

Family

ID=23308347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040001A KR100366137B1 (ko) 1994-11-04 1995-11-03 내부클럭신호발생방법및장치

Country Status (3)

Country Link
US (1) US5617563A (ko)
JP (1) JP3563842B2 (ko)
KR (1) KR100366137B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477327B1 (ko) * 1997-06-11 2005-07-07 삼성전자주식회사 동기디램용다이나믹클럭발생회로

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2250538A1 (en) 1998-10-30 2000-04-30 Mosaid Technologies Incorporated Duty cycle regulator
JP2001036400A (ja) 1999-07-23 2001-02-09 Oki Electric Ind Co Ltd 縦続接続型インバータ回路及びリミティングアンプ
US6882196B2 (en) * 2002-07-18 2005-04-19 Sun Microsystems, Inc. Duty cycle corrector
JP2005033089A (ja) * 2003-07-10 2005-02-03 Matsushita Electric Ind Co Ltd 半導体装置
US7890789B2 (en) * 2007-12-12 2011-02-15 Broadcom Corporation Circuit and method for generation of duty cycle independent core clock
KR100940841B1 (ko) * 2008-06-27 2010-02-04 주식회사 하이닉스반도체 신호 변환기

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231104A (en) * 1978-04-26 1980-10-28 Teradyne, Inc. Generating timing signals
US4217639A (en) * 1978-10-02 1980-08-12 Honeywell Information Systems Inc. Logic for generating multiple clock pulses within a single clock cycle
US4638256A (en) * 1985-08-15 1987-01-20 Ncr Corporation Edge triggered clock distribution system
US5274796A (en) * 1987-02-09 1993-12-28 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
KR930001417B1 (ko) * 1990-08-10 1993-02-27 금성일렉트론 주식회사 반도체 소자의 노이즈 방지방법
US5336939A (en) * 1992-05-08 1994-08-09 Cyrix Corporation Stable internal clock generation for an integrated circuit
EP0570158B1 (en) * 1992-05-08 2000-01-19 National Semiconductor Corporation Frequency multiplication circuit and method for generating a stable clock signal
US5315164A (en) * 1993-05-26 1994-05-24 Nec America, Inc. Adaptive clock duty cycle controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477327B1 (ko) * 1997-06-11 2005-07-07 삼성전자주식회사 동기디램용다이나믹클럭발생회로

Also Published As

Publication number Publication date
JPH08213885A (ja) 1996-08-20
KR100366137B1 (ko) 2003-04-11
US5617563A (en) 1997-04-01
JP3563842B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
KR960702214A (ko) 연속적으로 클럭되는 도미노-로직 셀(sequentially clocked domino-logic cells)
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR970008876A (ko) 펄스폭 변조(pulse width modulation)회로
KR930005347A (ko) 출력 회로
KR960018829A (ko) 시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 방법 및 장치
KR940016816A (ko) 반도체 집적 회로 장치
KR960024984A (ko) 동기식 메모리장치의 데이타신호 분배회로
KR960026760A (ko) 펄스 신호 정형회로
KR870010692A (ko) 주파수 체배회로
JP2001177384A (ja) パルス発生器
KR960039000A (ko) 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치
KR970003228A (ko) 전위 펌핑회로
KR940012823A (ko) 클록신호 생성회로
KR960005607A (ko) 동기식 래치회로
US6737888B1 (en) Method for skipping a latch in timing-sensitive dynamic circuits of a multi-clocked system with unspecific underlap requirement
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR0137522B1 (ko) 가변 지연소자를 가진 펄스 발생기
KR960008333A (ko) 칩테스트용 외부동기회로
KR100200925B1 (ko) 출력버퍼용 내부클럭 생성방법
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR950024431A (ko) 스태틱 램(sram)의 어드레스 입력회로
KR100200493B1 (ko) 구동회로의 접지전압 노이즈 감소회로
KR960043529A (ko) 러버밴드 논리회로
KR20000057726A (ko) 펄스 발생 회로
KR100206901B1 (ko) 펄스의 네가티브 지연장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111206

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee