KR930001417B1 - 반도체 소자의 노이즈 방지방법 - Google Patents
반도체 소자의 노이즈 방지방법 Download PDFInfo
- Publication number
- KR930001417B1 KR930001417B1 KR1019900012326A KR900012326A KR930001417B1 KR 930001417 B1 KR930001417 B1 KR 930001417B1 KR 1019900012326 A KR1019900012326 A KR 1019900012326A KR 900012326 A KR900012326 A KR 900012326A KR 930001417 B1 KR930001417 B1 KR 930001417B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- conductive material
- primary
- chip
- noise
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 4
- 238000002161 passivation Methods 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 239000002245 particle Substances 0.000 description 7
- 238000000465 moulding Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용 없음.
Description
제1a도는 종래의 구조 단면도, 제1b도는종래의 구성도.
제2도는 본 발명의 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 산화막 2 : 메탈
3 : 질화막
본 발명은 반도체소자의 노이즈방지방법에 관한 것으로, 특히 DRAM과 SRAM과 같은 메모리소자에 적당하도록 한 것이다. 종래에는 노이즈로서 알파입자(Particle)에 의한 소프트에러(Soft Error)의 방지책으로 로우 알파 스트레스 몰딩(Low Alpha Stress Molding)합성물과 코팅수지를 사용하였다. 또한 칩 내부의 노이즈 대책으로서는 비트라인(Bit Line)을 이용하여 차폐토록 하는 구조의 회로설계 자체를 노이즈가 적게 발생되도록 하는 방법을 사용하였다.
이를 첨부된 제1a도, 제1b도를 참조하여 설명하면 다음과 같다.
제1a도는 알파입자에 의한 소프트에러 방지를 위한 구조를 갖는 일반적인 소자의 패키지 단면도로서 웨이퍼 제조후 조립공정에서 코팅 수지 및 로우알파 스트레스 몰딩 합성물을 사용하여 알파입자로부터 칩을 이중으로 보호하고 있음을 알 수 있다.
제1b도는 비트라인을 이용한 차폐방식의 구성도로서 비트라인을 폴리사이드로 형성하고 메탈라인(Metal Line)을 그라운드에 연결시키므로써 차폐 플레이트(Shield Plate)역활을 하도록 한 것임을 알 수 있다.
그러나 상기한 종래 기술들은 외부로부터의 알파입자에 의한 노이즈와 칩내부의 노이즈중 하나만을 해결하였을 뿐 이들 모두를 해결하지는 못했다.
본 발명은 상기 단점을 감안한 것으로 알파입자 및 칩 노이즈를 동시에 예방할 수 있는 방법을 제공하는데 그 목적이 있다. 상기 목적을 달성하기 위한 수단으로서 본 발명은 칩의 이중 보호막(Double Passivation)공정시 이 이중보호막 사이에 전도성 물질을 격자구조로 넣고 이것을 그라운드시켜서 칩을 상기 노이즈들로부터 차폐시키도록 하였다.
이를 일실시예인 첨부된 제2도를 참조하여 설명하면 다음과 같다.
먼저 약 1000Å-2000Å의 두께의 산화막(1)으로 1차 보호막을 형성하고 이위에 메탈(또는 폴리 및 폴리사이드)(2)을 노이즈를 필터링하기 쉽도록 격자구조로 넣어 전도성막을 형성한 다음 질화막(3)으로 2차 보호막을 형성한다. 이어 상기 전도성막을 그라운드 패드와 단락시킨다.
이와 같은 공정으로 이루어진 보호막은 아음과 같은 효과를 갖게된다.
첫째, 만약 칩의 몰딩 합성물을 뚫고 들어온 알파입자가 2차 보호막인 질화막(3)을 통과하여 차폐라인으로 된 메탈(2)에 도달하게 되면 이는 그라운드되어 버리므로 기판의 표면까지 도달될 확률이 거의 없어서 알파입자에 의한 전자와 홀의 재결합이 발생되지 않는다.
따라서 DRAM과 SRAM과 같은 메모리소자에서 신뢰성에 영향을 주는 소프트에러의 발생이 억제된다.
둘째, 칩 내부에서 발생된 노이즈도 종래의 비트라인 차폐구조와 마찬가지로 차폐플레이트로서의 전도성막인 메탈(2)에 의해 방지될 수 있다.
셋째, 종래의 비트라인 차폐시에 발생하는 파라스틱(Parastic)커패시턴스보다 작게되므로 스피드의 손실이 거의 없다.
넷째, 종래의 코팅수지 및 로우알파 스트레스 몰딩 합성물을 사용할 필요가 없어서 제조 코스트를 줄일 수 있다.
Claims (4)
- 칩의 보호막 형성공정에 있어서, 이중보호막인 1차 및 2차 보호막 사이에 전도성 물질막을 추가로 형성하고 이 전도성 물질막을 그라운드시켜서 칩의 내, 외부로부터 노이즈가 방지되도록 함을 특징으로 하는 반도체 소자의 노이즈 방지방법.
- 제1항에 있어서, 상기 1차 및 2차 보호막은 각각 산화막과 질화막으로 형성함을 특징으로 하는 반도체소자의 노이즈방지방법.
- 제1항에 있어서, 전도성 물질막은 메탈, 폴리, 폴리사이드중 하나로 형성함을 특징으로 하는 반도체 소자의 노이즈방지방법.
- 제2항에 있어서, 1차 보호막인 산화막의 두께는 약1000Å-2000Å의 두께로 형성함을 특징으로 하는 반도체소자의 노이즈방지방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012326A KR930001417B1 (ko) | 1990-08-10 | 1990-08-10 | 반도체 소자의 노이즈 방지방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900012326A KR930001417B1 (ko) | 1990-08-10 | 1990-08-10 | 반도체 소자의 노이즈 방지방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920005326A KR920005326A (ko) | 1992-03-28 |
| KR930001417B1 true KR930001417B1 (ko) | 1993-02-27 |
Family
ID=19302223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900012326A KR930001417B1 (ko) | 1990-08-10 | 1990-08-10 | 반도체 소자의 노이즈 방지방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930001417B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5617563A (en) * | 1994-11-04 | 1997-04-01 | Sony Corporation Of Japan | Duty cycle independent tunable clock |
| JP3505018B2 (ja) * | 1994-11-22 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| KR100439831B1 (ko) * | 1997-06-05 | 2004-10-26 | 삼성전자주식회사 | 반도체소자 |
-
1990
- 1990-08-10 KR KR1019900012326A patent/KR930001417B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005326A (ko) | 1992-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2083283A (en) | Resin molded type semiconductor device | |
| JPH11274424A (ja) | 半導体装置 | |
| US4423548A (en) | Method for protecting a semiconductor device from radiation indirect failures | |
| JPH07201852A (ja) | 半導体集積回路装置 | |
| KR930001417B1 (ko) | 반도체 소자의 노이즈 방지방법 | |
| US7948065B1 (en) | Integrated circuit having increased radiation hardness and reliability | |
| JP2755360B2 (ja) | アルファ粒子遮蔽機能を有する半導体モジュール | |
| JPS58222546A (ja) | 半導体装置 | |
| US8946874B2 (en) | IC in-process solution to reduce thermal neutrons soft error rate | |
| JPS61241932A (ja) | 半導体装置およびその製造方法 | |
| JP2837488B2 (ja) | 半導体装置 | |
| KR930008069B1 (ko) | 노이즈면역 개선을 위한 메모리셀의 구조 | |
| JP3087158B2 (ja) | 半導体装置 | |
| JPH04373154A (ja) | 半導体装置 | |
| JPH0936315A (ja) | 半導体装置 | |
| JPS6132810B2 (ko) | ||
| JPH0498875A (ja) | 半導体メモリ | |
| US6133060A (en) | Method of protecting light sensitive regions of integrated circuits | |
| KR100480451B1 (ko) | 소자 보호용 층을 갖는 반도체 소자 | |
| JPH05218313A (ja) | 半導体入力保護装置 | |
| JPS61263267A (ja) | 半導体集積回路装置 | |
| KR20010001961A (ko) | 반도체 장치의 정전기 방전 보호회로 및 그 저항소자 제조방법 | |
| JPS59195849A (ja) | 電子回路のｉｃ実装装置 | |
| JPH03108335A (ja) | 保護膜を有する半導体装置とその製造方法 | |
| JPH0270229A (ja) | 半導体集積回路の入力保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |