KR960024984A - 동기식 메모리장치의 데이타신호 분배회로 - Google Patents

동기식 메모리장치의 데이타신호 분배회로 Download PDF

Info

Publication number
KR960024984A
KR960024984A KR1019940040590A KR19940040590A KR960024984A KR 960024984 A KR960024984 A KR 960024984A KR 1019940040590 A KR1019940040590 A KR 1019940040590A KR 19940040590 A KR19940040590 A KR 19940040590A KR 960024984 A KR960024984 A KR 960024984A
Authority
KR
South Korea
Prior art keywords
signal
data
data signal
internal address
distribution circuit
Prior art date
Application number
KR1019940040590A
Other languages
English (en)
Other versions
KR0140481B1 (ko
Inventor
이재진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940040590A priority Critical patent/KR0140481B1/ko
Priority to TW084113929A priority patent/TW358941B/zh
Priority to JP7355046A priority patent/JP2971385B2/ja
Priority to US08/580,164 priority patent/US5621698A/en
Priority to DE19549156A priority patent/DE19549156B4/de
Priority to GB9526693A priority patent/GB2296591B/en
Publication of KR960024984A publication Critical patent/KR960024984A/ko
Application granted granted Critical
Publication of KR0140481B1 publication Critical patent/KR0140481B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 데이타발생원에서 발생된 데이타신호가 전송될 주변회로를 지정하는 어드레스신호를 상기 데이타 신호와 정확하게 동기시켜 데이타신호들이 주변회로들쪽으로 정확하게 분배되도록 할 수 있는 동기식 메모리장치의 데이타신호 분배회로에 관한 것이다. 상기 동기식 메모리장치의 데이타신호 분배회로는 상기 데이타신호를 적어도 2개 이상의 주변회로쪽으로 절환하기 위한 적어도 2개 이상의 제어용 스위치와, 상기 외부 클럭신호를 상기 데이타발생원의 전파지연시간만큼 지연시키고 지연된 외부 클럭신호의 펄스의 시점으로부터 일정기간 제1논리를 갖는 스트로브신호를 발생하는 스트로브신호 발생부와, 상기 스트로브신호에 의하여 한 비트만이 제1논리를 갖는 적어도 2비트 이상의 내부 어드레스신호를 발생하여 상기 적어도 2비트 이상의 내부 어드레스 신호를 상기 적어도 2개 이상의 제어용 스위치에 인가하는 내부 어드레스 발생부를 구비한다.

Description

동기식 메모리장치의 데이타신호 분배회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1실시예에 따른 동기식 메모리장치의 데이타신호 분배회로의 회로도.

Claims (10)

  1. 외부로부터의 클럭신호에 의하여 연속된 데이타신호를 발생하는 데이타발생원을 구비한 동기식 메모리장치에 있어서, 상기 데이타신호를 적어도 2개 이상의 주변회로쪽으로 절환하기 위한 적어도 2개 이상의 절환수단과, 상기 외부 클럭신호를 상기 데이타발생원의 전파지연시간만큼 지연시키고 지연된 외부 클럭신호의 펄스의 시점으로부터 일정기간 제1논리를 갖는 스트로브신호를 발생하는 스트로브신호 발생수단과, 상기 스트로브신호에 의하여 한 비트 만이 제1논리를 갖는 적어도 2비트 이상의 내부 어드레스신호를 발생하여 상기 적어도 2비트 이상의 내부 어드레스신호를 상기 적어도 2개 이상의 절환수단에 인가하는 내부 어드레스 발생수단을 구비한 것을 특징으로 하는 데이타신호 분배회로.
  2. 제1항에 있어서, 상기 내부 어드레스 발생수단은, 상기 스트로브신호를 카운트하기 위한 적어도 1비트 이상의 카운터와, 상기 카운터의 출력을 논리조합하여 한비트 만이 제1논리를 갖는 상기 적어도 2비트 이상의 내부 어드레스신호를 발생하는 논리조합수단을 구비한 것을 특징으로 하는 데이타신호 분배회로.
  3. 제2항에 있어서, 상기 제1논리가 하이논리인 것을 특징으로 하는 데이타신호 분배회로.
  4. 제3항에 있어서, 상기 절환수단은, 상기 데이타발생원 및 상기 출력라인의 사이에 병렬접속되어 상기 내부어드레스 발생수단으로부터의 구동되는 NMOS 및 PMOS 트랜지스터와, 상기 PMOS 트랜지스터 및 상기 내부 어드레스 발생수단의 사이에 접속된 인버터를 구비한 것을 특징으로 하는 데이타신호 분배회로.
  5. 제1항에 있어서, 상기 적어도 2개 이상의 절환수단에 공급될 내부어드레스신호를 상기 스트로브신호에 동기화하는 어드레스 동기화수단을 추가로 구비한 것을 특징으로 하는 데이타신호 분배회로.
  6. 외부로부터의 클럭신호에 의하여 연속된 데이타신호를 발생하는 데이타발생원을 구비한 동기식 메모리장치에 있어서, 상기 데이타발생원의 전파지연시간 만큼 상기 외부 클럭신호를 지연시키기 위한 지연수단과, 상기 지연된외부 클럭신호에 의하여 상기 데이타발생원으로부터의 데이타신호를 하나만이 펄스를 갖는 진위 및 보수의 데이타신호들로 변환하기 위한 데이타 변환수단과, 상기 진위의 데이타신호를 적어도 두개 이상의 진위의출력라인에 접속된 주변회로들쪽으로 전송하기 위한 적어도 2개 이상의 진위용 절환수단과, 상기 보수의 데이타신호를 적어도 두개 이상의 보수의 출력라인에 접속된 주변회로들 쪽으로 전송하기 위한 적어도 2개 이상의 보수용 절환수단과, 상기 진위 및 보수의 데이타신호를논리조합하여 데이타클럭신호를 발생하는 논리조합수단과, 상기 데이타클럭신호에 의하여 한 비트 만이 제1논리를 갖는적어도 2비트 이상의 내부 어드레스신호를 발생하여 상기 적어도 2비트 이상의 내부어드레스신호를 상기 적어도 2개 이상의 진위용 절환수단 및 보수용 절환수단에 인가하는 내부 어드레스 발생수단을 구비한 것을 특징으로 하는 데이타신호 분배회로.
  7. 제6항에 있어서, 상기 적어도 2개 이상의 진위용 절환수단 및 적어도 2개 이상의 보수용 절환수단에 공급될 상기 적어도 2비트 이상의 내부어드레스신호를 상기 지연된 외부 클럭신호에 동기시키는 어드레스 동기회로수단을 추가로 구비한 것을 특징으로 하는 데이타신호 분배회로.
  8. 제6항에 있어서, 상기 절환수단들이, 전원전압원 및 상기 출력라인의 사이에 접속되어 상기 내부 어드레스신호 및 상기 펄스를 갖는 상기 데이타신호에 의하여 각각 구동되는 제1 및 제2MOS 트랜지스터를 구비한 것을 특징으로하는 데이타신호 분배회로.
  9. 제7항에 있어서, 상기 제1 및 제2MOS 트랜지스터에 의하여 출력라인에 발생된 데이타신호를 유지시키기 위한 기억수단을 추가로 구비한 것을 특징으로 하는 데이타신호 분배회로.
  10. 제8항에 있어서, 상기 절환수단이, 기저전압원 및 상기 출력라인의 사이에 접속되어 상기 출력라인에 접속된 주변회로로부터의 리세트신호에 의하여 상기 기억수단에 의하여 유지되는 데이타신호를 초기화하는 MOS 트랜지스터를추가로 구비한 것을 특징으로 하는 데이타신호 분배회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940040590A 1994-12-31 1994-12-31 동기식 메모리장치의 데이타신호 분배회로 KR0140481B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940040590A KR0140481B1 (ko) 1994-12-31 1994-12-31 동기식 메모리장치의 데이타신호 분배회로
TW084113929A TW358941B (en) 1994-12-31 1995-12-27 Data signal distribution circuit for synchronous memory device
JP7355046A JP2971385B2 (ja) 1994-12-31 1995-12-28 同期式メモリ装置のデータ信号配分回路
US08/580,164 US5621698A (en) 1994-12-31 1995-12-28 Data signal distribution circuit for synchronous memory device
DE19549156A DE19549156B4 (de) 1994-12-31 1995-12-29 Datensignalverteilungsschaltung für ein Synchronspeicherelement
GB9526693A GB2296591B (en) 1994-12-31 1995-12-29 Data signal distribution circuit for synchronous memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040590A KR0140481B1 (ko) 1994-12-31 1994-12-31 동기식 메모리장치의 데이타신호 분배회로

Publications (2)

Publication Number Publication Date
KR960024984A true KR960024984A (ko) 1996-07-20
KR0140481B1 KR0140481B1 (ko) 1998-07-01

Family

ID=19406226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040590A KR0140481B1 (ko) 1994-12-31 1994-12-31 동기식 메모리장치의 데이타신호 분배회로

Country Status (6)

Country Link
US (1) US5621698A (ko)
JP (1) JP2971385B2 (ko)
KR (1) KR0140481B1 (ko)
DE (1) DE19549156B4 (ko)
GB (1) GB2296591B (ko)
TW (1) TW358941B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090088B2 (ja) * 1996-09-17 2008-05-28 富士通株式会社 半導体装置システム及び半導体装置
TW353176B (en) * 1996-09-20 1999-02-21 Hitachi Ltd A semiconductor device capable of holding signals independent of the pulse width of an external clock and a computer system including the semiconductor
JP3979690B2 (ja) * 1996-12-27 2007-09-19 富士通株式会社 半導体記憶装置システム及び半導体記憶装置
JP3244035B2 (ja) * 1997-08-15 2002-01-07 日本電気株式会社 半導体記憶装置
US6965974B1 (en) 1997-11-14 2005-11-15 Agere Systems Inc. Dynamic partitioning of memory banks among multiple agents
US6215703B1 (en) * 1998-12-04 2001-04-10 Intel Corporation In order queue inactivity timer to improve DRAM arbiter operation
JP2001084762A (ja) * 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd 半導体メモリ装置
KR100365432B1 (ko) * 2000-08-09 2002-12-18 주식회사 하이닉스반도체 센스 앰프 구동 신호 발생기
US7573301B2 (en) * 2002-12-02 2009-08-11 Silverbrook Research Pty Ltd Temperature based filter for an on-chip system clock
US20090319802A1 (en) * 2002-12-02 2009-12-24 Silverbrook Research Pty Ltd Key Genaration In An Integrated Circuit
DE10338303B4 (de) * 2003-08-20 2005-11-17 Infineon Technologies Ag Schaltungsanordnung zur Verteilung eines Eingangssignals in eine oder mehrere Zeitpositionen
KR100557636B1 (ko) * 2003-12-23 2006-03-10 주식회사 하이닉스반도체 클럭신호를 이용한 데이터 스트로브 회로
KR20130050852A (ko) * 2011-11-08 2013-05-16 에스케이하이닉스 주식회사 어드레스 디코딩 방법과 이를 이용한 반도체 메모리 장치
KR20230063386A (ko) * 2021-11-02 2023-05-09 삼성전자주식회사 비휘발성 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107465A (en) * 1989-09-13 1992-04-21 Advanced Micro Devices, Inc. Asynchronous/synchronous pipeline dual mode memory access circuit and method
KR100214435B1 (ko) * 1990-07-25 1999-08-02 사와무라 시코 동기식 버스트 엑세스 메모리
JP2977385B2 (ja) * 1992-08-31 1999-11-15 株式会社東芝 ダイナミックメモリ装置
JP2627475B2 (ja) * 1992-10-07 1997-07-09 三菱電機株式会社 半導体メモリ装置
US5481500A (en) * 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
JPH0855471A (ja) * 1994-08-12 1996-02-27 Nec Corp 同期型半導体記憶装置

Also Published As

Publication number Publication date
DE19549156B4 (de) 2006-06-14
JP2971385B2 (ja) 1999-11-02
GB2296591A (en) 1996-07-03
GB9526693D0 (en) 1996-02-28
JPH08287685A (ja) 1996-11-01
KR0140481B1 (ko) 1998-07-01
US5621698A (en) 1997-04-15
TW358941B (en) 1999-05-21
DE19549156A1 (de) 1996-07-04
GB2296591B (en) 1998-09-09

Similar Documents

Publication Publication Date Title
KR960024984A (ko) 동기식 메모리장치의 데이타신호 분배회로
TW338190B (en) Fast propagation technique in CMOS integrated circuits
KR970008876A (ko) 펄스폭 변조(pulse width modulation)회로
KR850004854A (ko) 어드레스 변이에 따른 출력펄스 발생회로 및 그 발생방법
KR970016970A (ko) 동기메모리의 고주파동작용 데이타 출력버퍼 제어방법
KR890007430A (ko) 반도체 장치의 출력회로
KR980005013A (ko) 동기 반도체 메모리 회로
KR970003215A (ko) 반도체 메모리장치의 펄스발생회로
KR970051444A (ko) 반도체 메모리 장치의 리던던시 회로
KR960004566B1 (ko) 스태틱 램(sram)의 어드레스 입력회로
KR960018829A (ko) 시스템 클럭으로 부터 내부 클럭 신호를 발생시키는 방법 및 장치
KR100498415B1 (ko) 클럭발생회로및이를구비하는동기식반도체장치
KR100230796B1 (ko) 에이티디 펄스신호 발생장치
KR101047006B1 (ko) 내부커맨드 생성회로
KR100246321B1 (ko) 트랜지션 디텍터
JP4198770B2 (ja) 半導体メモリ装置のデータ入力回路及びデータ入力方法
KR0153600B1 (ko) 동기식 반도체 메모리장치의 내부클럭 발생 방법
KR960042744A (ko) 반도체 메모리 장치
KR20010045945A (ko) 반도체 메모리의 어드레스 천이 검출 회로
KR100304282B1 (ko) 반도체 장치의 입력 버퍼
KR100272526B1 (ko) 에이티디 펄스 발생장치
KR0166493B1 (ko) 어드레스 스트로브 신호의 완충장치
KR0174500B1 (ko) 반도체 칩의 클럭 제어회로
JP3003217B2 (ja) 高速分周回路
KR0140718B1 (ko) 동기식 메모리 장치의 신호전달회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee