KR100230796B1

KR100230796B1 - 에이티디 펄스신호 발생장치

Info

Publication number: KR100230796B1
Application number: KR1019960001804A
Authority: KR
Inventors: 정덕주
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1996-01-27
Filing date: 1996-01-27
Publication date: 1999-11-15
Also published as: KR970060690A

Abstract

본 발명은 에이티디(ATD) 펄스신호 발생장치에 관한 것으로, 특히 인버터의 지연신호를 이용하여 펄스폭을 조정하고, 상기 지연신호를 입력 받아 익스크로시브노아(X-NOR)의 조합에 의해 에이티디(ATD) 펄스신호를 발생시키도록 한 에이티디(ATD) 펄스신호 발생장치에 관한 것이다.

따라서, 본 발명은 인에이블신호(CE)에 의해 인에이블제어를 받아 입력신호(AXPAD)를 반전하여 출력하는 어드레스신호 입력반전부(10)의 출력신호가 인버터(I22,I23)를 통해 엔모스트랜지스터(NM40)의 게이트에 인가됨과 아울러 인버터(I24,I25)를 다시 통한후 짝수개 인버터(I26-I29)의 어드레스신호 지연발생부(20) 및 홀수개인버터(I30-I34)의 어드레스신호 지연발생부(30)를 각기 통해 출력되고, 상기 인버터(I33)의 출력신호가 엔모스트랜지스터(NM30)의 게이트에 인가되게 접속하고, 소스에 전원전압(Vcc)을 인가받고 게이트가 접지된 피모스트랜지스터(PM30),(PM40)의 드레인을 상기 엔모스트랜지스터(NM30),(NM40)의 드레인에 각기 접속하여, 그 접속점을 엔모스트랜지스터(NM50),(NM60)의 게이트에 각기 접속함과 아울러 그 엔모스트랜지스터(NM60),(NM50)의 소스에 각기 접속하고, 소스에 전원전압(Vcc)을 인가받고 게이트가 접지된 피모스트랜지스터(PM50)의 드레인을 상기 엔모스트랜지스터(NM50),(NM60)의 드레인에 공통 접속한후 그 접속점에서 인버터(I40)를 통해 에이티디(ATD) 펄스신호를 발생하게 구성하여 된 것으로, 입력신호(AXPAD)의 천이에 따라 인버터의 지연단을 이용하여 펄스폭을 쉽게 조정할 수 있고, 상기 인버터의 지연신호에 의해 엔모스트랜지스터 및 피모스트랜지스터로 구성된 에이티디(ATD) 펄스 신호 발생부를 익스클루시브노아의 조합에 의해 에이티디(ATD) 펄스신호를 발생시키므로, 적은 트랜지스터의 구성으로 레이아웃의 면적을 감소시키는 효과가 있다.

Description

에이티디 펄스신호 발생장치

제1도는 종래 에이티디 펄스신호 발생장치의 회로도.

제2도는 제1도에 대한 시뮬레이션도.

제3도는 본 발명 에이티디 펄스신호 발생장치의 상세회로도.

제4도는 제2도에 대한 시뮬레이션도.

* 도면의 주요부분에 대한 부호의 설명

10 : 어드레스신호 입력 반전부 20,30 : 어드레스신호 지연 발생부

40 : 에이티디 펄스신호 발생부

본 발명은 에이티디(ATD) 펄스신호 발생장치에 관한 것으로, 특히 인버터의 지연신호를 이용하여 펄스폭을 조정하고, 상기 지연신호를 입력받아 익스클루시브노아의 조합에 의해 에이티디(ATD) 펄스신호를 발생시키도록 한 에이티디(ATD) 펄스신호 발생장치에 관한 것이다.

제1도는 종래 에이티디 펄스신호 발생장치의 회로도로서, 이에 도시된 바와 같이 입력신호(AXPAD)가 인버터로 동작되는 피모스 트랜지스터(PM1) 및 엔모스 트랜지스터(NM1)의 게이트에 인가되게 접속하고, 인에이블신호(CE)가 인버터(I1)를 통해 피모스 트랜지스터(PM2) 및 엔모스트랜지스터(NM2)의 게이트에 인가되게 접속하며, 상기 피모스 트랜지스터(PM2) 및 엔모스 트랜지스터(NM1,NM2)의 드레인이 공통접속되어, 상기 인에이블신호(CE)에 의해 인에이블 제어받아 상기 입력신호(AXPAD)를 반전하여 출력하는 어드레스신호 반전 입력부(1)와, 상기 어드레스신호 반전 입력부(1)의 출력신호를 인버터(I2-I4)를 통해 입력받고 짝수개의 인버터(I5-I8) 및 홀수개의 인버터(I9-I13)를 각기 통해 지연하여 어드레스신호(AXN),(AXNB)로 출력하는 어드레스신호 지연발생부(2),(3)와, 상기 인버터(I2)의 출력신호가 인버터(I14)를 통해 피모스트랜지스터(PM4) 및 엔모스트랜지스터(NM4)의 전송게이트 입력측에 인가됨과 아울러 인버터(I15)를 다시 통해 피모스트랜지스터(PM3) 및 엔모스트랜지스터(NM3)의 전송게이트 입력측에 인가되고, 상기 인버터(I15)의 출력신호는 인버터(I16-I19)를 통해 상기 피모스트랜지스터(PM4) 및 엔모스트랜지스터(NM3)의 게이트에 인가됨과 아울러 인버터(I20)를 다시통해 피모스트랜지스터(PM3) 및 엔모스트랜지스터(NM4)의 게이트에 인가되고, 상기 두개의 전송게이트의 출력신호가 인버터(I21)를 통해 에이티디(ATD) 펄스를 출력하는 에이티디(ATD) 펄스신호 발생부(4)로 구성된 것으로, 이의 작용을 제2도를 참조하여 설명하면 다음과 같다.

인에이블신호(CE)가 인에이블 상태인 고전위로 입력되면, 인버터(I1)에서 저전위가 출력되어 엔모스 트랜지스터(NM2)가 오프되고, 피모스 트랜지스터(PM2)가 도통되는 인에이블 상태로 된다. 따라서, 이때 입력신호(AXPAD)는 어드레스신호 입력반전부(1)에서 반전되어 출력되며 즉, 입력신호(AXPAD)가 제2도의(a)와 같이 저전위로 입력되면 피모스 트랜지스터(PM1)는 도통되고, 엔모스트랜지스터(NM1)는 오프되어 고전위신호가 출력된다. 이와같이 출력되는 신호는 인버터(I2-I4)를 통해 반전된 후 어드레스신호 지연발생부(2),(3)를 통해 지연되어 어드레스 출력신호(AXN,AXNB)로 출력된다. 또한 상기 어드레스신호 반전입력부(1)에서 출력되어 인버터(I2)를 통해 반전된 신호는 인버터(I14)를 통해 제2도의 (b)와 같이 다시 반전되어 피,엔모스트랜지스터(PM4,NM4)의 전송게이트 입력측에 인가됨과 아울러 인버터(I15)를 다시 통해 제2도의 (c)와 같이 다시 반전되어 피,엔모스트랜지스터(PM3,NM3)의 전송게이트 입력측에 인가되며, 다시 인버터(I16-I19)를 통해 제2도의 (d)와 같이 지연되어 상기 피모스트랜지스터(PM4) 및 엔모스트랜지스터(NM3)의 게이트에 인가됨과 아울러 인버터(I20)를 통해 다시 반전되어 피모스트랜지스터(PM3) 및 엔모스트랜지스터(NM4)의 게이트에 인가되므로, 피,엔모스트랜지스터(PM4,NM4)의 전송게이트가 도통되어 인버터(I21)를 통해 제2도의 (e)와 같이 고전위의 에이티디(ATD) 펄스신호가 발생되며, 마찬가지로 입력신호(AXPAD)가 저전위에서 고전위로 변하는 구간에서는 피,엔모스트랜지스터(PM3,NM3)의 전송게이트가 도통되어 제2도의 (e)와 같이 에이티디(ATD) 펄스신호가 발생된다.

이와같이 종래의 에이티디(ATD) 펄스신호 발생장치에 있어서는 씨모스 트랜지스터 및 모스 인버터를 사용하여 펄스폭을 조정하기 때문에 트랜지스터의 수가 증가하여 레이아웃 면적을 많이 차지하고, 펄스폭을 증가시킬때는 인버터 지연단을 첨가하여야 하므로 펄스폭 조절이 어려운 문제점이 있었다.

따라서, 본 발명은 입력신호(AXPAD)의 천이에 따라 어드레스신호 입력반전부에서 출력되는 출력신호를 인버터의 지연회로를 통해 펄스폭을 조정하고, 이때 에이티디(ATD) 펄스신호 발생부는 서로 상이한 지연시간을 갖는 두 지연신호를 입력받아 회로적인 익스클루시브노아의 조합에 의해 에이티디(ATD) 펄스신호를 출력할수 있도록 한 에이티디(ATD) 펄스 신호 발생장치를 제공함에 있는 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제3도는 본 발명 에이티디(ATD) 펄스신호 발생장치의 상세회로도로서, 이에 도시한 바와같이 입력신호(AXPAD)가 인버터로 동작되는 피모스 트랜지스터(PM10) 및 엔모스 트랜지스터(NM10)의 게이트에 인가되게 접속하고, 인에이블신호(CE)가 인버터(I1)를 통해 피모스 트랜지스터(PM20) 및 엔모스 트랜지스터(NM20)의 게이트에 인가되게 접속하며, 상기 피모스 트랜지스터(PM20) 및 엔모스 트랜지스터(NM10,NM20)의 드레인을 공통접속하여, 상기 인에이블신호(CE)에 의해 인에이블 제어를 받아 상기 입력신호(AXPAD)를 반전하여 출력하는 어드레스신호 입력반전부(10)와, 상기 어드레스신호 입력반전부(10)의 출력신호를 짝수개의 인버터(I22-I25)를 통해 입력받아 짝수개의 인버터(I26-I29) 및 홀수개의 인버터(I30-I34)를 각기 통해 지연하여 어드레스신호를 출력하는 어드레스신호 지연발생부(20),(30)와, 상기 인버터(I23),(I33)의 출력신호가 엔모스 트랜지스터(NM40)(NM30)의 게이트에 인가되게 접속되고, 소스에 전원전압(Vcc)이 인가되고 게이트가 접지된 피모스 트랜지스터(PM30)(PM40)의 드레인이 상기 엔모스 트랜지스터(NM30),(NM40)의 드레인에 접속되어, 그 접속점이 엔모스 트랜지스터(NM50),(NM60)의 게이트에 각기 접속됨과 아울러 그 엔모스트랜지스터(NM60),(NM50)의 소스에 접속되며, 소스에 전원전압(Vcc)을 인가받고 게이트가 접지된 피모스 트랜지스터(PM50)의 드레인을 상기 엔모스 트랜지스터(NM50,NM60)의 드레인에 공통 접속하여, 그 접속점에서 인버터(I40)를 통해 에이티(ATD) 펄스신호를 발생하는 에이티디의 펄스신호 발생부(40)로 구성된 것으로, 이의 작용 및 효과를 제4도를 참조하여 상세히 설명하면 다음과 같다.

인에이블신호(CE)가 인에이블상태인 고전위로 인가되면 인버터(I1)에서 저전위신호가 출력되어 엔모스 트랜지스터(NM20)가 오프되고, 피모스 트랜지스터(PM20)가 도통되는 인에이블 상태로 된다. 따라서, 이때 입력신호(AXPAD)는 어드레스신호 입력반전부(10)에서 반전되어 출력되고, 즉 입력신호(AXPAD)가 제4도의 (a)와 같이 저전위로 입력되면, 피모스 트랜지스터(PM10)는 도통되고 엔모스 트랜지스터(NM10)는 오프되어 고전위 신호가 출력된다. 이와같이 출력되는 신호는 짝수개의 인버터(I22-I25)를 통한 후 어드레스신호 지연발생부(20)의 짝수개의 인버터(I26-I29) 및 어드레스신호 지연발생부(30)의 홀수개의 인버터(I30-I34)를 통해 지연되어, 어드레스신호(AXN)는 저전위로 출력되고, 어드레스신호(AXNB)는 고전위로 출력된다.

또한, 상기 인버터(I23)에서 제4도의 (b)와 같이 출력되는 신호는 엔모스트랜지스터(NM40)의 게이트에 인가되고, 인버터(I24,25,I30-I33)를 통해 제4도의 (c)와 같이 지연되어 출력되는 신호는 엔모스트랜지스터(NM30)의 게이트에 인가된다. 따라서, 상기 엔모스트랜지스터(NM40)는 오프되어 그의 드레인에 고전위신호가 출력되고, 이때 엔모스트랜지스터(NM30)는 도통되어 그의 드레인에 저전위신호가 출력되므로, 엔모스트랜지스터(NM60)가 도통되어 엔모스트랜지스터(NM50,NM60)의 드레인에 상기 지연시간에 따른 소정시간동안 제4도의 (d)에 도시한 바와 같이 저전위신호가 출력되고, 이 저전위신호는 인버터(I40)를 통해 제4도의 (e)와 같이 반전되어 에이티디(ATD)펄스신호로 출력된다.

상기 지연시간이 지나게되면 엔모스트랜지스터(NM30)도 오프되어, 그의 드레인에 고전위신호가 출력되므로 상기 엔모스트랜지스터(NM50,NM60)는 모두 오프되어, 상기 에이티디(ATD)펄스신호는 저전위로 된다.

한편, 상기 입력신호(AXPAD)가 저전위에서 고전위로 천이되면, 상기의 설명과 같은 방식으로 엔모스 트랜지스터(NM40)는 도통되어 그의 드레인에 저전위신호가 출력되고, 엔모스 트랜지스터(NM30)는 오프되어 그의 드레인에 고전위신호가 출력되므로, 엔모스트랜지스터(NM50)가 도통되어 그의 드레인측에 제4도의 (d)와 같이 소정시간동안 저전위신호가 출력되고, 이에따라 인버터(I40)를 통해 제4도의 (e)와 같이 고전위신호로 반전되어 에이티디(ATD) 펄스신호로 출력된다.

이상에서 상세히 설명한 바와같이 본 발명은 입력신호(AXPAD)의 천이에 따라 인버터의 지연단을 이용하여 펄스폭을 쉽게 조정할수 있고, 상기 인버터의 지연신호에 의해 엔모스 트랜지스터 및 피모스 트랜지스터로 구성된 에이티디(ATD) 펄스신호 발생부에서 회로적인 익스클루시브노아의 조합에 의해 에이티디(ATD) 펄스신호를 발생시키므로, 적은 트랜지스터의 구성으로 레이아웃의 면적을 감소시키는 효과가 있다.

Claims

인에이블신호(CE)에 의해 인에이블제어를 받아 입력신호(AXPAD)를 반전하여 출력하는 어드레스신호 입력반전부(10)의 출력신호가 인버터(I22,I23)를 통해 엔모스트랜지스터(NM40)의 게이트에 인가됨과 아울러 인버터(I24,I25)를 다시 통한후 짝수개 인버터(I26-I29)의 어드레스신호 지연발생부(20) 및 홀수개인버터(I30-I34)의 어드레스신호 지연발생부(30)를 각기 통해 출력되고, 상기 인버터(I33)의 출력신호가 엔모스트랜지스터(NM30)의 게이트에 인가되게 접속하고, 소스에 전원전압(Vcc)을 인가받고 게이트가 접지된 피모스트랜지스터(PM30),(PM40)의 드레인을 상기 엔모스트랜지스터(NM30),(NM40)의 드레인에 각기 접속하여, 그 접속점을 엔모스트랜지스터(NM50),(NM60)의 게이트에 각기 접속함과 아울러 그 엔모스트랜지스터(NM60),(NM50)의 소스에 각기 접속하고, 소스에 전원전압(Vcc)을 인가받고 게이트가 접지된 피모스트랜지스터(PM50)의 드레인을 상기 엔모스트랜지스터(NM50,NM60)의 드레인에 공통 접속한후 그 접속점에서 인버터(I40)를 통해 에이티디(ATD) 펄스신호를 발생하게 구성하여 된 것을 특징으로 하는 에이티디 펄스신호 발생장치.