KR980006802A - 오실레이터 출력 발생장치 - Google Patents

오실레이터 출력 발생장치 Download PDF

Info

Publication number
KR980006802A
KR980006802A KR1019960025751A KR19960025751A KR980006802A KR 980006802 A KR980006802 A KR 980006802A KR 1019960025751 A KR1019960025751 A KR 1019960025751A KR 19960025751 A KR19960025751 A KR 19960025751A KR 980006802 A KR980006802 A KR 980006802A
Authority
KR
South Korea
Prior art keywords
output signal
transistor
terminal
output
inverter
Prior art date
Application number
KR1019960025751A
Other languages
English (en)
Other versions
KR0177586B1 (ko
Inventor
최재명
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960025751A priority Critical patent/KR0177586B1/ko
Priority to GB9712275A priority patent/GB2314710B/en
Priority to JP16470697A priority patent/JP3432704B2/ja
Priority to US08/885,834 priority patent/US5844447A/en
Publication of KR980006802A publication Critical patent/KR980006802A/ko
Application granted granted Critical
Publication of KR0177586B1 publication Critical patent/KR0177586B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 오실레이터 회로에 관한 것으로, 특히 인버터로 이루어지는 오실레이터와 그 오실레이터의 각각의 인버터 출력을 전원으로 이용하는 또다른 오실레이터 발생단을 두어 전체로 구성되는 오실레이터 하나에 의해 서로 다른 주기를 갖는 오실레이터 출력파형을 발생시키는 오실레이터 출력 발생장치에 관한 것으로 상기 목적을 달성하기 위하여 단주기 출력파형을 발생시키기 위한 제1 링오실레이터 수단과, 장주기 출력파형을 발생시키기 위한 제2 리오실레리터 수단과 파형을 완충시켜 출력하기 위한 버퍼수단과, 외부환경, 즉 전압과 온도에 영향을 받지 않는 파형을 출력하기 위한 시리즈 PMOS, NMOS 기준전위 수단과, 외부환경 즉 온도에 영향을 받지 않는 시리지 저항수단과, 모드 신호에 의해 제어되어 한 출력단에 서로 다른 주기를 발생시키기 위한 모드 주기 제어수단과, 모드 신호에 의해 단주기 출력신호를 발생시키기 위한 제1 단주기 출력신호 발생부와, 모드 신호에 의해 장주기 출력신호를 발생시키기 위한 제1 장주기 출력신호 발생부와, 상기 제1 단주기 출력신호 발생부 또는 상기 제1장주기 출력신호 발생부로부터 전달된 신호를 전달시키기 위한 전달 트랜지스터부를 구비한다.

Description

오실레이터 출력 발생장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시에에 따른 오실레이터 회로도.

Claims (23)

  1. 적어도 3개 이상의 홀수개의 인버터가 직렬접소되고 최종단 인버터의 출력단이 최선단 인버터의 입력단에 접속되어 제2 링오실레이터부의 각 지연 트랜지스터부의 전원측으로 각 인버터의 해당 출력신호를 인가시키고 제1 버퍼부의 입력단으로 최종단 인버터의 출력신호를 인가시켜 제1 기의 출력신호를 발생시키는 제1 링오실레이터 수단과, 상기 제1 링오실레이터부의 최종단 인버터 출력단에 접속되어 상기 최종단 인버터의 출력신호를 완충시켜 외부로 출력하는 적어도 2개 이상 짝수개의 인버터가 직렬접속된 제1 버퍼수단과, 적어도 3개 이상의 홀수개의 지연 트랜지스터가 직렬접속되고 상기 각 지연 트랜지스터의 전원측이 상기 제1 링오실레이터부의 각 해당 인버터의 출력단에 접속되며 최종단 지연 트랜지스터부의 출력단이 최선단 지연 트랜지스터부의 입력단에 접속되어 제2버퍼부의 입력단으로 상기 제1 주기보다 큰 제2 주기의 출력신호를 발생시키기 위한 제2 링오실레이터 수단과, 상기 제2 리오실레이터부의 최종단 지연 트랜지스터의 출력단에 접속되어 상기 최종단 지연 트랜지스터의 출력신호를 완충시켜 출력하는 적어도 2개 이상 짝수개의 인버터가 직렬접속된 제2 버퍼 수단을 포함하는 것을 특징으로 하는 오실레이터 출력 장치.
  2. 제 1 항에 있어서, 상기 각 지연 트랜지스터 수단은 PMOS형 트랜지스터의 게이트단자와 NMOS형 트랜지스터의 게이트 단자가 상호 접속되어 전단지연 트랜지스터의출력신호에 의해 제어되고, 상기 PMOS형 트랜지스터의 소스 단자와 상기 NMOS형 트랜지스터의 소스 단자가 상호 접속되어 상기 제1 링오실레이터부의 각 인버터의 출력신호를 입력으로 받아들이며, 상기 PMOS형 트랜지스터의 드레인 단자와 상기 NMOS형 트랜지스터의 드레인 단자가 상호 접속되어 후단 지연 트랜지스터의 공통 게이트 단자를 제어하는 출력신호를 발생시키는 것을 특징으로 하는 오실레이터 출력 발생장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 각 지연 트랜지스터의 PMOS형 트랜지스터의 소스 단자와 상기 제1 링오실레이터부의 각 인버터 출력단자 사이에 접속되며 각 게이트로 PMOS 기준전위가 인가되는 다른 PMOS형 트랜지스터와, 상기 각 지연 트랜지스터의 NMOS형 트랜지스터의 소스 단자와 상기 제1 링오실레이터부의 각 인버터 출력단자 사이에 접속되며 각 게이트로 NMOS 기준전위가 인가되는 다른 NMOS형의 트랜지스터가 추가되는 것을 특징으로 하는 오실레이터 출력 발생장치.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 각 지연 트랜지스터의 PMOS형 트랜지스터의 소스 단자와 상기 제1 링오실레이터부의 각 인버터 출력단자 사이에 접속된 저항과, 상기 각 지연 트랜지스터의 NMOS형 트랜지스터의 소스 단자와 상기 제1 링오실레이터부의 각 인버터 출력단자 사이에 접속된 저항이 추가되는 것을 특징으로 하는 오실레이터 출력 발생장치.
  5. 적어도 3개 이상의 홀수개의 인버터가 직렬접속되고 최종단 인버터의 출력단이 최선단 인버터의 입력단에 접속되어 제2 링오실레이터부의 각 지연 트랜지스터의 전원측으로 각 인버터의 해당 출력신호를 인가시키고 출력수단이 한 입력단으로 최종단 인버터의 제1주기의 출력신호를 발생시키는 제1 링오실레이터 수단과, 적어도 3개 이상의 홀수개의 지연 트랜지스터가 직렬접속되고 상기 각 지연 트랜지스터의 전원측이 상기 제1 링오실레이터부의 각 해당 인버터의 출력단에 접속되며 최종단 지연 트랜지스터의 출력단이 최선단 지연 트랜지스터의 입력단에 접속되어 상기 출력수단의 다른 입력단으로 제2 주기의 출력신호를 발생시키는 제2 링오실레이터 수단과, 상기 제1 링오실레이터의 제1 주기의 출력신호와 상기 제2 링오실레이터부의 제2 주기의 출력신호를 입력으로 하여 모드 신호가 하이일때 제1 주기의 출력신호를 발생시키고 상기 모드 신호가 로우일때 제2 주기의 출력신호를 발생시키는 출력수단을 포함하는 것을 특징으로 하는 오실레이터 출력 발생장치.
  6. 제 5 항에 있어서, 상기 각 지연 트랜지스터 수단은 PMOS형 트랜지스터의 게이트 단자와 NMOS형 트랜지스터의 게이트 단자가 상호 접속되어 전단 지역 트랜지스터의 출력신호에 의해 제어되고, 상기 PMOS형 트랜지스터의 소스 단자와 상기 NMOS형 트랜지스터의 소스 단자가 상호 접속되어 상기 제1 링오실레이터부의 각인버터의 출력신호를 입력으로 받아들이며, 상기 PMOS형 트랜지스터의 트레인 단자와 상기 NMOS형 트랜지스터의 드레인 단자가 상호 접속되어 후단 지연 트랜지스터의 공통 게이트 단자를 제어하는 출력신호를 발생시키는 것을 특징으로 하는 오실레이터 출력 발생장치.
  7. 제 5 항에 있어서, 상기 출력수단은 상기 제1 링오실레이터부의 출력신호의 상기 모드 신호를 논리 연산하여 출력하기 위한 한 낸드 게이트와, 인버터에 의해 반전된 모드 신호가 상기 제2 링오실레이터부의 출력신호를 논리 연산하여 출력하기 위한 다른 낸드 게이트와, 상기 모드 신호를 반전시켜 상기 다른 낸드 게이트의 한 입력단자로 출력하기 위한 인버터와 상기 한 낸드 게이트의 출력신호와 상기 다른 낸드 게이트의 출력신호를 논리 연산하여 오실레이터 출력신호를 발생하는 또다른 낸드게이트를 포함하는 것을 특징으로 하는 오실레이터 출력 발생장치.
  8. 제 5 항 또는 제 6 항에 있어서, 상기 각 지연 트랜지스터의 PMOS형 트랜지스터의 소스 단자와 상기 제1 링오실레이터부의 각 인버터 출력단자 사이에 접속되며 각 게이트로 PMOS 기준전위가 인가되는 다른 PMOS형 트랜지스터와, 상기 각 지연 트랜지스터의 NMOS형 트랜지스터의 소스 단자와 상기 제1 링오실레이터부의 각 인버터 출력단자 사이에 접속되며 각 게이트로 NMOS 기준전위가 인가되는 다른 NMOS형 트랜지스터가 추가되는 것을 특징으로 하는 오실레이터 출력 발생장치.
  9. 제 5 항 또는 제 6 항에 있어서, 상기 각 지연 트랜지스터의 PMOS형 트랜지스터의 소스 단자와 상기 제1 리오실레이터부의 각 인버터 출력단자 사이에 접속된 저항과, 상기 각 지연 트랜지스터의 NMOS형 트랜지스터 소스 단자와 상기 제1 링오실레이터부의 각 인버터 출력단자 사이에 접속된 저항이 추가되는 것을 특징으로 하는 오실레이터 출력 발생 장치.
  10. 모드 신호가 하이일때 게이트로 인버터에 의해 반전된 상기 모드 신호가 인가되어 단주기의 제1 출력신호를 발생시키기 위한 적어도 3개 이상 홀수개의 모스 트랜지스터로 구성된 제1 단주기 출력신호 발생수단과, 게이트로 제1 전달수단과 제2 출력신호 발생부의 접속정상의 신호 또는 상기 제2 출력신호 발생부와 제2 전달수단의 접속점상의 신호가 인가되어 상기 모드 신호가 로우일때 장주기 의 제1 출력신호를 발생시키기 위한 적어도 3개 이상 홀수개의 모스 트랜지스터의 구성된 제1 장주기 출력신호 발생수단과, 상기 제1 장주기 출력신호 발생수단과 상기 제2 출력신호 발생부사이에 접속되어 상기 제1 단주기 출력신호 발생수단 및 상기 제1 장주기 출력신호 발생수단에 의해 전달된 전원전압을 상기 제2 출력신호 발생부의 접속점으로 전달시키기 위한 적어도 3개 이상의 홀수개의 모스 트랜지스트로 구성된 제1 전달수단과, 상기 제1 전달수단과 제2 전달수단사이에 접속되어 제2 출력신호를 발생시키기 위한 적어도 3개 이상 홀수개의 지연수단들로 구성된 제2 출력신호 발생수단과, 상기 제2 출력신호 발생수단과 제1 장주기 출력신호 발생수단 사이에 접속되어 제1 단주기 출력신호 발생수단 또는 제1 장주기 출력신호 발생수단에 의해 전달된 접지전압을 상기 제2 출력신호 발생수단의 접속점상으로 전달시키기 위한 적어도 3개 이상 홀수개의 모스 트랜지스터로 구성된 제2 절단수단과 상기 제2 전달수단과 제1 단주기 출력신호 발생수단 사이에 접속되어 모드 신호가 로우일때 장주기기의 제1 출력신호를 발생시키기 위한 적어도 3개 이상의 홀수개의 모드 트랜지스터로 구성된 제1 장주기 출력신호 발생수단과, 모드 신호가 하이일때 게이트로 상기 모드 신호가 인가되어 단주기의 제1 출력신호를 발생시키기 위한 적어도 3개 이상의 홀수개의 모스 트랜지스터로 구성된 제1 단주기 출력신호 발생수단을 포함하는 것을 특징으로 하는 오실레이터 출력 발생장치.
  11. 제 10 항에 있어서, 상기 제1 단주기 출력신호 발생수단의 모스 트랜지스터가 전원전압과 상기 제 1 장주기 출력신호 발생수단 및 상기 제1 전달 수단의 접속점 사이에 접속된 PMOS형 트랜지스터인 것을 특징으로 하는 오실레이터 출력 발생장치
  12. 제 10 항에 있어서, 상기 제1 장주기 출력신호 발생수단 게이트로 선단의 제1 전달수단과 상기 제2 출력신호 발생수단 접속점상 신호 또는 제2 출력신호 발생수단과 상기 제2 전달수단 접속점상의 신호가 인가되어 전원전압을 상기 제1 전달부로 전달하는 것을 특징으로 하는 오실레이너 출력 발생장치.
  13. 제 10 항 또는 제 12 항에 있어서, 상기 모스 트랜지스터는 POMS형 트랜지스터인 것을 특징으로 하는 오실레이터 출력 발생장치.
  14. 제 10 항에 있어서, 제 1 전달수단은 게이트로 선단의 상기 제1 전달수단과 상기 제2 출력신호 발생수단 접속점상 신호 또는 제2 출력신호 발생수단과 상기 제2 전달수단 접속점상의 신호가 인가되고 상기 제1 장주기 출력 신호 발생부와 상기 제2 출력신호 발생부 사이에 접속되는 것을 특징으로 하는 오실레이터 출력 발생 장치.
  15. 제 10 항 또는 제 14 항에 있어서, 상기 제1 전달수단의 모스 트랜지스터는 PMOS형 트랜지스터인 것을 특징으로 하는 오실레이터 출력 발생장치.
  16. 제 10 항에 있어서, 상기 지연수단은 PMOS형 트랜지스터의 게이트 단자와 NMOS형 트랜지스터의 게이트 단자가 상호 접속되어 전단 지연 트랜지스터의 출력신호에 의해 제어되고, 상기 NMOS형 트랜지스터의 소스 단자와 상기 PMOS형 트랜지스터의 소스 단자가 상호 접속되어 다음단 지연 트랜지스터의 공통게이트를 제어하고, 상기 NMOS형 트랜지스터의 도레인 단자가 상기 제1 전달 트랜지스터부의 PMOS형 트랜지스터 트레인 단자에 계속되며 PMOS형 트랜지스터의 드레인 단자가 상기 제2 전달 트랜지스터부의 NMOS형 트랜지스터의 드레인 단자에 접속되는 것을 특징으로 하는 오실 레이터 출력 발생장치.
  17. 제 10 항에 있어서, 상기 제2 전달수단은 게이트로 선단인 제1 전달 트랜지스터부와 제2 출력신호 발생부의 접속점 또는 제2 출력신호 발생부와 제2 전달수단의 접속점상 신호가 인가되고 상기 제2 출력신호 발생부의 PMOS형 트랜지스터 드레인 단자와 상기 2ㅔ1 장주기 출력신호 발생부의 모스 트랜지스터 한 단자 사이에 접속된 것을 특징으로 하는 오실레이터 출력 발생장치.
  18. 제 10 항에 있어서, 상기 제1 장주기 출력신호 발생수단은 게이트로 선단인 제1 전달 트랜지스터부와 제2 출력신호 발생부의 접속점 또는 제2 출력신호 발생부와 제2 전달수단의 접속점상의 신호가 인가되고 상기 제1 장주기 출력신호 발생부 NMOS형 트랜지스터의 소스 단자와 접지전압 사이에 접속된 것을 특징으로 하는 오실레이터 출력신호 발생장치.
  19. 제 10 항 또는 제 18 항에 있어서, 상기 모스 트랜지스터는 NMOS형 트랜지스터인 것을 특징으로 하는 오실레이터 출력 발생장치.
  20. 제 10 항에 있어서, 상기 제 1 단주기 출력신호 발생수단의 모스 트랜지스터는 상기 제2 전달 트랜지스터부와 상기 제1 장주기 출력신호 발생부이 접속점과 접지전압 사이에 접속된 것을 특징으로 하는 오실레이터 출력 발생장치.
  21. 제 10 항 또는 제 20 항에 있어서, 상기 모스 트랜지스터는 NMOS형 트랜지스터인 것을 특징으로 하는 오실레이터 출력 발생장치.
  22. 제 10 항에 있어서, 게이트로 NMOS형 기준전위가 인가되고 상기 제1 전달 트랜지스터부의 PMOS 드레인 단자와 상기 제2 출력신호 발생부의 NMOS 드레인 단자 사이에 접속되는 NMOS형 트랜지스터와, 게이트로 PMOS 기준전위가 인가되고 상기 제2 출력신호 발생부 PMOS 드레인 단자와 상기 제2 전단 트랜지스터부 NMOS 드레인 단자 사이에 접속되는 PMOS형 트랜지스터가 추가되는 것을 특징으로 하는 오실레이터 출력 발생장치.
  23. 제 10 항에 있어서, 상기 제1 전달 트랜지스터부의 PMOS 드레인 단자와 상기 제2 출력신호 발생부의 NMOS 드레인 단자 사이에 접속되는 저항과, 상기 제2 출력신호 발생부 PMOS 드레인 단자와 상기 제2 전달 트랜지스터부 NMOS 드레인 단자 사이에 접속되는 저항이 추가되는 것을 특징으로 하는 오실레이터 출력 발생장치.
KR1019960025751A 1996-06-29 1996-06-29 오실레이터 출력 발생장치 KR0177586B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960025751A KR0177586B1 (ko) 1996-06-29 1996-06-29 오실레이터 출력 발생장치
GB9712275A GB2314710B (en) 1996-06-29 1997-06-12 Oscillator device
JP16470697A JP3432704B2 (ja) 1996-06-29 1997-06-20 オシレータ装置
US08/885,834 US5844447A (en) 1996-06-29 1997-06-30 Oscillator device generating signals of different cycles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025751A KR0177586B1 (ko) 1996-06-29 1996-06-29 오실레이터 출력 발생장치

Publications (2)

Publication Number Publication Date
KR980006802A true KR980006802A (ko) 1998-03-30
KR0177586B1 KR0177586B1 (ko) 1999-04-01

Family

ID=19464748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025751A KR0177586B1 (ko) 1996-06-29 1996-06-29 오실레이터 출력 발생장치

Country Status (4)

Country Link
US (1) US5844447A (ko)
JP (1) JP3432704B2 (ko)
KR (1) KR0177586B1 (ko)
GB (1) GB2314710B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684050B1 (ko) * 1997-03-17 2007-07-06 소니 가부시끼 가이샤 지연회로및그것을이용한발진회로

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012316A2 (en) * 1997-09-04 1999-03-11 Silicon Image, Inc. Controllable delays in multiple synchronized signals for reduced electromagnetic interference at peak frequencies
WO2000072443A2 (en) 1999-05-19 2000-11-30 Koninklijke Philips Electronics N.V. Multifrequency low-power oscillator for telecommunication ic's
US6181168B1 (en) 1999-09-24 2001-01-30 Motorola, Inc. High speed phase detector and a method for detecting phase difference
US6570947B1 (en) 1999-09-24 2003-05-27 Motorola, Inc. Phase lock loop having a robust bandwidth and a calibration method thereof
US6208211B1 (en) 1999-09-24 2001-03-27 Motorola Inc. Low jitter phase locked loop having a sigma delta modulator and a method thereof
KR20010076456A (ko) * 2000-01-26 2001-08-16 구자홍 딜레이 조정이 가능한 클럭버퍼
JP2003098221A (ja) * 2001-09-25 2003-04-03 Mitsubishi Electric Corp 半導体装置、半導体装置の試験方法及び半導体装置の試験装置
GB2540659B (en) * 2015-05-20 2019-08-07 Cirrus Logic Int Semiconductor Ltd Ring frequency divider
US9595971B2 (en) 2015-05-20 2017-03-14 Cirrus Logic, Inc. Ring frequency divider
CN115459923B (zh) * 2022-08-30 2024-04-26 武汉科技大学 一种基于忆阻器的环形振荡器puf电路及其使用方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740660A (en) * 1971-05-27 1973-06-19 North American Rockwell Multiple phase clock generator circuit with control circuit
JPS6324712A (ja) * 1986-07-17 1988-02-02 Toshiba Corp Ｍｏｓ型半導体回路
JPH06152334A (ja) * 1992-11-06 1994-05-31 Mitsubishi Electric Corp リングオシレータおよび定電圧発生回路
GB9308944D0 (en) * 1993-04-30 1993-06-16 Inmos Ltd Ring oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684050B1 (ko) * 1997-03-17 2007-07-06 소니 가부시끼 가이샤 지연회로및그것을이용한발진회로

Also Published As

Publication number Publication date
JP3432704B2 (ja) 2003-08-04
JPH1093396A (ja) 1998-04-10
GB9712275D0 (en) 1997-08-13
US5844447A (en) 1998-12-01
KR0177586B1 (ko) 1999-04-01
GB2314710B (en) 2001-02-21
GB2314710A (en) 1998-01-07

Similar Documents

Publication Publication Date Title
KR980006802A (ko) 오실레이터 출력 발생장치
KR970051206A (ko) 저전력용 센스앰프회로
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR970008894A (ko) 입력버퍼회로
KR19980028353A (ko) 반도체 장치의 저소비 전력 입력 버퍼
KR970078002A (ko) 전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로
KR960035284A (ko) 메모리의 데이타 전송장치
KR970051444A (ko) 반도체 메모리 장치의 리던던시 회로
KR960019978A (ko) 펄스 발생기
KR980006880A (ko) 반도체 메모리 장치의 출력 버퍼
KR100506047B1 (ko) 고속 동작용 반도체 장치
KR0186075B1 (ko) 클럭발생 회로
KR100583108B1 (ko) 레벨 시프터 회로
KR100373366B1 (ko) 반도체 장치의 출력 버퍼
KR19990003651U (ko) 지연회로
KR930001208A (ko) 저잡음 데이타 출력 버퍼
KR100230796B1 (ko) 에이티디 펄스신호 발생장치
KR950024428A (ko) 동기랜덤액세스메모리장치의 클럭동기 논리회로
KR100248802B1 (ko) 클럭신호 드라이브 회로
KR970055518A (ko) 메모리의 출력버퍼회로
KR960001961A (ko) 입력버퍼
KR970013735A (ko) 출력버퍼 회로
KR19990071109A (ko) 메모리 디바이스의 내부신호 지연회로
KR970051200A (ko) 반도체 메모리의 데이타 입력회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee