KR970051200A - 반도체 메모리의 데이타 입력회로 - Google Patents

반도체 메모리의 데이타 입력회로 Download PDF

Info

Publication number
KR970051200A
KR970051200A KR1019950048718A KR19950048718A KR970051200A KR 970051200 A KR970051200 A KR 970051200A KR 1019950048718 A KR1019950048718 A KR 1019950048718A KR 19950048718 A KR19950048718 A KR 19950048718A KR 970051200 A KR970051200 A KR 970051200A
Authority
KR
South Korea
Prior art keywords
driving
clock
signal
chip
driving clock
Prior art date
Application number
KR1019950048718A
Other languages
English (en)
Other versions
KR0186102B1 (ko
Inventor
김대정
왕성호
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950048718A priority Critical patent/KR0186102B1/ko
Publication of KR970051200A publication Critical patent/KR970051200A/ko
Application granted granted Critical
Publication of KR0186102B1 publication Critical patent/KR0186102B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명의 반도체 메모리의 데이타 입력회로는, 차동증폭부의 2개의 로드 엔모스 트랜지스터(N204,N206)에 칩전체 구동클럭(CLK)의 지연신호(intclk)가 구동신호로 인가되고, 상기 래치부의 프리차지 피모스 트랜지스터(P256)에는 칩전체 구동클럭이 구동신호로 인가되며, 상기 입력데이타가 기수인 경우에는, 차동증폭부의 2개의 로드 엔모스 트랜지스터(N204, N206)에 칩전체 구동클럭의 지연, 반전신호

Description

반도체 메모리의 데이타 입력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도의 (가)도 및 (나)도는 반도체 메모리의 데이타 입력회로도.

Claims (2)

  1. 입력데이타를 인가하기 위한 2개의 엔모스 트랜지스터와, 칩전체 구동클럭의 지연신호로 구동되는 2개의 로드 엔모스 트랜지스터와, 충전을 위한 1개의 피모스 트랜지스터로 이루어진 차동증폭부와; 상기 칩전체구동클럭으로 구동되는 1개의 프리차지 피모스 트랜지스터와, 서로 엇갈려 연결된 씨모스 인버터와, 출력전압을 등화하기 위한 1개의 엔모스 트랜지스터로 이루어진 래치부와; 상기 칩전체 구동클럭을 입력으로 하여 직렬연결된 2개의 씨모스 인버터로 이루어진 내부클럭발생부;를포함하여 구성된 것을 특징으로 하는 반도체 메모리의 데이타 입력회로.
  2. 제1항에 있어서, 상기 입력데이타가 기수 데이타이면, 상기 차동증폭부의 로드 트랜지스터에는 상기 칩전체 구동클럭의 지연, 반전신호가 구동 신호로 인가되고, 상기 래치부의 프리차지 피모스 트랜지스터에는 상기 칩전체 구동클럭의 반전신호가 구동신호로 인가되며, 상기 내부클럭발생부는 상기 칩전체 구동클럭을 입력으로 하여 직렬연결된 3개의 씨모스 인버터로 구성된 것을 특징으로 하는 반도체 메모리의 데이타 입력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950048718A 1995-12-12 1995-12-12 반도체 메모리의 데이타 입력회로 KR0186102B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048718A KR0186102B1 (ko) 1995-12-12 1995-12-12 반도체 메모리의 데이타 입력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048718A KR0186102B1 (ko) 1995-12-12 1995-12-12 반도체 메모리의 데이타 입력회로

Publications (2)

Publication Number Publication Date
KR970051200A true KR970051200A (ko) 1997-07-29
KR0186102B1 KR0186102B1 (ko) 1999-04-15

Family

ID=19439260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048718A KR0186102B1 (ko) 1995-12-12 1995-12-12 반도체 메모리의 데이타 입력회로

Country Status (1)

Country Link
KR (1) KR0186102B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798794B1 (ko) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 반도체메모리소자의 데이터 입력장치
US7391671B2 (en) 2005-09-29 2008-06-24 Hynix Semiconductor Inc. Data input device for use in semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798794B1 (ko) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 반도체메모리소자의 데이터 입력장치
US7391671B2 (en) 2005-09-29 2008-06-24 Hynix Semiconductor Inc. Data input device for use in semiconductor memory device

Also Published As

Publication number Publication date
KR0186102B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR100342454B1 (ko) 래치회로
KR960002346A (ko) 시모스 접속 회로의 고속 전파 기술
KR940017201A (ko) 데이타 출력 버퍼
US4606012A (en) Sense amplifier
KR960019303A (ko) 반도체 메모리장치의 비중첩신호 발생회로
KR970051200A (ko) 반도체 메모리의 데이타 입력회로
KR100847765B1 (ko) 지연 회로
JPH11214978A (ja) 半導体装置
JP3235105B2 (ja) 演算回路
KR0172769B1 (ko) 스태틱 램의 쓰기 회복 회로
KR100248802B1 (ko) 클럭신호 드라이브 회로
US6958629B2 (en) Single stage, level restore circuit with mixed signal inputs
JP2690604B2 (ja) 半導体集積回路
KR0120567B1 (ko) 저전력 소모와 고속 동작을 위한 삼상 버퍼 회로
KR970055518A (ko) 메모리의 출력버퍼회로
US6377096B1 (en) Static to dynamic logic interface circuit
KR970008174A (ko) 래치형 데이타 저장기를 갖는 반도체 메모리 장치
KR980004998A (ko) 싱크로너스 디램의 초기 프리차지 발생장치
KR970055469A (ko) 고속 입/출력 회로
KR960035638A (ko) 감지 증폭기용 구동전압 발생기
KR920010643A (ko) 반도체 메모리장치의 비트라인 동작회로
JPS63152088A (ja) 入力バツフア回路
KR980004985A (ko) 반도체 메모리 장치의 스큐 로직 회로
KR970017661A (ko) 셀프 타이머회로
JP2000036736A (ja) ダイナミック論理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee