KR940017201A - 데이타 출력 버퍼 - Google Patents

데이타 출력 버퍼 Download PDF

Info

Publication number
KR940017201A
KR940017201A KR1019920027075A KR920027075A KR940017201A KR 940017201 A KR940017201 A KR 940017201A KR 1019920027075 A KR1019920027075 A KR 1019920027075A KR 920027075 A KR920027075 A KR 920027075A KR 940017201 A KR940017201 A KR 940017201A
Authority
KR
South Korea
Prior art keywords
transistor
gate input
input terminal
pull
voltage level
Prior art date
Application number
KR1019920027075A
Other languages
English (en)
Other versions
KR960006911B1 (ko
Inventor
한광마
문대영
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920027075A priority Critical patent/KR960006911B1/ko
Priority to JP5338302A priority patent/JP2868990B2/ja
Publication of KR940017201A publication Critical patent/KR940017201A/ko
Priority to US08/575,234 priority patent/US5617043A/en
Application granted granted Critical
Publication of KR960006911B1 publication Critical patent/KR960006911B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 데이타 출력버퍼에 풀-입 트랜지스터의 게이트 입력단 PU1과 풀-다운 트랜지스터의 게이트입력단 PN1과

Description

데이타 출력 버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예를 도시한 회로도, 제4도는 본 발명의 제2실시예를 도시한 회로도, 제5도 제3도와 제4도에 도시된 데이타 출력 버퍼의 신호파형도.

Claims (2)

  1. 리드 데이타를 출력하는 데이타 출력버퍼에 있어서, 출력 드라이버단의 풀-업 트랜지스터 Q1의 게이트 입력단 PU1과 풀-다운 트랜지스터 Q2의 게이트 입력단 PN1과에서 전달된 WE나 /WE신호를 입력으로 하는 논리게이트와, 상기 논리게이트의 출력에서 생성된 PU2 노드의 전압레벨에 의해 게이트 입력단이 제어되어, 로직하이 또는 로직로우의 리드 데이타가 출력될 때에는 턴-오프되었다가, 하이-Z 상태가 되면 턴-온되어 Vcc전원이 연결된 소오스단으로부터 드레인에 연결된 D0 핀으로 전하를 공급해 주는 트랜지스터 Q3와, 상기 논리게이트의 출력에서 생성된 PN2노드의 전압레벨에 의해 게이트 입력단이 제어되어, 로직하이 또는 로직로우의 리드 데이타가 출력될 때에는 턴-오프되었다가, 하이-Z상태가 되면 턴-온되어 드레인에 연결된 D0 핀으로부터 소오스단의 그라운드 Vss로 전하를 방전하는 트랜지스터 Q4로 구성되어 리드 데이타가 출력되지 않는 프리챠지 동안에 D0핀의 전압레벨을 중간전압레벨로 조절해 주는 역할을 하는 회로를 포함하는 것을 특징으로 하는 데이타 출력버퍼.
  2. 제1항에 있어서, 트랜지스터 Q3의 소오스단을 풀-업 트랜지스터 Q1의 게이트 입력단 PU1에 연결하고 트랜지스터 Q4의 소오스단을 풀-다운 트랜지스터 Q2의 게이트 입력단 PN1에 연결하는 것을 특징으로 하는 데이타 출력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920027075A 1992-12-31 1992-12-31 데이타 출력버퍼 KR960006911B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920027075A KR960006911B1 (ko) 1992-12-31 1992-12-31 데이타 출력버퍼
JP5338302A JP2868990B2 (ja) 1992-12-31 1993-12-28 データ出力バッファー
US08/575,234 US5617043A (en) 1992-12-31 1995-12-20 Output buffer with reference voltage circuit for increasing speed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027075A KR960006911B1 (ko) 1992-12-31 1992-12-31 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR940017201A true KR940017201A (ko) 1994-07-26
KR960006911B1 KR960006911B1 (ko) 1996-05-25

Family

ID=19348227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027075A KR960006911B1 (ko) 1992-12-31 1992-12-31 데이타 출력버퍼

Country Status (3)

Country Link
US (1) US5617043A (ko)
JP (1) JP2868990B2 (ko)
KR (1) KR960006911B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3045071B2 (ja) * 1996-05-30 2000-05-22 日本電気株式会社 差動信号生成回路
US6097220A (en) 1997-06-11 2000-08-01 Intel Corporation Method and circuit for recycling charge
KR100298182B1 (ko) * 1997-06-24 2001-08-07 박종섭 반도체메모리소자의출력버퍼
US6072342A (en) * 1997-08-11 2000-06-06 Intel Corporation Timed one-shot active termination device
US6130563A (en) * 1997-09-10 2000-10-10 Integrated Device Technology, Inc. Output driver circuit for high speed digital signal transmission
JP3178666B2 (ja) * 1998-02-03 2001-06-25 日本電気株式会社 ダイナミック型駆動回路
US6281706B1 (en) * 1998-03-30 2001-08-28 National Semiconductor Corp. Programmable high speed quiet I/O cell
US6175253B1 (en) * 1998-03-31 2001-01-16 Intel Corporation Fast bi-directional tristateable line driver
JP3415444B2 (ja) * 1998-06-12 2003-06-09 Ｎｅｃエレクトロニクス株式会社 クロック制御方法および回路
JP4198792B2 (ja) * 1998-08-31 2008-12-17 テキサス インスツルメンツ インコーポレイテツド 信号線駆動回路
US6191606B1 (en) * 1998-09-10 2001-02-20 Intel Corporation Method and apparatus for reducing standby leakage current using input vector activation
US6169419B1 (en) 1998-09-10 2001-01-02 Intel Corporation Method and apparatus for reducing standby leakage current using a transistor stack effect
US20020000872A1 (en) 1998-09-11 2002-01-03 Yibin Ye Method and apparatus for reducing standby leakage current using a leakage control transistor that receives boosted gate drive during an active mode
US6218857B1 (en) * 1998-11-24 2001-04-17 Vantis Corporation Variable sized line driving amplifiers for input/output blocks (IOBs) in FPGA integrated circuits
US6512401B2 (en) * 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
DE10059513B4 (de) 2000-11-30 2008-05-08 Qimonda Ag Verfahren und Schaltungsanordnung zum Ansteuern eines Datentreibers
US8106684B2 (en) * 2008-09-24 2012-01-31 Sony Corporation High-speed low-voltage differential signaling system
KR101825114B1 (ko) * 2011-11-07 2018-03-14 삼성전자주식회사 출력 버퍼와 상기 출력 버퍼를 포함하는 장치들

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181829A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体素子の出力バツフア回路
JPS63112893A (ja) * 1986-10-28 1988-05-17 Mitsubishi Electric Corp 半導体集積回路
KR910002748B1 (ko) 1988-04-12 1991-05-04 삼성 반도체통신 주식회사 반도체장치에 있어서 데이타 출력 버퍼회로
JPH0529916A (ja) * 1991-07-25 1993-02-05 Nec Ic Microcomput Syst Ltd 出力回路
KR940008718B1 (ko) * 1991-10-25 1994-09-26 삼성전자 주식회사 직류 전류를 제거한 데이타 출력버퍼

Also Published As

Publication number Publication date
US5617043A (en) 1997-04-01
KR960006911B1 (ko) 1996-05-25
JPH06318860A (ja) 1994-11-15
JP2868990B2 (ja) 1999-03-10

Similar Documents

Publication Publication Date Title
KR940017201A (ko) 데이타 출력 버퍼
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR920022295A (ko) 높은 출력 이득을 얻는 데이타 출력 드라이버
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR970055474A (ko) 프리차지회로를 내장한 씨모스(cmos) 출력회로
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR900018786A (ko) 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로
KR940025178A (ko) 데이터 출력회로
KR970022759A (ko) 메모리의 어드레스 천이 검출회로
KR100422821B1 (ko) 출력 버퍼 장치
KR100468758B1 (ko) 고속 신호전송을 위한 신호버퍼 및 이를 구비하는신호라인 구동회로
KR0179776B1 (ko) 워드라인 구동장치
KR100321155B1 (ko) 반도체 장치의 어드레스 버퍼 회로
KR100472728B1 (ko) 반도체장치의어드레스천이검출회로
KR0152352B1 (ko) 논리 레벨 천이기
KR930001208A (ko) 저잡음 데이타 출력 버퍼
KR970055507A (ko) 개선된 집적회로용 출력 버퍼
KR940010094A (ko) 저잡음 출력 구조를 가지는 반도체 메모리 장치
KR970063938A (ko) 반도체 소자의 출력버퍼 회로
KR19990046869A (ko) 반도체 메모리 소자의 출력버퍼
KR960043517A (ko) 외부전압에 능동적인 입력버퍼
KR950013040A (ko) 고전위 전달회로
KR950022125A (ko) 데이타 출력버퍼
KR970078009A (ko) 반도체 메모리 장치의 입력 버퍼
KR950009404A (ko) 데이타 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee