KR970063938A - 반도체 소자의 출력버퍼 회로 - Google Patents

반도체 소자의 출력버퍼 회로 Download PDF

Info

Publication number
KR970063938A
KR970063938A KR1019960003166A KR19960003166A KR970063938A KR 970063938 A KR970063938 A KR 970063938A KR 1019960003166 A KR1019960003166 A KR 1019960003166A KR 19960003166 A KR19960003166 A KR 19960003166A KR 970063938 A KR970063938 A KR 970063938A
Authority
KR
South Korea
Prior art keywords
output
buffer circuit
output buffer
transistor
series
Prior art date
Application number
KR1019960003166A
Other languages
English (en)
Other versions
KR100205094B1 (ko
Inventor
최영중
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960003166A priority Critical patent/KR100205094B1/ko
Publication of KR970063938A publication Critical patent/KR970063938A/ko
Application granted granted Critical
Publication of KR100205094B1 publication Critical patent/KR100205094B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 소자의 출력버퍼 회로에 관한 것으로서, 어드레스 천이 검출회로(ATD)의 출력신호를 이용하여 출력버퍼 회로의 출력전위를 사전에 임의의 전압레벨로 조정하도록 하므로써, 출력버퍼 회로에서 나타나는 정상전류 증가로 인한 잡음 및 접지(ground)전위의 발진(Bouncing) 현상을 완화시켜 주도록 한 출력버퍼 회로에 관한 것이다.

Description

반도체 소자의 출력버퍼 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 다른 반도체 소자의 출력버퍼 회로도.

Claims (7)

  1. 메모리셀로부터 데이타를 센싱하기 위한 센스앰프와, 상기 센스앰프로부터 센싱된 데이타, 어드레스 천이에 의해 검출되는 어드레스 검출신호 및 제 1콘트롤 신호를 각각 입력으로 하는 데이타 입력 제어회로와, 상기 데이타 입력 제어회로로부터 출력되는 데이타를 각각 입력으로 하며 각기 다른 전압을 출력 하도록 하는 제1 및 제6 인버터 수단과, 상기 제1 및 제6 인버터 수단의 출력전압 및 출력 인에이블 신호를 각각 입력으로 하는 제1 콘트롤 회로와, 상기 제1 및 제6 인버터 수단의 출력전압 및 출력 인에이블 신호를 각각 입력으로 하는 래치회로와, 상기 래치회로의 노드 E 의 전위를 입력으로 하여 노드 F의 존위를 제어하도록 하는 제2 콘트롤 회로와, (상기 래치회로의 노드 E의 전위를 입력으로 하여 노드 F의 전위를 제어하도록 하는 제2 콘트롤 회로와,) 상기 제1 콘트롤 회로의 출력전압에 따라 부하수단을 경유한 출력 전압을 일정한 접압레벨로 유지시켜주는 제1풀업 트랜지스터 및 제1 풀다운 트랜지스터와, 상기 래치회로의 출력전압에 따라 전원전압 및 접지전압을 출력하도록 하는 풀업 트랜지스터 및 풀다운 트랜지스터로 구성되는 것을 특징으로 하는 반도체 소자의 출력버퍼 회로.
  2. 제1항에 있어서, 상기 데이타 입력 제어회로는 어드레스 천이에 의해 검출되는 어드레스 검츨신호를 입력으로 하며 상기 센스앰프로부터 센싱된 데이타 공급을 스위칭 하기 위한 제1 스위칭 수단과, 상기 센스앰프로부터 센싱된 데이타를 입력으로 하는 CMOS 인버터 수단과, 상기 제1 콘트롤 신호를 입력으로 하며 상기 CMOS 인버터 수단으로부터 출력은 전압 공급을 스위칭하는 전송게이트 수단으로 구성되는 것을 특징으로 하는 반도체 소자의 출력버퍼 회로.
  3. 제2항에 있어서, 상기 제1 스위칭 수단은 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 반도채 소자의 출력버퍼 회로.
  4. 제2항에 있어서, 상기 CMOS 인버터 수단은 전원 및 접지간에 PMOS 트랜지스터 및 NMOS 트랜지스터가 직렬로 접속되는 것을 특징으로 하는 반도체 소자의 출력버퍼 회로.
  5. 제1항에 있어서, 상기 제1 인버터 수단은 전원 및 출력단자간에 직렬로 접속되는 PMOS 트랜지스터 및 공핍형 트랜지스터와, 상기 출력단자 및 접지단자간에 직렬로 접속되는 공핍형 트랜지스터 및 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 반도체 소자의 출력버퍼 회로.
  6. 제1항에 있어서, 상기 제6 인버터 수단은 전원 및 출력단자간에 직렬로 접속되는 PMOS 트랜지스터 및 공핍형 트랜지스터와, 상기 출력단자 및 접지단자간에 직렬로 접속되는 공핍형 트랜지스터 및 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 반도체 소자의 출력버퍼 회로.
  7. 제1 또는 제5항에 있어서, 상기 제1 인버터는 상기 제6 인버터와 크기가 서로 다른 논리적 입력 문턱전압을 갖는 공핍형 트랜지스터로 구성되는 것을 특징으로 하는 반도체 소자의 출력버퍼 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960003166A 1996-02-09 1996-02-09 반도체 소자의 출력버퍼 회로 KR100205094B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960003166A KR100205094B1 (ko) 1996-02-09 1996-02-09 반도체 소자의 출력버퍼 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003166A KR100205094B1 (ko) 1996-02-09 1996-02-09 반도체 소자의 출력버퍼 회로

Publications (2)

Publication Number Publication Date
KR970063938A true KR970063938A (ko) 1997-09-12
KR100205094B1 KR100205094B1 (ko) 1999-06-15

Family

ID=19451010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003166A KR100205094B1 (ko) 1996-02-09 1996-02-09 반도체 소자의 출력버퍼 회로

Country Status (1)

Country Link
KR (1) KR100205094B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813536B1 (ko) * 2006-09-13 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치의 래치 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861291B1 (ko) * 2002-08-28 2008-10-01 주식회사 하이닉스반도체 데이타 출력 버퍼의 출력 데이터 프리차지 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813536B1 (ko) * 2006-09-13 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치의 래치 회로

Also Published As

Publication number Publication date
KR100205094B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970055504A (ko) 고속 저잡음 출력 버퍼
KR910017773A (ko) 버퍼 회로
KR970055264A (ko) 차동 증폭기
KR940017201A (ko) 데이타 출력 버퍼
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR100307637B1 (ko) 부스팅 커패시터를 구비하는 입력버퍼 회로
KR960039569A (ko) 승압 회로
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR940024629A (ko) 통신회로시스템
KR850006902A (ko) 전압레벨 검출회로
KR970063938A (ko) 반도체 소자의 출력버퍼 회로
KR960027317A (ko) 반도체 메모리장치의 데이타 출력 버퍼회로
KR950029773A (ko) 전압 레벨 검출 회로 및 반도체 기억 장치
KR960039347A (ko) 반도체 집적 회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR950015748A (ko) 반도체메모리장치의 승압레벨 감지회로
KR980005006A (ko) Vcc 검출수단을 이용한 비트라인 전압 보상회로
KR960043519A (ko) 잡음을 억제시키는 출력 버퍼
KR970003935A (ko) 논리 및 레벨 변환 회로 및 반도체 장치
KR970013802A (ko) 출력 버퍼 회로
KR960018824A (ko) 번-인시 외부전압 감지가 가능한 내부전압 발생회로
KR100233381B1 (ko) 입력버퍼회로
KR970072698A (ko) 출력 인에이블 신호 발생 회로
KR980006881A (ko) 반도체 메로리 장치의 입력 버퍼
KR930005370A (ko) 입력 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee