KR950015748A - 반도체메모리장치의 승압레벨 감지회로 - Google Patents

반도체메모리장치의 승압레벨 감지회로 Download PDF

Info

Publication number
KR950015748A
KR950015748A KR1019930024669A KR930024669A KR950015748A KR 950015748 A KR950015748 A KR 950015748A KR 1019930024669 A KR1019930024669 A KR 1019930024669A KR 930024669 A KR930024669 A KR 930024669A KR 950015748 A KR950015748 A KR 950015748A
Authority
KR
South Korea
Prior art keywords
voltage
pull
transistor
terminal
memory device
Prior art date
Application number
KR1019930024669A
Other languages
English (en)
Other versions
KR0124046B1 (ko
Inventor
김형동
박찬종
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930024669A priority Critical patent/KR0124046B1/ko
Priority to US08/341,108 priority patent/US5742197A/en
Publication of KR950015748A publication Critical patent/KR950015748A/ko
Application granted granted Critical
Publication of KR0124046B1 publication Critical patent/KR0124046B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체메모리장치에서 특히 전원전압 Vcc를 소망만큼 전압상승시킨 승압전압 Vpp의 전압레벨을 정확하게 감지하도록 하는 승압레벨 감지회로에 관한 것으로, 본 발명에 의한 승압레벨 감지회로는 풀엎 경로에 승압전압에 의해 스위칭동작이 제어되는 풀엎트랜지스터와, 풀다운 경로상에 상기 승압전압에 의해 스위칭동작이 제어되는 풀다운트랜지스터를 구비하는 구성을 개시하고 있다, 이로부터 본 발명에 의한승압레벨 감지회로는 승압전압 Vpp의 전압레벨을 정확하게 검출하고 예컨대 승압전압 Vpp가 가변적으로 입력되어도 이에 대한 대응능력이 우수한 효과가 있다.

Description

반도체메모리장치의 승압레벨 감지회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 승압레벨 감지회로의 실시예를 보여주는 회로도.

Claims (2)

  1. 전원전압보다 전압 레벨이 높은 승압전압을 출력하는 승압회로를 가지는 반도체메모리장치에 있어서, 풀엎 경로상에 상기 승압전압에 의해 스위칭동작이 제어되는 풀엎트랜지스터와, 풀다운경로상에 상기 승압전압에 의해 스위칭동작이 제어되는 풀다운트랜지스터를 구비함을 특징으로 하는 승압레벨 감지회로.
  2. 제1항에 있어서, 상기 승압레벨 감지회로가, 전원전압단자에 소오스단자가 접속되어 전류소오스역할을 하는 피모오스트랜지스터와, 상기 피모오스트랜지스터의 드레인단자와 출력노드사이에 채널이 접속되고 상기 승압전압에 게이트접속되는 상기 풀엎트랜지스터와, 상기 전원전압단자에 게이트접속되고 상기 출력노드에 드레인단자가 접속된 저항으로서의 앤모오스트랜지스터와, 상기 앤모오스트랜지스터의 소오스단자와 접지전압단자와의 사이에 채널이 접속되고 상기 승압전압에 게이트접속되는 상기 풀다운트랜지스터와, 상기 출력노드에 입력단자가 접속된 인버터로 이루어짐을 특징으로 하는 승압레벨 감지회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024669A 1993-11-18 1993-11-18 반도체메모리장치의 승압레벨 감지회로 KR0124046B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019930024669A KR0124046B1 (ko) 1993-11-18 1993-11-18 반도체메모리장치의 승압레벨 감지회로
US08/341,108 US5742197A (en) 1993-11-18 1994-11-18 Boosting voltage level detector for a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024669A KR0124046B1 (ko) 1993-11-18 1993-11-18 반도체메모리장치의 승압레벨 감지회로

Publications (2)

Publication Number Publication Date
KR950015748A true KR950015748A (ko) 1995-06-17
KR0124046B1 KR0124046B1 (ko) 1997-11-25

Family

ID=19368454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024669A KR0124046B1 (ko) 1993-11-18 1993-11-18 반도체메모리장치의 승압레벨 감지회로

Country Status (2)

Country Link
US (1) US5742197A (ko)
KR (1) KR0124046B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69632022D1 (de) * 1996-01-24 2004-05-06 St Microelectronics Srl Spannungspegelregler
KR100308197B1 (ko) * 1999-04-27 2001-10-29 윤종용 반도체 장치의 전압 부스팅 회로
KR100361656B1 (ko) 1999-09-17 2002-11-21 삼성전자 주식회사 반도체 메모리 장치의 고전압 발생회로
KR100748555B1 (ko) * 2005-06-28 2007-08-10 삼성전자주식회사 반도체 메모리 장치의 기판 바이어스 전압 발생 회로

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914702A (en) * 1973-06-01 1975-10-21 Rca Corp Complementary field-effect transistor amplifier
US4782247A (en) * 1984-08-08 1988-11-01 Fujitsu Limited Decoder circuit having a variable power supply
JPS61221812A (ja) * 1985-03-27 1986-10-02 Mitsubishi Electric Corp 電圧発生回路
US4663584B1 (en) * 1985-06-10 1996-05-21 Toshiba Kk Intermediate potential generation circuit
NL8701278A (nl) * 1987-05-29 1988-12-16 Philips Nv Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator.
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
NL8800236A (nl) * 1988-02-01 1989-09-01 Philips Nv Logische schakeling met geschakelde "anti-stress"-transistor.
KR910002748B1 (ko) * 1988-04-12 1991-05-04 삼성 반도체통신 주식회사 반도체장치에 있어서 데이타 출력 버퍼회로
KR910005794B1 (ko) * 1988-06-09 1991-08-03 삼성전자 주식회사 반도체 시간 지연소자
JPH01317022A (ja) * 1988-06-16 1989-12-21 Toshiba Corp 電源切り換え回路
JPH0793019B2 (ja) * 1988-09-02 1995-10-09 株式会社東芝 半導体集積回路
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
US5208488A (en) * 1989-03-03 1993-05-04 Kabushiki Kaisha Toshiba Potential detecting circuit
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
US5202587A (en) * 1990-12-20 1993-04-13 Micron Technology, Inc. MOSFET gate substrate bias sensor
JPH04274084A (ja) * 1991-02-27 1992-09-30 Toshiba Corp 基板電位調整装置
US5128560A (en) * 1991-03-22 1992-07-07 Micron Technology, Inc. Boosted supply output driver circuit for driving an all N-channel output stage
KR930008661B1 (ko) * 1991-05-24 1993-09-11 삼성전자 주식회사 반도체메모리장치의 데이타입력버퍼
US5296801A (en) * 1991-07-29 1994-03-22 Kabushiki Kaisha Toshiba Bias voltage generating circuit
JPH0554650A (ja) * 1991-08-26 1993-03-05 Nec Corp 半導体集積回路
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
US5278460A (en) * 1992-04-07 1994-01-11 Micron Technology, Inc. Voltage compensating CMOS input buffer
US5389842A (en) * 1992-08-10 1995-02-14 Nippon Steel Semiconductor Corporation Latch-up immune CMOS output driver
US5341045A (en) * 1992-11-06 1994-08-23 Intel Corporation Programmable input buffer
US5493244A (en) * 1994-01-13 1996-02-20 Atmel Corporation Breakdown protection circuit using high voltage detection

Also Published As

Publication number Publication date
US5742197A (en) 1998-04-21
KR0124046B1 (ko) 1997-11-25

Similar Documents

Publication Publication Date Title
KR960043513A (ko) 반도체 장치의 파워-업 리세트 신호 발생 회로
KR910008954A (ko) 파워-업 펄스 발생기 회로 및 파워-업 검출용 회로
KR930018852A (ko) 승압 단속 회로 및 이를 구비하는 출력버퍼회로
KR920017116A (ko) 전류 감지 증폭회로
KR970029753A (ko) 승압 전원을 갖는 반도체 메모리 장치
KR920005479A (ko) Mos드라이버회로
KR950015748A (ko) 반도체메모리장치의 승압레벨 감지회로
KR970051214A (ko) 메모리의 어드레스 천이 검출회로
KR970007378A (ko) 반도체 메모리 장치의 전원 전압 검출 회로
KR970013337A (ko) 반도체장치
KR950015377A (ko) 어드레스 천이 검출회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR950022128A (ko) 트랜지스터 회로
KR970008208A (ko) 번인 테스트 모드 구동 회로
KR980005006A (ko) Vcc 검출수단을 이용한 비트라인 전압 보상회로
KR970029750A (ko) 전압레벨 검출회로
KR960039347A (ko) 반도체 집적 회로
KR970051075A (ko) 반도체 메모리장치의 전압 승압회로
KR970063938A (ko) 반도체 소자의 출력버퍼 회로
KR950015746A (ko) 반도체 기억소자의 신호 입력장치
KR950013039A (ko) 신호 입력장치
KR970016964A (ko) 펄스폭 지연회로를 사용한 어드레스 천이 검출 회로
KR920006989A (ko) 불휘발성 반도체기억장치
KR970023364A (ko) 승압전압(Vpp) 레벨 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090914

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee