KR960043513A - 반도체 장치의 파워-업 리세트 신호 발생 회로 - Google Patents
반도체 장치의 파워-업 리세트 신호 발생 회로 Download PDFInfo
- Publication number
- KR960043513A KR960043513A KR1019950012087A KR19950012087A KR960043513A KR 960043513 A KR960043513 A KR 960043513A KR 1019950012087 A KR1019950012087 A KR 1019950012087A KR 19950012087 A KR19950012087 A KR 19950012087A KR 960043513 A KR960043513 A KR 960043513A
- Authority
- KR
- South Korea
- Prior art keywords
- reset signal
- voltage
- power
- semiconductor device
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Electronic Switches (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야
고밀도의 집적화를 위해 반도체 장치내 엔모오스 트랜지스터의 문턱전압이 낮아지는 경우에도 정확한 리세트 신호를 발생할 수 있도록 개량한 파워-업 리세트 신호 발생회로에 관한 기술이다.
2. 발명이 해결하려고 하는 기술적 과제
반도체 장치내의 엔모오스 트랜지스터의 기판에 백 바이어스가 인가되지 않는 저전압의 영역에서 상기 엔모오스 트랜지스터의 문턱전압 Vtn이 낮은 경우에도 반도체 장치의 파워-업 리세트신호를 정확히 발생할 수 있는 회로를 제공한다.
3. 발명의 해결방법의 요지
반도체 공정에 따라 엔모오스 트랜지스터의 문턱전압이 낮아지는 경우, 엔모오스 트랜지스터의 기판에 공급되는 백 바이어스 전압이 발생되기 전까지 리세트 신호를 발생하는 피모오스 트랜지스터를 구동한다. 그리고, 상기 백 바이어스 전압이 발생되면 상기 리세트신호 출력용 트랜지스터에 접속된 리세트신호 차단용 피모오스 트랜지스터를 구동하여 출력을 풀다운시킨다.
4. 발명의 중요한 용도.
반도체 장치의 초기화 회로.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 파워-업 리세트 신호 발생 회로도이다.
Claims (8)
- 제1채널형의 모오스 트랜지스터와 제2채널형의 모오스 트랜지스터를 포함하여 갖는 반도체 장치의 파워-업 리세트신호 발생회로에 있어서, 제1채널 모오스 트랜지스터의 제1문턱전압과 제2채널 모오스 트랜지스터의 제2문턱전압 합의 레벨 보다 높은 제1전원전압의 입력에 응답하는 백바이어스 전압을 상기 제2채널 트랜지스터의 기판에 공급하는 백 바이어스 전압 발생 수단과, 기준전압과, 제1전원전압의 입력단자 사이에 접속되어 상기 제1전원 전압이 제1문턱전압 이상의 레벨로 상승될때 상승되는 파워-업 제어신호를 발생하는 풀업수단과, 상기 파워-업 제어신호의 초기의 입력에 응답하여 상기 제1전원전압을 리세트 신호로서 출력하는 제1채널형의 제1모오스 트랜지스터와, 상기 리세트 신호 출력단자와 상기 기준전압단자의 사이에 접속되어 있으며 상기 백 바이어스의 전압의 입력에 응답하여 상기 리세트신호의 출력을 차단하는 리세트신호 출력제어수단으로 구성함을 특징으로 하는 반도체 메모리 장치의 파워-업 리세트 신호 발생회로.
- 제1항에 있어서, 상기 풀업제어수단은, 상기 제1전원전압에 소오스가 접속되고 게이트와 드레인은 상기 기준전압에 일측이 접속된 저항의 타측의 내부 노드에 공통접속되어진 제1채널형의 제2모오스 트랜지스터임을 특징으로 하는 반도체 장치의 파워-업 리세트 신호 발생회로.
- 제2항에 있어서, 상기 제1전원전압과 리세트신호 출력 노드 각각에 소오스와 드레인이 접속되며 상기 내부 노드로부터 게이트로 입력되는 파워-업 제어신호에 응답하여 리세트신호를 출력하는 피모오스 트랜지스터임을 더 포함함을 특징으로 하는 반도체 장치의 파워-업 리세트 신호 발생회로.
- 제3항에 있어서, 상기 리세트신호 출력제어수단은, 상기 리세트 신호 출력 단자와 기준전원에 소오스와드레인이 접속되고, 상기 백 바이어스 전압이 게이트로 입력시에 응답하여 상기 출력 노드의 전압을 상기 기준전압의 레벨로 풀다운하는 제1채널형의 제3모오스 트랜지스터임을 특징으로 하는 반도체 장치의 파워-업 리세트 신호 발생회로.
- 제1항 내지 제4항 중의 어느 하나의 항에 있어서, 상기 리세트 신호 출력단자에는 리세트신호의 출력을 반도체 장치 내부의 회로로 버퍼링하기 위한 인버터가 적어도 하나 이상 접속됨을 특징으로 하는 반도체 장치의 파워-업 리세트 신호 발생회로.
- 제4항에 있어서, 상기 제3모오스 트랜지스터의 소오스와 드레인에 드레인과 소오스간의 패스가 접속되고, 상기 내부 노드의 전압을 게이트로 입력하는 제2채널형의 제4모오스 트랜지스터가 더 접속됨을 특징으로 하는 반도체 장치의 파워-업 리세트 신호 발생회로.
- 제4항 또는 제6에 있어서, 내부 노드의 전압 증가에 응답하여 상기 제3모오스 트랜지스터의 드레인으로부터 상기 기준전압의 사이에 드레인-소오스의 패스가 형성되고, 상기 내부 노드의 전압을 게이트로 입력하는제2채널형이 제5모오스 트랜지스터가 더 접속됨을 특징으로 하는 반도체 장치의 파워-업 리세트 신호 발생회로.
- 제6항에 있어서, 상기 제4모오스 트랜지스터의 채널 길이는 반도체 장치내에서 이웃하는 제2채널형의 모오스 트랜지스터의 채널 길이보다 적어도 15배 이상임을 특징으로 하는 반도체 장치의 파워-업 리세트 신호발생회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950012087A KR0153603B1 (ko) | 1995-05-16 | 1995-05-16 | 반도체 장치의 파워-업 리세트신호 발생회로 |
TW085105239A TW293969B (ko) | 1995-05-16 | 1996-05-01 | |
DE19618752A DE19618752C2 (de) | 1995-05-16 | 1996-05-09 | Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung |
US08/645,899 US5767710A (en) | 1995-05-16 | 1996-05-14 | Power-up reset signal generating circuit for an integrated circuit |
GB9610116A GB2300984B (en) | 1995-05-16 | 1996-05-15 | Power-up reset in semiconductor devices |
JP8121452A JP2868727B2 (ja) | 1995-05-16 | 1996-05-16 | 半導体装置のパワーアップリセット信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950012087A KR0153603B1 (ko) | 1995-05-16 | 1995-05-16 | 반도체 장치의 파워-업 리세트신호 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960043513A true KR960043513A (ko) | 1996-12-23 |
KR0153603B1 KR0153603B1 (ko) | 1998-12-15 |
Family
ID=19414576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950012087A KR0153603B1 (ko) | 1995-05-16 | 1995-05-16 | 반도체 장치의 파워-업 리세트신호 발생회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5767710A (ko) |
JP (1) | JP2868727B2 (ko) |
KR (1) | KR0153603B1 (ko) |
DE (1) | DE19618752C2 (ko) |
GB (1) | GB2300984B (ko) |
TW (1) | TW293969B (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5942925A (en) * | 1997-09-30 | 1999-08-24 | Siemens Aktiengesellschaft | Power-on detection and enabling circuit with very fast detection of power-off |
US6078201A (en) * | 1998-01-06 | 2000-06-20 | Xilinx, Inc. | Power-on reset circuit for dual supply voltages |
TW483631U (en) * | 1998-07-14 | 2002-04-11 | Micon Design Technology Co Ltd | Detection circuit of power voltage |
US6204704B1 (en) * | 1999-08-03 | 2001-03-20 | Lucent Technologies Inc. | Micropower, minimal area DC sensing power-up reset circuit |
US6362669B1 (en) * | 2000-04-10 | 2002-03-26 | Xilinx, Inc. | Structure and method for initializing IC devices during unstable power-up |
ITRM20010522A1 (it) * | 2001-08-30 | 2003-02-28 | Micron Technology Inc | Sequenziale di "power-on-reset" condizionato e robusto a potenza ultrabassa per circuiti integrati. |
KR100422588B1 (ko) * | 2002-05-20 | 2004-03-16 | 주식회사 하이닉스반도체 | 파워 업 신호 발생 장치 |
KR20040000884A (ko) * | 2002-06-26 | 2004-01-07 | 삼성전자주식회사 | 파워 업 동작에서의 초기 페일 방지를 위한 파형변환 회로 |
KR100476703B1 (ko) * | 2002-07-19 | 2005-03-16 | 주식회사 하이닉스반도체 | 파워 업 회로 |
US6744291B2 (en) | 2002-08-30 | 2004-06-01 | Atmel Corporation | Power-on reset circuit |
US6735142B1 (en) | 2002-10-01 | 2004-05-11 | Nanoamp Solutions, Inc. | Power-up control circuit with a power-saving mode of operation |
US6720808B1 (en) * | 2002-11-12 | 2004-04-13 | National Semiconductor Corporation | Method and system for a CMOS power up circuit with adjustable threshold |
FR2863420B1 (fr) * | 2003-12-05 | 2006-04-07 | St Microelectronics Sa | Dispositif de neutralisation a la mise sous tension |
KR100605574B1 (ko) | 2003-12-30 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 파워업 회로 |
KR100551074B1 (ko) | 2003-12-30 | 2006-02-10 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 파워업 회로 |
KR100752649B1 (ko) * | 2005-07-07 | 2007-08-29 | 삼성전자주식회사 | 출력신호를 안정화하는 수단을 구비하는 라인구동회로 |
KR100753034B1 (ko) * | 2005-08-01 | 2007-08-30 | 주식회사 하이닉스반도체 | 내부 전원전압 발생 회로 |
US7573306B2 (en) * | 2006-01-31 | 2009-08-11 | Kabushiki Kaisha Toshiba | Semiconductor memory device, power supply detector and semiconductor device |
US7518419B1 (en) | 2006-12-15 | 2009-04-14 | National Semiconductor Corporation | Wideband power-on reset circuit |
US7388414B1 (en) | 2007-03-30 | 2008-06-17 | National Semiconductor Corporation | Wideband power-on reset circuit with glitch-free output |
KR100937948B1 (ko) * | 2008-06-04 | 2010-01-21 | 주식회사 하이닉스반도체 | 파워 업 신호 생성회로와 생성 방법 |
CN106571796B (zh) | 2015-10-09 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 上电复位电路和方法 |
US9698770B1 (en) * | 2016-04-07 | 2017-07-04 | Texas Instruments Incorporated | Low power reset circuit |
CN116722853B (zh) * | 2023-06-16 | 2024-05-03 | 微传智能科技(常州)有限公司 | 一种适用于低电压低功耗应用下的上电复位电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4296340A (en) * | 1979-08-27 | 1981-10-20 | Intel Corporation | Initializing circuit for MOS integrated circuits |
US4461963A (en) * | 1982-01-11 | 1984-07-24 | Signetics Corporation | MOS Power-on reset circuit |
US5030845A (en) * | 1989-10-02 | 1991-07-09 | Texas Instruments Incorporated | Power-up pulse generator circuit |
US5039875A (en) * | 1989-11-28 | 1991-08-13 | Samsung Semiconductor | CMOS power-on reset circuit |
US5130569A (en) * | 1991-03-12 | 1992-07-14 | Harris Corporation | Power-on reset circuit |
IT1253679B (it) * | 1991-08-30 | 1995-08-22 | Sgs Thomson Microelectronics | Circuito di rispristino all'accensione di un circuito integrato aventeun consumo statico nullo. |
IT1252334B (it) * | 1991-11-26 | 1995-06-08 | Sgs Thomson Microelectronics | Circuito di inizializazzione particolarmente per registri di memoria |
JP2816508B2 (ja) * | 1991-12-16 | 1998-10-27 | 三菱電機株式会社 | 電源投入検出回路 |
US5396115A (en) * | 1993-10-26 | 1995-03-07 | Texas Instruments Incorporated | Current-sensing power-on reset circuit for integrated circuits |
-
1995
- 1995-05-16 KR KR1019950012087A patent/KR0153603B1/ko not_active IP Right Cessation
-
1996
- 1996-05-01 TW TW085105239A patent/TW293969B/zh not_active IP Right Cessation
- 1996-05-09 DE DE19618752A patent/DE19618752C2/de not_active Expired - Fee Related
- 1996-05-14 US US08/645,899 patent/US5767710A/en not_active Expired - Lifetime
- 1996-05-15 GB GB9610116A patent/GB2300984B/en not_active Expired - Fee Related
- 1996-05-16 JP JP8121452A patent/JP2868727B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE19618752A1 (de) | 1996-11-21 |
GB2300984B (en) | 1997-07-02 |
US5767710A (en) | 1998-06-16 |
DE19618752C2 (de) | 2000-04-27 |
GB9610116D0 (en) | 1996-07-24 |
JPH08321758A (ja) | 1996-12-03 |
JP2868727B2 (ja) | 1999-03-10 |
KR0153603B1 (ko) | 1998-12-15 |
GB2300984A (en) | 1996-11-20 |
TW293969B (ko) | 1996-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960043513A (ko) | 반도체 장치의 파워-업 리세트 신호 발생 회로 | |
KR970003191A (ko) | 반도체 메모리 장치의 기준전압 발생회로 | |
KR970029753A (ko) | 승압 전원을 갖는 반도체 메모리 장치 | |
KR970013732A (ko) | 멀티파워를 사용하는 데이타 출력버퍼 | |
KR970029739A (ko) | 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치 | |
KR970051214A (ko) | 메모리의 어드레스 천이 검출회로 | |
KR890007503A (ko) | 반도체집적회로 | |
KR960030395A (ko) | 저전압출력회로 및 반도체장치 | |
KR960009155A (ko) | 반도체 소자의 전압 조정 회로 | |
KR0142971B1 (ko) | 반도체 메모리 장치의 기준전압 발생회로 | |
KR950012703A (ko) | 반도체 메모리 장치의 데이타 입력 버퍼 | |
KR100550795B1 (ko) | 파워 업 회로 | |
KR950015748A (ko) | 반도체메모리장치의 승압레벨 감지회로 | |
KR100279077B1 (ko) | 반도체장치의승압전압발생기 | |
KR970029748A (ko) | 반도체 장치의 기준전압 발생회로 | |
KR0150227B1 (ko) | 입력 회로 | |
KR960002755A (ko) | 반도체 집적장치의 전원전압 변환회로 | |
KR0172415B1 (ko) | 반도체 메모리 장치내의 외부입력신호 검출회로 | |
KR0147469B1 (ko) | 출력 노이즈 감소회로 | |
KR970029746A (ko) | 듀얼 백 바이어스 공급 장치 | |
KR100327427B1 (ko) | 메모리 소자의 파워 업 회로 | |
KR920007176A (ko) | 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 집적회로 | |
KR950013031A (ko) | 전압변화 대응 지연회로 | |
KR950015746A (ko) | 반도체 기억소자의 신호 입력장치 | |
KR950002018A (ko) | 반도체집적회로의 전원전압 레귤레이터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |