KR920007176A - 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 집적회로 - Google Patents

다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 집적회로 Download PDF

Info

Publication number
KR920007176A
KR920007176A KR1019910016330A KR910016330A KR920007176A KR 920007176 A KR920007176 A KR 920007176A KR 1019910016330 A KR1019910016330 A KR 1019910016330A KR 910016330 A KR910016330 A KR 910016330A KR 920007176 A KR920007176 A KR 920007176A
Authority
KR
South Korea
Prior art keywords
channel mos
mos transistor
potential
gate
drain
Prior art date
Application number
KR1019910016330A
Other languages
English (en)
Other versions
KR950002275B1 (ko
Inventor
요시노리 오까지마
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR920007176A publication Critical patent/KR920007176A/ko
Application granted granted Critical
Publication of KR950002275B1 publication Critical patent/KR950002275B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음

Description

다른 임계전압을 갖는 P채널 MOS 트랜지스터를 포함하는 반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 바람직한 실시예에 따른 반도체 집적회로의 회로도,
제5도는 PMOS 트랜지스터의 임계전압을 한정하느 시스템의 회로도,
제6도는 제5도에 도시한 PMOS 트랜지스터의 임계전압을 보인 그래프.

Claims (8)

  1. 제1전원전위(Vcc)와 대략 같은 하이 논리수를 갖는 출력신호를 출력하는 제1회로(10) ; 및 출력신호를 수신하는제2회로(11a)로 이루어지는 반도체 집적회로에 있어서, 상기 제1회로가 제1전원전위를 수신하는 소오스 및 출력신호를 출력하는 드레인을 갖는 제1P채널 MOS트랜지스터(13)로 이루어지며 ; 상기 제2회로가 출력신호를 수신하는 게이트, 제1전원전위보다 낮은 제2전원전위(Vrc)를 수신하는 소오스 및 출력단자에 연결된 드레인을 갖는 제2P채널 MOS 트랜지스터(15a)로 이루어지며 ; 상기 제1및 2P채널 MOS 트랜지스터는 상기 제1및 2P채널 MOS 트랜스터의 ON 및 OFF 상태 사이의 경계를 한정하는 소정의 동일 드레인 전류가 얻어지는 곳에서 임게전압을 가지며, 각각의 제1및 제2임계전압은 소오스에 대한 게이트이 전위에해당하는 게이트-소오스 전압이고 ; 상기 제2P채널 MOS트랜지스터의 제2임계전압은 상기 제1P채널 MOS 트랜지스터의 제1임계전압보다 큰 것을 특징으로 하는 반도체 집적회로.
  2. 제1항에 있어서, 상기 2P채널 MOS 트랜스터의 드레인 전류가 실제로 0인 곳에서 제1전원전위에 실제 해당하는 상단 게이트 전위로 부터 상기 제2P채널 MOS 트랜지스터의 게이트의 전위를 감소할때 소정의 동일 드레인 전류중의 하나늘 얻는 곳에서 상기 제2P채널 MOS 트랜지스터의 제2임계전압이 양의 게이트-소오스 전압보다 작거나 같은 것을 특징으로 하는 반도체 집적회로.
  3. 제1항에 있어서, 상기 제1P채널 MOS 트랜지스터의 게이트에 연결된 게이트, 상기 제1P채널 MOS 트랜지스터의 드레인에 연결된 드레인 및 상기 기준 전원전위를 수신하는 소오스를 갖는 제1N채널 MOS 트랜지스터(14) ; 및 상기 제2P채널 MOS 트랜지스터의 게이트에 연결된 게이트, 상기 제2P채널 MOS 트랜지스터의 드레인에 연결된 드레인 및 상기 기준 전원 전위를 수신하는 소오스를 갖는 제2N채널 MOS트랜지스터로 구성되는 것을 특징으로 하는 반도체 집적회로.
  4. 제3항에 있어서, 상기 제1N채널 MOS 트랜지스터가 상기 제2N채널 MOS 트랜지스터의 크기와 실제로 같은 것을 특징으로 하는 반도체 집적회로.
  5. 제4항에 있어서, 상기 제2N채널 MOS 트랜지스터가 상기 제1N채널 MOS 트랜지스터의 크기보다 작은 크기를 가지는 것을 특징으로 하는 반도체 집적회로.
  6. 제3항에 있어서, 상기 제2P채널 MOS 트랜지스터의 드레인에 접속된 게이트, 상기 제1전원전위를 수신하는 소오스 및 기준 전원전위에 해당하는 제1논리수 및 제2전원전위에 해당하는 제2논리수가 선택적으로 얻어지는 곳인 드레인을 갖는 제3P채널 MOS 트랜지스터(51)를 더 포함하는 것을 특징으로 하는 반도체 집적회로.
  7. 제6항에 있어서, 상기 제3P채널 MOS 트랜지스터는 상기 제1P채널 MOS 트랜지스터와 같은 임계전압을 갖는 것을 특징으로 하는 반도체 집적회로.
  8. 제1내지 제7항중 어느 한항에 있어서, 상기 2P채널 MOS 트랜지스터는 제2전원전위와 대략 같은 하이 논리수를 갖는 출력신호를 출력하는 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910016330A 1990-09-20 1991-09-19 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 직접회로 KR950002275B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-252525 1990-09-20
JP2252525A JP2839203B2 (ja) 1990-09-20 1990-09-20 半導体集積回路

Publications (2)

Publication Number Publication Date
KR920007176A true KR920007176A (ko) 1992-04-28
KR950002275B1 KR950002275B1 (ko) 1995-03-15

Family

ID=17238584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016330A KR950002275B1 (ko) 1990-09-20 1991-09-19 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 직접회로

Country Status (4)

Country Link
EP (1) EP0477758B1 (ko)
JP (1) JP2839203B2 (ko)
KR (1) KR950002275B1 (ko)
DE (1) DE69127040T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862832B1 (ko) * 2002-08-28 2008-10-13 주식회사 포스코 고로의 미분탄 취입 랜스의 취외 및 교정 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3566608B2 (ja) * 1999-12-28 2004-09-15 Ｎｅｃエレクトロニクス株式会社 半導体集積回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5822423A (ja) * 1981-07-31 1983-02-09 Hitachi Ltd 基準電圧発生回路
JPS59112640A (ja) * 1982-12-18 1984-06-29 Toshiba Corp 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862832B1 (ko) * 2002-08-28 2008-10-13 주식회사 포스코 고로의 미분탄 취입 랜스의 취외 및 교정 장치

Also Published As

Publication number Publication date
EP0477758A2 (en) 1992-04-01
DE69127040T2 (de) 1998-01-22
EP0477758A3 (en) 1992-06-03
JP2839203B2 (ja) 1998-12-16
EP0477758B1 (en) 1997-07-30
KR950002275B1 (ko) 1995-03-15
JPH04129419A (ja) 1992-04-30
DE69127040D1 (de) 1997-09-04

Similar Documents

Publication Publication Date Title
KR960012000A (ko) 부트스트랩회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR940018864A (ko) 반도체 장치
KR920007343A (ko) 버퍼회로
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR870006728A (ko) Bimos 회로
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
KR910002127A (ko) 전원절환회로
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR960012462A (ko) 반도체 집적 회로 및 그 제조 방법
KR890013769A (ko) 중간전위생성회로
KR850006902A (ko) 전압레벨 검출회로
KR960030395A (ko) 저전압출력회로 및 반도체장치
DE60305103D1 (de) Ausgangstreiber mit Transistoren mit dünnen Gateoxid
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR920007176A (ko) 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 집적회로
KR920022298A (ko) 레벨 변환 출력 회로
KR960026761A (ko) 반도체집적회로의 인터페이스회로
KR970003257A (ko) 반도체 메모리 장치
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR980004965A (ko) 전원 전압보다 더 높은 전압을 공급하는 회로를 구비한 반도체 회로
KR910017424A (ko) 반도체 집적회로 장치의 메모리셀 회로
KR0172415B1 (ko) 반도체 메모리 장치내의 외부입력신호 검출회로
KR900015167A (ko) 전위검지회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090311

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee