KR920007343A - 버퍼회로 - Google Patents

버퍼회로 Download PDF

Info

Publication number
KR920007343A
KR920007343A KR1019910016654A KR910016654A KR920007343A KR 920007343 A KR920007343 A KR 920007343A KR 1019910016654 A KR1019910016654 A KR 1019910016654A KR 910016654 A KR910016654 A KR 910016654A KR 920007343 A KR920007343 A KR 920007343A
Authority
KR
South Korea
Prior art keywords
circuit
cmos logic
control
threshold
mos transistor
Prior art date
Application number
KR1019910016654A
Other languages
English (en)
Other versions
KR940006619B1 (ko
Inventor
마사타카 마츠이
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR920007343A publication Critical patent/KR920007343A/ko
Application granted granted Critical
Publication of KR940006619B1 publication Critical patent/KR940006619B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

버퍼회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 내지 제6도는 본 발명의 각 실시예에 따른 회로도,
제7도는 및 제8도는 상기 실시예에서의 제어전압을 얻기 위한 회로도,
제9도 및 제10도는 종래의 버퍼회로도이다.
* 도면의 주요 부분에 대한 부호의 설명
A2∼Q₁0: CMOS논리회로이 트랜지스터
Q0, Q1: 임계치제어용 트랜지스터
Vcc : 전원
31 : 모니터회로(더미 CMOS논리회로)
33, 41, 42 : 증폭회로.

Claims (5)

  1. 적어도 1개의 게이트입력단자를 다른 회로로로부터의 입력(A)으로 한 CMOS논리게이트(Q₁∼Q10)와, 상기 입력단자에 접속된 MOS트랜지스터를 포함하는 전류관통경로에 삽입된 임계치제어용 MOS트랜지스터 및, 상기 입력단자에서의 논리임계치전압이 전원전압이나 온도에 의존하지 않고 설정 논리임계치전압이 일치하도록 상기 임계치제어용 NOS트랜지스터의 게이트전압을 제어하는 제어회로를 구비한 것을 특징으로하는 버퍼회로.
  2. 제1항에 있어서, 상기 제어회로는 상기 임계치제어용 MOS트랜지스터를 포함하는 상기 CMOS논리회로와 동일 또는 비례한 사이즈를 갖는 더미-CMOS논리회로(31)와, 상기 더미-CMOS논리회로(31)의 출력을 증폭해서 상기 CMOS논리회로 및 그 더미-CMOS논리회로(31)의 각 임계치제어용 MOS트랜지스터의 게이트에 대해서 피드백제어를 행하는 피드백회로(33,41,42)를 구비한 것을 특징으로 하는 버퍼회로.
  3. 제1항에 있어서, 상기 CMOS논리회는 NOR회로나 NAND회로, 또는 인버터인 것을 특징으로 하는버퍼회로.
  4. 제1항에 있어서, 상기 임계치제어용 MOS트랜지스터는 단수 또는 복수의 PMOS트랜지스터(Q0)나 NMOS트랜지스터(Q1)인 것을 특징으로 하는 버퍼회로.
  5. 제1항에 있어서, 상기 다른 회로는 상기 CMOS논리회를 구성하는 칩외부의 회로인 것을 특징으로하는 버퍼회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910016654A 1990-09-27 1991-09-25 버퍼회로 KR940006619B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-255073 1990-09-27
JP2255073A JP2758259B2 (ja) 1990-09-27 1990-09-27 バッファ回路

Publications (2)

Publication Number Publication Date
KR920007343A true KR920007343A (ko) 1992-04-28
KR940006619B1 KR940006619B1 (ko) 1994-07-23

Family

ID=17273761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016654A KR940006619B1 (ko) 1990-09-27 1991-09-25 버퍼회로

Country Status (3)

Country Link
US (1) US5268599A (ko)
JP (1) JP2758259B2 (ko)
KR (1) KR940006619B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167430A (ja) * 1991-12-12 1993-07-02 Nec Corp 半導体論理回路
DE59205707D1 (de) * 1992-09-18 1996-04-18 Siemens Ag Integrierte Pufferschaltung
EP0587937B1 (de) * 1992-09-18 1996-11-20 Siemens Aktiengesellschaft Integrierte Pufferschaltung
KR940010674B1 (ko) * 1992-10-29 1994-10-24 삼성전자 주식회사 입력 버퍼
US5329184A (en) * 1992-11-05 1994-07-12 National Semiconductor Corporation Method and apparatus for feedback control of I/O characteristics of digital interface circuits
JPH098637A (ja) * 1995-06-21 1997-01-10 Fujitsu Ltd 半導体装置
JP2773692B2 (ja) * 1995-07-28 1998-07-09 日本電気株式会社 入力バッファ回路
JPH09321603A (ja) * 1996-05-28 1997-12-12 Oki Electric Ind Co Ltd 多電源半導体集積回路
US5872464A (en) * 1996-08-12 1999-02-16 Cypress Semiconductor Corp. Input buffer with stabilized trip points
US5896338A (en) * 1997-04-11 1999-04-20 Intel Corporation Input/output power supply detection scheme for flash memory
US6628552B1 (en) 1997-04-11 2003-09-30 Intel Corporation Self-configuring input buffer on flash memories
US5933026A (en) * 1997-04-11 1999-08-03 Intel Corporation Self-configuring interface architecture on flash memories
US5914844A (en) * 1997-10-14 1999-06-22 Cypress Semiconductor Corp. Overvoltage-tolerant input-output buffers having a switch configured to isolate a pull up transistor from a voltage supply
US6049242A (en) 1997-10-14 2000-04-11 Cypress Semiconductor Corp. Voltage reference source for an overvoltage-tolerant bus interface
JPH11328955A (ja) 1998-05-14 1999-11-30 Mitsubishi Electric Corp 半導体回路装置
GB2340683B (en) * 1998-08-10 2003-08-20 Sgs Thomson Microelectronics Controllable threshold inverter
GB2340682B (en) * 1998-08-10 2003-11-05 Sgs Thomson Microelectronics Variable threshold inverter
KR100308208B1 (ko) * 1998-09-21 2001-11-30 윤종용 반도체집적회로장치의입력회로
US6496054B1 (en) 2000-05-13 2002-12-17 Cypress Semiconductor Corp. Control signal generator for an overvoltage-tolerant interface circuit on a low voltage process
DE102004002408B4 (de) * 2004-01-16 2006-01-26 Infineon Technologies Ag Empfängerschaltung mit einer Inverterschaltung
GB2411059B (en) * 2004-02-11 2007-09-19 Motorola Inc An apparatus for voltage level shifting
US8018268B1 (en) 2004-11-19 2011-09-13 Cypress Semiconductor Corporation Over-voltage tolerant input circuit
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US8564252B2 (en) * 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
US8035401B2 (en) 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
CN101595638B (zh) * 2007-06-04 2012-07-18 松下电器产业株式会社 偏压电路和具有该偏压电路的半导体集成电路
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143012A (ja) * 1984-10-24 1985-07-29 Hitachi Ltd 半導体集積回路装置
JPS61170128A (ja) * 1985-01-23 1986-07-31 Seiko Epson Corp 入力バツフア回路
US4642488A (en) * 1985-09-03 1987-02-10 Codex Corporation CMOS input buffer accepting TTL level inputs
JP2652694B2 (ja) * 1988-12-28 1997-09-10 三菱電機株式会社 昇圧回路
DE4011937A1 (de) * 1989-04-17 1990-10-18 Mitsubishi Electric Corp Eingangspufferschaltkreis fuer integrierte halbleiterschaltkreise
JPH07114359B2 (ja) * 1989-07-28 1995-12-06 株式会社東芝 半導体集積回路

Also Published As

Publication number Publication date
US5268599A (en) 1993-12-07
KR940006619B1 (ko) 1994-07-23
JPH04134923A (ja) 1992-05-08
JP2758259B2 (ja) 1998-05-28

Similar Documents

Publication Publication Date Title
KR920007343A (ko) 버퍼회로
KR940018864A (ko) 반도체 장치
KR970071829A (ko) 반도체집적회로
KR960012000A (ko) 부트스트랩회로
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR910017762A (ko) 출력회로
KR100190763B1 (ko) 차동 증폭기
KR940025179A (ko) 인터페이스 회로
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR910002127A (ko) 전원절환회로
US6677810B2 (en) Reference voltage circuit
KR950035088A (ko) 시모스 회로용 입력 버퍼
KR890009000A (ko) 디지탈 집적 회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR970072701A (ko) 정전기 보호회로
KR890013769A (ko) 중간전위생성회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR940025178A (ko) 데이터 출력회로
KR920022298A (ko) 레벨 변환 출력 회로
KR870011619A (ko) 반도체 감지회로
KR960026761A (ko) 반도체집적회로의 인터페이스회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR930005023A (ko) 반도체 메모리의 고속 센싱장치
KR960705407A (ko) 과도(transient)동시 도통을 감소시키는 회로(CIRCUIT FOR REDUCING TRANSIENT SIMULTANEOUS CONDUCTION)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee