KR940006619B1

KR940006619B1 - 버퍼회로

Info

Publication number: KR940006619B1
Application number: KR1019910016654A
Authority: KR
Inventors: 마사타카 마츠이
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치
Priority date: 1990-09-27
Filing date: 1991-09-25
Publication date: 1994-07-23
Also published as: US5268599A; JPH04134923A; KR920007343A; JP2758259B2

Abstract

내용 없음.

Description

버퍼회로

제1도는 내지 제6도는 본 발명의 각 실시예에 따른 회로도,

제7도는 및 제8도는 상기 실시예에서의 제어전압을 얻기 위한 회로도,

제9도 및 제10도는 종래의 버퍼회로도이다.

* 도면의 주요 부분에 대한 부호의 설명

A₂∼Q_₁0: CMOS논리회로이 트랜지스터

Q₀, Q₁: 임계치제어용 트랜지스터

Vcc : 전원

31 : 모니터회로(더미 CMOS논리회로)

33, 41, 42 : 증폭회로.

[산업상의 이용분야]

본 발명은 CMOS(상보MOS형 전계효과트랜지스터)를 이용한 반도체집적회로의 칩외부로부터의 입력신호를 인가받는 입력인터페이스회로로서 적용되는 버퍼회로에 관한 것으로, 특히 TTL(Transistor Transistor Logic)표준입력사양에 적합한 입력버퍼회로에 관한 것이다.

[종래의 기술 및 그 문제점

종래기술에 따른 TIL입력버퍼회로의 대표적인 회로도를 제9도에 나타내었는 바, 이 회로는 CMOS구성의 가장 기본적인 푸시풀논리회로기술을 이용한 2입력 NOR이다.

제9도에서 참조부호 Q₁, Q₂는 NOR회로를 구성하는 PMOS이고, Q₃, Q₄는 NMOS트랜지스터이다. 또, A는 칩외부로부터 입력신호이고 11은 그 칩의 입력단자로, 칩선택신호()가 선택시, 즉 저전위레벨("0"레벨)인 때 출력()의 논리반전이 출력되고, 신호()가 비선택시는 신호()는 "0"레벨로 고정된다.

이 ()는 칩내부에서 만들어지기 때문에 이른바 CMOS논리레벨, 즉 고전위레벨("1"레벨)이 Vcc(전원전위), 저전위레벨("0"레벨)이 OV(접지전위)인 것에 대하여, 칩외부의 입력신호는 TIL입력신호사양에 적합한 논리레벨로 얻어지는 것이 일반적이다. 이때, "1"입력레벨은 2.2V(또는 2.0V)이상, "0"입력레벨은 0.8V이하인 것이 사양이다.

따라서, 제9도의 NOR회로의 입력(A)의 논리임계치전압(반전전압)은 "1"과 "0"레벨의 중간인 1.5V로 일정인 것이 노이즈마진의 점등을 할때 바람직하게 된다. 특히 TTL은 출력논리진폭이 크기 때문에 노이즈가 크게 되므로, 이 논리임계치를 일정하게 하는 것이 크게 요구된다. 이 임계치전압 1.5V에 부합되도록 각 트랜지스터의 게이트폭(W)과 게이트길이(L)가 선정되게 되는데, 이때 논리임계치(V_INV)는 MOS의 전류전압 특성을 쇼클리(Shockley)의 식으로 표현하는 해석적인 수법을 이용하면 간단한 근사식으로서으로 된다.

단,

[Vcc : 전원전압, V_TN, V_TP: 각각 NMOS, PMOS의 임계치전압, W_n1/L_n1, W_p1/L_p1, W_p2/L_p2: 각각 트랜지스터(Q₃,Q₁,Q₂)의 게이트폭/게이트길이, μ_N, μ_P: 각각 NMOS, PMOS의 이동도] 로 표시된다.

한편, 상기한 종래의 버퍼회로에 있어서는 β_N/β_P, 즉 트랜지스터의 사이즈를 조절해서 표준전압이 V_INV=1.5V로 되도록 설계하는 것이 가능하다. 그러나, TTL사양에서는 「Vcc=5V±0.5V」이고, 알려진 바와 같이 전원전압(Vcc)이 그 사양내에서 변화하게 되면 V_INV는 변화되게 된다. 또, 제조공정상의 오차로 V_IN, V_TP는 ±0.5의 범위에서 변동하는 것을 허용해야만 하는 바, 이것도 V_INV의 변동을 초래하게 된다. 또, 온도변화의 영향도 있기 때문에 그 영향으로 V_TP, V_TNM β_N,β_P도 변동하게 된다. 이 때문에 종래예에서는V_INP의 변동이 간단히 TTL사양의 범위에서 ±0.5V이상 변동하여, 입력레벨의 TTL사양의 노이즈마진을 크게 축소시키게 되는 결정을 피할 수 없게 된다. 따라서, 노이즈가 커지게 되는 것을 피하기 위해 출력버퍼를 지연시킬 필요가 생기게 되어 LSI의 동작주파수의 고속화가 방해받게 된다.

이것을 피하기 위해 제10도와 같은 종래예의 회로도도 제안되어 있다. 이것은 전원전압특성이나 온도특성이 보상된 기준전압원 Vcs(≒1.5V)와 외부입력(A)을 차동증폭회로(21)로 비교한 후, NOR회로를 통해서를 얻도록 하는 방법이다. 이와 같은 방식으로 하게 되면 Vcs가 보상되고 있는 한 전원전압이나 온도에 의존하지 않고 입력레벨을 일정하게 유지할 수 있게 된다.

그러나, 이와 같은 회로에 있어서는 차동증폭회로(21)의 동작응답속도만으로 입력버퍼회로의 속도가 지연된다는 결점이 있게 된다.

[발명의 목적]

본 발명은 상기한 사정을 감안해서 이루어진 것으로, 전원전압, 온도에 의존하지 않고 논리임계치전압을 일정하게 유지하여 노이즈마진이 크고, 또 속도가 빠른, TTL입력버퍼로서 적합한 버퍼회로를 제공함에 그목적이 있다.

[발명의 구성 및 작용]

상기 목적을 실현하기 위한 본 발명은 1개의 게이트입력단자를 다른 회로의 입력으로 한 CMOS논리게이트와, 상기 입력단자에 접속된 NOS트랜지스터를 포함하는 전류관통경로에 삽입된 임계치제어용 MOS트랜지스터 및, 상기 입력단자에서의 논리인계치전압이 전원전압 및(또는) 온도에 의존하지 않고 설정 논리임계치전압에 일치하도록 상기 임계치제어용 MOS트랜지스터의 게이트전압을 제어하는 제어회로를 구비한 구성으로 되어 있다.

즉, 본 발명에서는 종래의 CMOS논리게이트에 삽입된 임계치제어용 MOS트랜지스터의 게이트전압을 제어하여 온도, 전압특성의 변동을 제거함으로써 논리게이트의 논리입계치전압을 일정하게 유지하게 된다. 또, 상기 임계치제어용 MOS트랜지스터는 예컨대 제10도의 차동증폭단(21)을 통하지 않고 CMOS논리게이트로 직접 신호전송이 행해지는 구성으로 되기 때문에 신호전송지연의 요소가 삭감되어 고속동작이 가능해지게 된다.

[실시예]

제1도는 본 발명의 1실시예에 따른 입력버퍼회로도를 나타낸 것으로, 여기서 종래예인 제9도와 마찬가지로 트랜지스터(Q₁,Q₂,Q₃,Q₄)로 2입력 NOR회로를 구성하고, 참고부호 A가 칩외부로부터의 입력단자,가 칩선택제어신호인 점도 동일하다.

한편, PMOS트랜지스터(Q₀)는 전원단자→Q₁→Q₂→Q₃→접지단자로 입력단지(11)의 논리임계치전압을 결정하는 관통전류경로에 삽입된 논리임계치제어가 가능한 버퍼회로이고, TTL회로는 입력단자(11)의 전단에 설치되며, 상기 PMOS트랜지스터(Q₀)의 게이트전위(V_REF)를 제어하여 입력 단자(11)의 논리임계치가 1.5V로 유지되도록 한다.

즉, 전원 Vcc=5V인 때에 회로임계치가 1.5V로 되도록 V_REF를 중간전위로 해놓고, 전원전압(Vcc)이 상승한 때에는 V_REF를 상승시키고 전원 전압(Vcc)이 하강한 때에는 V_REF를 하강시키는 것으로 논리임계치전압의 변동을 억제하게 된다. 온도특성-트랜지스터의 회로임계치변동에 의한 영향도 마찬가지로 V_REF를 변화시키는 것에 대응한다. 이것은 상기(1)식에서β_N/β_P를 조절하여 V_INV=1.5V로 일정화하는 것을 의미한다. 또한, 여기서 V_REF발생회로에 대해서는 후에 설명한다.

제2도는 본 발명에 따라 다른 실시예를 나타낸 것으로, 이것은 논리게이트의 전류경로에 임계치제어용NMOS트랜지스터(Q₁)를 삽입한 경우이다. 이때의 V_REF의 제어도 제1도와 마찬가지로 전원전압(Vcc)이 상승한 때에는 상승시키고 하강한 때는 하강시키게 된다.

또한, 입력버퍼회로는 NOR회로에 한정되지 않고 인버터, NAND회로를 이용하여 구성할 수 있다.

제3도 및 제4도는 인버터인 경우의 본 발명에 따른 다른 실시예를 나타낸 것이고, 제5도 및 제6도는 NAND회로인 경우의 다른 실시예를 나타낸 것으로, 여기서 CMOS트랜지스터(Q₅,Q₆)는 인버터를 구성하고 CMOS트랜지스터(Q₇∼Q₁₀)는 NAND회로를 구성한다. 이들 각 회로에 있어서도 임계치제어용 트랜지스터(Q₀, Q₁)는 논리임계치전압이 일정하게 되도록 게이트전압이 제어되는 것이다.

상기 제어전압(V_REF)을 발생시키는 제어전압발생회로의 구체적인 일례를 제7도에 나타내었는 바, 제7도에 나타낸 바와 같이 입력버퍼를 동일한 트랜지스터폭과 비례적으로 축소한 트랜지스터사이즈를 갖는 논리 임계치전압의 모니터회로(31)로 모니터하게 된다. 이 모니터회로(31)의 입력에는 전압, 온도특성을 보상한 기준전압발생회로를 이용하게 된다. 이 기준전압이 1.5V근방의 것을 이용하면 좋은 바, 예를 들어 PM접합다이오드를 2단으로 접속한 것이 그 간단한 예이고, 보상특성을 좋게하면 인버터소자를 이용한 밴드갭회로(Vcs-1.3V)를 이용할 수 있다. 이것에 의해 논리임계치전압과 동일한 입력(Vcs)이 모니터회로(31)에 입력된 상태를 재현할 수 있다. 이 모니터회로(31)의 출력(V₁)과 저항분할을 이용하여 만든 (Vcc/2)발생회로(32)의 출력(V₂)을 차동증폭회로(33)에서 증폭하여 V_REF로 하고, 이를 각 트랜지스터(Q₀)의 게이트에피드백함으로써 V₁=V₂로 되는 전압으로 V_REF를 제어하게 된다. 이것은 에를 들어 제1도의 입력버퍼회로의 논리임계치가 Vcs로 되는 상태를 재현할 수 있게 된다. 이와 같이 피드백제어로 함으로써 Vcs의 보상특성에는 의존하지만, 전원전압, 온도, 트랜지스터의 임계치의 오차에 무관하게 제1도등의 입력버회로의 회로임계치를 Vcs≒1.5V로 일정화하는 것이 가능하게 된다. 예를 들어, Vcs의 발새회로로서 잘 알려져있는 바이폴라를 이용한 밴드갭회로를 이용하면 좋다.

제8도에 제어회로의 다른 실시예를 나타내었는 바, 여기서는 피드백 증폭수단으로 인버터(41,42)를 이용한 것이다. 그리고, 인버터(42)출력의 콘덴서(43)의 일단으로부터 임계치제어전압(V_REF)을 얻게 된다.

이와 같이 상기 실시예에 따른 TTL입력버퍼회로에 있어서 외부로부터의 입력단자의 논리임계치전압을 결정하는 전류경로에 삽입된 MOS FET의 게이트전위를 임계치값이 예컨대 1.5V로 일정화되도록 모니터회로를 이용하여 피드백제어함으로써, 전원전압의존성, 온도의존성, 프로세스오차에 무관하게 논리임계치값이 일정하도록 된 높은 노이즈마진과, 또 차동증폭회로(21)를 통해서 속도가 지연되지 않아 고속으로 동작하는 효과가 얻어지게 된다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 전원전압, 온도에 무관하게 논리임계치전압을 일정하게 유지하여 노이즈마진이 크고, 또 동작속도가 빠른 버퍼회로를 제공할 수 있다.

Claims

적어도 1개의 게이트입력단자를 다른 회로로로부터의 입력(A)으로 한 CMOS논리게이트(Q₁∼Q₁₀)와, 상기 입력단자에 접속된 MOS트랜지스터를 포함하는 전류관통경로에 삽입된 임계치제어용 MOS트랜지스터 및, 상기 입력단자에서의 논리임계치전압이 전원전압이나 온도에 의존하지 않고 설정 논리임계치전압이 일치하도록 상기 임계치제어용 NOS트랜지스터의 게이트전압을 제어하는 제어회로를 구비한 것을 특징으로하는 버퍼회로.
제1항에 있어서, 상기 제어회로는 상기 임계치제어용 MOS트랜지스터를 포함하는 상기 CMOS논리회로와 동일 또는 비례한 사이즈를 갖는 더미-CMOS논리회로(31)와, 상기 더미-CMOS논리회로(31)의 출력을 증폭해서 상기 CMOS논리회로 및 그 더미-CMOS논리회로(31)의 각 임계치제어용 MOS트랜지스터의 게이트에 대해서 피드백제어를 행하는 피드백회로(33,41,42)를 구비한 것을 특징으로 하는 버퍼회로.
제1항에 있어서, 상기 CMOS논리회는 NOR회로나 NAND회로, 또는 인버터인 것을 특징으로 하는버퍼회로.
제1항에 있어서, 상기 임계치제어용 MOS트랜지스터는 단수 또는 복수의 PMOS트랜지스터(Q₀)나 NMOS트랜지스터(Q₁)인 것을 특징으로 하는 버퍼회로.
제1항에 있어서, 상기 다른 회로는 상기 CMOS논리회를 구성하는 칩외부의 회로인 것을 특징으로하는 버퍼회로.